KR100884360B1 - 니켈 실리사이드 제조방법 - Google Patents

니켈 실리사이드 제조방법 Download PDF

Info

Publication number
KR100884360B1
KR100884360B1 KR1020070096454A KR20070096454A KR100884360B1 KR 100884360 B1 KR100884360 B1 KR 100884360B1 KR 1020070096454 A KR1020070096454 A KR 1020070096454A KR 20070096454 A KR20070096454 A KR 20070096454A KR 100884360 B1 KR100884360 B1 KR 100884360B1
Authority
KR
South Korea
Prior art keywords
nickel
nickel silicide
layer
ruthenium
substrate
Prior art date
Application number
KR1020070096454A
Other languages
English (en)
Inventor
송오성
윤기정
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020070096454A priority Critical patent/KR100884360B1/ko
Application granted granted Critical
Publication of KR100884360B1 publication Critical patent/KR100884360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

나노급 MOSFET 적용이 가능한 니켈 실리사이드 제조방법이 개시된다. 본 발명에 따른 니켈 실리사이드 제조방법은 기판(10) 상에 루테늄층(20)을 형성하는 단계, 루테늄층(20) 상에 니켈층(30)을 형성하는 단계, 및 루테늄층(20) 및 니켈층(30)을 열처리하는 단계를 포함하는 것을 특징으로 한다. 본 발명에서, 루테늄과 니켈을 소정의 두께 비로 증착한 후 고속 열처리 하여 형성된 니켈 실리사이드는 300 내지 1100℃에서 고른 저저항 분포를 보이므로 나노급 CMOS 반도체 제조 공정에 적용될 수 있다.
실리사이드, 니켈 실리사이드, 루테늄, 저항

Description

니켈 실리사이드 제조방법 {Nickel Silicide Producing Method}
본 발명은 CMOS 반도체 공정에서 접촉 저항을 낮추기 위한 니켈 실리사이드 제조방법에 관한 것으로서, 보다 상세하게는, 단결정 실리콘 웨이퍼 또는 다결정 실리콘 박막상에 루테늄과 니켈을 소정의 두께로 순차적으로 증착시킨 후 급속 열처리 하여 저온뿐만 아니라 고온에서도 접촉 저항값을 낮추어 줌으로써 소자의 동작 속도를 개선시키기 위한 니켈 실리사이드 제조방법에 관한 것이다.
금속 실리사이드(silicide)는 실리콘 원자에 부가적으로 금속이 결합된 화합물로서 반도체 제조 공정시 소스와 드레인 및 게이트와 금속 배선 라인간의 접촉 저항을 낮추기 위하여 널리 채용되고 있는 물질이다.
금속 실리사이드를 제조하는 방법으로는 물리 증기 증착(physical vapor deposition, PVD)법 등을 이용하여 금속을 증착시킨 후, 고속 열처리(rapid thermal annealing; RTA)법을 이용하여 금속과 실리콘을 반응시켜 실리사이드 박막을 형성하는 방법이 널리 채용되고 있다. 물론, 물리 증기 증착법 대신에 화학 기상 증착(chemical vapor deposition, CVD)법을 이용하는 방법도 가능하다. 다만, 화학 기상 증착법은 안정된 소스 영역을 확보하기 힘들고 얇은 실리사이드 박막을 형성하기 어렵다는 단점이 있다.
한편, 최근에는 최소 선폭 65nm 이하인 나노급 MOSFET이 주목을 받고 있음에 따라서 기존의 금속 실리사이드보다 더 얇은 50nm 정도 두께의 고온 안정성이 우수하고 저항이 작은 나노급 금속 실리사이드의 개발이 요구되고 있다.
현재 실제 반도체 제조 공정에 적용되고 있거나 적용을 위하여 개발 중인 금속 실리사이드의 예로는 티타늄 실리사이드, 코발트 실리사이드 및 니켈 실리사이드 등을 들 수 있으나 나노급 MOSFET 제조 공정에 적용하기에는 한계가 있다.
특히, 니켈 실리사이드는 저항값이 낮고 실리콘 소모량이 적으며 안정적인 실리사이드가 형성됨으로써 티타늄 실리사이드 및 코발트 실리사이드에 비하여 더 수월하게 나노급 MOSFET에 적용이 가능하다는 평가를 받고 있다. 그러나, 니켈 실리사이드는 열처리 온도가 700℃ 이상인 경우 저항값이 높은 상(phase)인 니켈 다이실리사이드(NiSi2)가 형성된다는 문제점이 제기되고 있다.
이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 단결정 또는 다결정 실리콘 상에 루테늄과 니켈을 소정의 두께로 순차적으로 증착시킨 후 열처리를 함으로써 넓은 열처리 온도 범위에서 저저항의 특성을 가지는 니켈 실리사이드를 제조하는 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명에 따른 니켈 실리사이드 제조방법은 (a) 기판 상에 루테늄층을 형성하는 단계; (b) 상기 루테늄층 상에 니켈층을 형성하는 단계; 및 (c) 상기 루테늄층 및 상기 니켈층을 열처리하는 단계를 포함하는 것을 특징으로 한다.
상기 기판은 실리콘 단결정 기판 또는 실리콘 다결정 기판 중의 어느 하나일 수 있다.
상기 루테늄층 및 상기 니켈층은 물리 증기 증착법 또는 화학 증기 증착법을 이용하여 형성될 수 있다.
상기 루테늄층의 두께는 상기 니켈층의 두께의 1/10 이하일 수 있다.
상기 (c)에서 열처리 방법은 RTA(Rapid Thermal Annealing)법일 수 있다.
상기 (c)에서 열처리 온도는 300 내지 1100℃일 수 있다.
상기 (c)에서 열처리 시간은 40초일 수 있다.
상기 (c) 단계 후에 남아 있는 금속을 제거하는 단계를 더 포함할 수 있다.
상기 기판을 황산 용액에 일정 시간 담그어 놓음으로써 상기 금속을 제거할 수 있다.
상기 니켈 실리사이드는 12nm 이하의 표면 조도를 가질 수 있다.
상기 니켈 실리사이드는 니켈 모노실리사이드일 수 있다.
본 발명에 따른 니켈 실리사이드는 열처리 온도가 저온뿐만 아니라 고온인 경우에도 저항값이 낮은 효과가 있다.
또한, 본 발명에 따르면, 니켈 실리사이드는 나노급 MOSFET에 적용시 소스, 드레인 및 게이트와 금속 배선간의 접촉 저항을 낮추어서 MOSFET의 동작이 빨라지는 효과가 있다.
또한, 본 발명에 따르면, 니켈 실리사이드는 12nm 이하의 표면 조도값을 가지므로 나노급 MOSFET에 적용할 수 있는 효과가 있다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조하여 설명한다.　 이들 실시예는 본 발명과 관련한 평균적 기술자가 본 발명을 쉽게 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다.　 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.　 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또 는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.　 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.
니켈 실리사이드 제조 공정
도 1a는 본 발명의 일 예에 따른 니켈 실리사이드 제조 공정을 나타내는 도면이다.
도시한 바와 같이, 본 발명에 따른 니켈 실리사이드 제조방법은 단결정 실리콘 웨이퍼(10) 상에 루테늄층(20)을 형성하는 단계, 루테늄층(20) 상에 니켈층(30)을 형성하는 단계, 및 루테늄층(20) 및 니켈층(30)을 열처리하는 단계를 포함한다.
도 1b는 본 발명의 다른 예에 따른 니켈 실리사이드 제조 공정을 나타내는 도면이다.
도시한 바와 같이, 본 발명에 따른 니켈 실리사이드 제조방법은 단결정 실리콘 웨이퍼(10) 상에 실리콘 산화막(11)을 형성하는 단계, 실리콘 산화막(11) 상에 다결정 실리콘막(12)을 형성하는 단계, 다결정 실리콘막(12) 상에 루테늄층(20)을 형성하는 단계, 루테늄층(20) 상에 니켈층(30)을 형성하는 단계, 및 루테늄층(20) 및 니켈층(30)을 열처리하는 단계를 포함한다.
도 1a와 도 1b에 도시한 니켈 실리사이드 제조방법의 차이는 루테늄층이 단결정 실리콘 증착되는지 아니면 다결정 실리콘 상에 증착되는지에 있다. 도 1a는 MOSFET의 소스 및 드레인 상에 니켈 실리사이드를 형성하는 경우를 상정한 것이고, 도 1b는 MOSFET의 게이트 상에 니켈 실리사이드를 형성하는 경우를 상정한 것이다. 이하, 도 1a 및 도 1b에 도시된 니켈 실리사이드의 제조방법에 대해 구체적으로 설명한다.
먼저, 단결정 실리콘 기판(10)은 직경 100 ㎜, 두께 550 ㎛의 p형 (100) 단결정 실리콘 웨이퍼(10)를 사용하였다.
다음으로, 실리콘 산화막(SiO2; 11)은 단결정 실리콘 기판(10)을 열산화시켜 형성하였으며 본 발명에서는 200 ㎚ 두께의 실리콘 산화막(12)을 사용하였다.
다음으로, 다결정 실리콘막(12)은 저압 화학 증기 기상(Low Pressure CVD)법을 이용하여 형성하였으며 본 발명에서는 30 nm 또는 70 ㎚의 두께의 다결정 실리콘막(12)을 사용하였다. 여기서, 30 ㎚의 다결정 실리콘막(12)은 FUSI(fully silicide silicon) 게이트를 상정한 것이다.
다음으로, 단결정 실리콘 웨이퍼(10) 또는 다결정 실리콘막(12) 상에 루테늄층(20)과 니켈층(30)을 연속적으로 형성한다. 루테늄층(20)과 니켈층(30)은 열 증착(thermal evaporation)법, 전자빔 증착(E-beam evaporation)법이나 스퍼터링(sputtering)법과 같은 물리 증기 증착법 또는 저압 화학 증기 증착법이나 플라즈마 화학 증기 증착법과 같은 화학 증기 증착법을 이용하여 형성할 수 있다. 본 발명에서는 열 증착법으로 루테늄층(20)과 니켈층(30)을 형성하였다. 이때, 루테늄층(20)은 단결정 실리콘 웨이퍼(10) 또는 다결정 실리콘막(20) 상에 자연 산화막이 형성되기 전에 형성하는 것이 바람직하다. 또한, 루테늄층(20)의 두께는 니켈 층(30) 두께의 10분의 1이하로 하는 것이 바람직하다.
따라서, 본 발명에서 니켈 실리사이드 형성을 위해 준비된 3개의 시편 구조는 단결정 Si(550 ㎛)/Ru(1 nm)/Ni(10 nm), 단결정 Si(550 ㎛)/SiO2(200 nm)/다결정 Si(30 nm)/Ru(1 nm)/Ni(10 nm), 및 단결정 Si(550 ㎛)/SiO2(200 nm)/다결정 Si(70 nm)/Ru(1 nm)/Ni(10 nm)이다.
다음으로, 루테늄층(20)과 니켈층(30)을 열처리하여 니켈 실리사이드(40)를 형성한다. 본 발명에서 열처리 방법은 고속 열처리(rapid thermal annealing; RTA)법을 사용하였다. 열처리 온도는 300, 450, 500, 700, 800, 900, 1000, 1100℃이고, 열처리 시간은 40초로 하였다. 이때, 열처리 온도까지 온도가 상승하는 데에 걸리는 시간은 대략 20초 정도이었으며 40 내지 100℃ 정도의 오버 슈트가 일어나며 열처리 온도까지 온도가 하강하는 데에 걸리는 시간은 대략 10초 정도가 필요하였다.
다음으로, 열처리 과정에서 니켈 실리사이드로 되지 않은 잉여 금속(니켈 또는 루테늄)을 제거하였다. 본 발명에서 잉여 금속은 열처리가 끝난 후에 시편을 온도가 80℃로 유지되는 상태에서 30%의 황산 용액에 10분 정도 담그어 놓음으로써 제거하였다.
니켈 실리사이드의 특성
상술한 바와 같은 제조 공정을 통하여 제조된 니켈 실리사이드의 특성을 파악하기 위하여 면저항 측정, X-선 회절 분석, 표면 조도 측정을 실시하였다.
먼저, 면저항(Rs)은 사점 저항기(four point probe)를 사용하여 측정하였다. 일반적으로 면저항은 시료에 일정한 전압을 가한 후에 시료에 흐르는 전류를 측정함으로써 알 수 있는데, 면저항은 인가 전압(V)과 시료의 길이(L)에 비례하고, 시료에 흐르는 전류(I)와 시료의 폭(W)에 반비례한다.
또한, 고분해능 X-선 회절(High Resolution X-ray Diffraction) 분석을 이용하여 니켈 실리사이드의 상(phase)을 확인하였다. 이때, X선 소스는 니켈 필터를 통과시켜 얻은 CuKα 방사선으로서 파장은 1.5406 Å이고, 필라멘트 전류는 30 ㎃, 가속 전압은 40 ㎸이었다. X-선 스캔 영역은 JCPDS(Joint Committee Powder Diffraction Standards) 카드 상에 나타나 있는 니켈 실리사이드의 데이터를 고려하여 2θ값이 20°내지 80° 범위가 되도록 하였다.
또한, 표면 거칠기 내지 표면 조도는 주사 탐침 현미경(scanning probe microscope, SPM)을 이용하여 측정하였다. 이때, 니켈 실리사이드의 5×5 ㎛2 범위를 컨택 모드로 스캔 분석하여 표면 조도(root mean square, RMS)를 측정하였다. 최종 표면 조도값은 5개의 수평 라인을 설정하여 이들의 평균값으로 결정하였다.
도 2는 본 발명에 따라 단결정 실리콘 상에 형성된 니켈 실리사이드의 열처리 온도에 따른 면저항 값의 변화를 나타내는 그래프이다.
도 2를 참조하면, 원 표시는 종래의 루테늄을 첨가하지 않고 형성된 니켈 실리사이드의 열처리 온도에 따른 면저항 값을 나타낸다. 이미 알려진 바와 같이, 종래의 니켈 실리사이드는 450℃ 이하에서는 Ni2Si 상이 형성되어 저항값이 커지는 고저항 성향을 나타내고, 450 내지 700℃에서는 NiSi 상이 형성되어 저저항 성향을 나타내고, 700℃ 이상에서는 NiSi2상이 형성되어 저항값이 다시 커지는 고저항 성향을 나타내고 있음을 확인할 수 있다.
한편, 도 2에서, 세모 포시는 본 발명에 따른 루테늄을 첨가하여 형성된 니켈 실리사이드의 열처리 온도에 따른 면저항 값을 나타낸다. 도시한 바와 같이, 본 발명의 니켈 실리사이드는 450℃ 이하의 저온과 700 내지 1100℃의 고온에서도 종래의 니켈 실리사이드와는 달리 35 Ω/sq 안팎의 안정한 저저항 성향을 나타내고 있다. 이는 본 발명에서 니켈 실리사이드 형성시 루테늄을 첨가함으로써 고저항 상인 니켈 다이실리사이드(Ni2Si 및 NiSi2)의 형성이 억제되고 있음을 나타내고 있는 것이다. 따라서, 니켈 실리사이드 형성시 루테늄을 첨가하면 저저항 상인 니켈 모노실리사이드가 안정상이 되는 온도를 300 내지 1100℃의 범위까지 획기적으로 확장될 수 있다.
도 3은 본 발명에 따라 다결정 실리콘 상에 형성된 니켈 실리사이드의 열처리 온도에 따른 면 저항값의 변화를 나타내는 그래프이다.
도 3을 참조하면, 네모 표시는 종래의 루테늄을 첨가하지 않고 형성된 니켈 실리사이드의 열처리 온도에 따른 면저항 값을 나타낸다. 도시한 바와 같이, 300 내지 700℃ 온도 범위에서는 35 Ω/sq 안팎의 저저항을 유지하고 있음에 반해, 700℃ 이상의 온도 범위에서는 수 kΩ/sq 정도로 면저항 값이 급격하게 증가하고 있음을 확인할 수 있다.
한편, 도 3을 참조하면, 원 표시는 본 발명에 따른 루테늄을 첨가하여 형성된 니켈 실리사이드(30 nm의 다결정 실리콘막 상에 형성)의 열처리 온도에 따른 면저항 값을 나타낸다. 도시한 바와 같이, 450℃ 이하의 온도 범위에서는 에서 온도가 내려갈수록 면저항 값이 100 Ω/sq 부근까지 증가하지만 일반적으로 면저항이 100 Ω/sq 이하인 경우 실리사이드로서의 역할을 수행하는 데 큰 지장이 없다. 또한, 450 내지 1000℃의 온도 범위에서는 10 Ω/sq 정도의 면저항 값을 유지하고 있다. 따라서, 다결정 Si(30 nm)/Ru(1 nm)/Ni(10 nm) 구조에서 형성된 니켈 실리사이드도 루테늄 첨가에 의하여 저저항 상인 니켈 모노실리사이드가 안정상이 되는 온도가 300 내지 1000℃의 범위까지 획기적으로 확장되는 것을 확인할 수 있다.
또한, 도 3을 참조하면, 세모 표시는 본 발명에 따른 루테늄을 첨가하여 형성된 니켈 실리사이드(70 nm의 다결정 실리콘막 상에 형성)의 열처리 온도에 따른 면저항 값을 나타낸다. 도시한 바와 같이, 다결정 Si(70 nm)/Ru(1 nm)/Ni(10 nm) 구조에서 형성된 니켈 실리사이드는 다결정 Si(30 nm)/Ru(1 nm)/Ni(10 nm) 구조에서 형성된 니켈 실리사이드와는 달리 450 내지 700℃ 의 온도 범위에서만 10 Ω/sq 정도의 면 저항값을 유지하고 있다. 따라서, 도 3의 결과로부터 다결정 실리콘막 상에서 니켈 실리사이드를 형성하는 경우에는 다결정 실리콘막의 두께를 70 nm이하로 하는 것이 바람직하다고 할 수 있다.
도 4는 본 발명에 따라 단결정 실리콘 상에 형성된 니켈 실리사이드의 X-선 회절 분석 결과를 나타내는 그래프이다. 도시한 바와 같이, 단결정Si(550 ㎛)/Ru(1 nm)/Ni(10 nm)의 경우 700℃와 1000℃의 열처리 온도 모두에서 저저항상 인 NiSi의 (112) 회절 피크가 2θ=45.839°와 2θ=47.332°에서 나타나고 있다. 이러한 X-선 회절 분석 결과는 상술한 바 있는 도 2의 면저항 값의 결과와 일치하는 것이다.
도 5는 본 발명에 따라 다결정 실리콘 상에 형성된 니켈 실리사이드의 X-선 회절 분석 결과를 나타내는 그래프이다. 도시한 바와 같이, 다결정 Si(30 nm)/Ru(1 nm)/Ni(10 nm)의 경우 700℃와 1000℃의 열처리 온도 모두에서 저저항상인 NiSi의 (211) 회절 피크가 2θ=45.839°와 2θ=47.332°에서 관찰되었다. 이에 비하여, 다결정 Si(70 nm)/Ru(1 nm)/Ni(10 nm)의 경우 700℃의 열처리 온도에서는 저저항상인 NiSi의 (211) 회절 피크가 2θ=45.839°와 2θ=47.332°에서 관찰되었으나, 1000℃의 열처리 온도에서는 고저항상인 NiSi2의 (220) 회절 피크(역세모 표시)가 2θ=47.637°에서 관찰되었다. 이러한 X-선 회절 분석 결과는 상술한 바 있는 도 3의 면저항 값의 결과와 일치하는 것이다.
도 6은 본 발명에 따른 니켈 실리사이드의 열처리 온도에 따른 표면 조도값의 변화를 나타내는 그래프이다. 도시한 바와 같이, 단결정Si(550 ㎛)/Ru(1 nm)/Ni(10 nm)의 경우에는 표면 조도값이 5.2776 ㎚(700℃) 내지 15.05 ㎚(1000℃)의 범위로 나타났다. 또한, 다결정 Si(30 nm)/Ru(1 nm)/Ni(10 nm)의 경우에는 표면 조도값이 8.5144 ㎚(700℃) 내지 12.292 ㎚(1000℃)의 범위로 나타났다. 또한, 다결정 Si(70 nm)/Ru(1 nm)/Ni(10 nm)의 경우에는 표면 조도값이 9.4482 ㎚(1000℃) 내지 11.202 ㎚(700℃)의 범위로 나타났다. 도 6의 결과로부터, 본 발명에 따 라 루테늄을 첨가하여 제조된 니켈 실리사이드는 대체적으로 나노급 MOSFET에 적용할 수 있는 12 ㎚ 이하의 표면 조도를 갖고 있음을 알 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서의 평균적 기술자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
도 1a는 본 발명의 일 예에 따른 니켈 실리사이드 제조 공정을 나타내는 도면.
도 1b는 본 발명의 다른 예에 따른 니켈 실리사이드 제조 공정을 나타내는 도면.
도 2는 본 발명에 따라 단결정 실리콘 상에 형성된 니켈 실리사이드의 열처리 온도에 따른 면 저항값의 변화를 나타내는 그래프.
도 3은 본 발명에 따라 다결정 실리콘 상에 형성된 니켈 실리사이드의 열처리 온도에 따른 면 저항값의 변화를 나타내는 그래프.
도 4는 본 발명에 따라 단결정 실리콘 상에 형성된 니켈 실리사이드의 X-선 회절 분석 결과를 나타내는 그래프.
도 5는 본 발명에 따라 다결정 실리콘 상에 형성된 니켈 실리사이드의 X-선 회절 분석 결과를 나타내는 그래프.
도 6은 본 발명에 따른 니켈 실리사이드의 열처리 온도에 따른 표면 조도값의 변화를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판(실리콘 웨이퍼)
11: 실리콘 산화막
12: 다결정 실리콘막
20: 루테늄층
30: 니켈층
40: 니켈 실리사이드

Claims (12)

  1. (a) 기판 상에 루테늄층을 형성하는 단계;
    (b) 상기 루테늄층 상에 니켈층을 형성하는 단계; 및
    (c) 상기 루테늄층 및 상기 니켈층을 열처리하여 니켈 실리사이드를 형성하는 단계
    를 포함하는 것을 특징으로 하는 니켈 실리사이드 제조 방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘 단결정 기판 또는 실리콘 다결정 기판 중의 어느 하나인 것을 특징으로 하는 니켈 실리사이드 제조 방법.
  3. 제1항에 있어서,
    상기 루테늄층 및 상기 니켈층은 물리 증기 증착법 또는 화학 증기 증착법을 이용하여 형성되는 것을 특징으로 하는 니켈 실리사이드 제조 방법.
  4. 제1항에 있어서,
    상기 루테늄층의 두께는 상기 니켈층의 두께의 1/10 이하인 것을 특징으로 하는 니켈 실리사이드 제조방법.
  5. 제1항에 있어서,
    상기 (c)에서 열처리 방법은 RTA(Rapid Thermal Annealing)법인 것을 특징으로 하는 니켈 실리사이드 제조방법.
  6. 제5항에 있어서,
    상기 (c)에서 열처리 온도는 300 내지 1100℃인 것을 특징으로 하는 니켈 실리사이드 제조 방법.
  7. 제6항에 있어서,
    상기 (c)에서 열처리 시간은 40초인 것을 특징으로 하는 니켈실리사이드 제조 방법.
  8. 제1항에 있어서,
    상기 (c) 단계 후에 남아 있는 금속을 제거하는 단계를 더 포함하는 것을 특징으로 하는 니켈 실리사이드 제조방법.
  9. 제8항에 있어서,
    상기 기판을 황산 용액에 일정 시간 담그어 놓음으로써 상기 금속을 제거하는 것을 특징으로 하는 니켈 실리사이드 제조방법.
  10. 제1항에 있어서,
    상기 니켈 실리사이드는 12nm 이하의 표면 조도를 갖는 것을 특징으로 하는 니켈 실리사이드 제조방법.
  11. 제1항에 있어서,
    상기 니켈 실리사이드는 니켈 모노실리사이드인 것을 특징으로 하는 니켈 실리사이드 제조방법.
  12. 제1항 내지 제11항 중 어느 한 항의 방법으로 제조된 니켈 실리사이드.
KR1020070096454A 2007-09-21 2007-09-21 니켈 실리사이드 제조방법 KR100884360B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070096454A KR100884360B1 (ko) 2007-09-21 2007-09-21 니켈 실리사이드 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070096454A KR100884360B1 (ko) 2007-09-21 2007-09-21 니켈 실리사이드 제조방법

Publications (1)

Publication Number Publication Date
KR100884360B1 true KR100884360B1 (ko) 2009-02-17

Family

ID=40681807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070096454A KR100884360B1 (ko) 2007-09-21 2007-09-21 니켈 실리사이드 제조방법

Country Status (1)

Country Link
KR (1) KR100884360B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109804458A (zh) * 2016-10-03 2019-05-24 应用材料公司 使用pvd钌的方法与装置
US10319995B2 (en) 2013-12-27 2019-06-11 Hyundai Motor Company Silicon nanowire structure embedded in nickel silicide nanowires for lithium-based battery anodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013586A (ko) * 1997-07-03 1999-02-25 월리엄 비 캠플러 금속 불순물과 사전-비정질화를 이용한 실리사이드층의 형성방법
KR20050101669A (ko) * 2004-04-19 2005-10-25 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자 및 금속실리사이드 형성 방법
KR20050117138A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013586A (ko) * 1997-07-03 1999-02-25 월리엄 비 캠플러 금속 불순물과 사전-비정질화를 이용한 실리사이드층의 형성방법
KR20050101669A (ko) * 2004-04-19 2005-10-25 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자 및 금속실리사이드 형성 방법
KR20050117138A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319995B2 (en) 2013-12-27 2019-06-11 Hyundai Motor Company Silicon nanowire structure embedded in nickel silicide nanowires for lithium-based battery anodes
US10938026B2 (en) 2013-12-27 2021-03-02 Hyundai Motor Company Silicon nanowire structure embedded in nickel silicide nanowires for lithium-based battery anodes
CN109804458A (zh) * 2016-10-03 2019-05-24 应用材料公司 使用pvd钌的方法与装置
CN109804458B (zh) * 2016-10-03 2023-08-22 应用材料公司 使用pvd钌的方法与装置

Similar Documents

Publication Publication Date Title
TWI223834B (en) Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
KR20080099084A (ko) 박막 트랜지스터 및 그 제조 방법
TWI506778B (zh) 以不同鉑成份形成矽化鎳
JPH0453090B2 (ko)
KR20020084824A (ko) 고온 안정성을 가진 울트라-쉘로우 정션에 사용되는이리듐을 포함한 니켈 실리사이드 및 이를 제조하는 방법
JP2005167249A (ja) 熱的安定性に優れるシリサイド膜の形成方法、その方法で形成されたシリサイド膜を備える半導体素子と半導体メモリ素子およびそれらの素子の製造方法
Liu et al. Interfacial reactions of electroless nickel thin films on silicon
US6819217B2 (en) Temperature sensor
KR100884360B1 (ko) 니켈 실리사이드 제조방법
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
RU2113034C1 (ru) Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/
JP4304272B2 (ja) 熱電変換材料薄膜とセンサ素子及びその製造方法
US20130020656A1 (en) High performance hkmg stack for gate first integration
CN105474365B (zh) 用于半导体装置的改善的低电阻接触件
WO2001084609A1 (en) Method for low temperature formation of stable ohmic contacts to silicon carbide
CN103441118B (zh) 一种用于铜互连的导电阻挡层材料及其制备方法
WO2007064473A1 (en) Low resistivity compound refractory metal silicides with high temperature stability
TW201234496A (en) Electrode film, sputtering target, thin-film transistor and method for manufacturing thin-film transistor
KR102054594B1 (ko) 전도율이 향상된 텅스텐 박막 및 이의 제조방법
TWI609415B (zh) 半導體裝置電極的製造方法
Lee et al. Towards contact resistance minimization through CoSi2 formation process optimization on p-doped poly-Si by hot wall-based rapid thermal annealing
KR20080024374A (ko) Ｕｌｓｉ을 위한 고온 안정 니켈 실리사이드 제조방법
TW200534398A (en) Method for monitoring low-temperature and fast annealing process
US20060003584A1 (en) Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device
US7781849B2 (en) Semiconductor devices and methods of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 12