KR100882879B1 - Ｏｆｄｍ 무선통신 시스템의 심볼 동기 장치 및 방법 - Google Patents

Abstract

본 발명에 따른 OFDM 무선통신 시스템의 심볼 동기 장치 및 방법은 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트의 디지털데이터로 변환하고, 이 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 출력하는 데이터변환기와, 상기 2 비트 디지털데이터를 입력받아 저장하는 m 개의 버퍼와, 상기 m 개의 버퍼 각각에 대응하여 배치되고, 상기 m 개의 버퍼로부터의 출력값과 이에 대응하는 수신기 프리앰블 데이터의 값을 곱셈하여 출력하는 m 개의 멀티플렉서와, 상기 m 개의 멀티플렉서 출력을 합산하여 상관계수를 산출하는 합산기와, 상기 상관계수가 소정의 임계값이상인지를 확인하여 심볼의 동기를 수행하는 동기부를 포함하는 점에 그 특징이 있다.

본 발명은 상관계수 연산에 사용되는 송신기 프리앰블의 데이터를 간략화하여 수신기 프리앰블과의 상관계수를 구하여 용이하게 심볼의 동기 획득 가능하며 하드웨어 크기 및 사용 로직 갯수가 적어 디자인이 간단하고 파워 소비 효율이 높아 경제적이며 디버깅이 용이하다.

프리앰블, 심볼 동기, 상관계수

Description

ＯＦＤＭ 무선통신 시스템의 심볼 동기 장치 및 방법 { AN APPARATUS FOR SYMBOL'S SYNCHRONIZATION OF OFDM RF SYSTEM AND THE METHOD THEREOF }

본 발명은 직교 주파수 분할 다중화 방식(Orthogonal Frequency Division Multiplexing, 이하 OFDM으로 칭함) 무선통신 시스템의 심볼 동기 장치 및 방법에 관한 것으로, 특히 심볼 동기 획득을 위한 상관계수 산출에 송신기 및 수신기 프리앰블의 일부만을 사용하고, 송신기 프리앰블을 비트 수를 간략화하여 연산이 용이한 OFDM 무선통신 시스템의 심볼 동기 장치 및 방법에 관한 것이다.

고속의 신뢰성과 대용량 서비스가 가능한 무선 광대역 멀티미디어 시스템의 구현을 위해, 주로 수 GHz에서 수십 GHz에 이르는 밀리미터파 대역의 시 분할 다중 접속 무선 채널에서 높은 전송률로 신호를 보낼 수 있는 OFDM 전송방식이 각광을 받고 있다.

OFDM(Orthogonal Frequency Division Multiplexing)은 송신할 데이터를 역고속 푸리에 변환하여 사용 대역폭을 여러 개의 서브캐리어(subcarrier;부반송파)로 나누어 송신하고, 상기 송신된 다수의 서브캐리어는 OFDM 수신장치에서 고속 푸리에 변환되어 원래의 데이터로 변환하여 처리하는 주파수 다중 방식으로, 서브캐리 어 주파수 사이에 특정한 직교 조건을 부여하여 스펙트럼의 중첩에도 불구하고 수신장치에서 각각의 서브캐리어를 분리할 수 있도록 한 주파수 다중 통신 방식을 말한다.

일반적으로 OFDM 방식의 송신 시스템은 IFFT(Inverse Fast Fourier Transform;역고속푸리에변환)를 이용하여 부반송파에 정보를 실어 전송한다. 이 때, 다중 경로의 영향을 줄이기 위해 유효 심볼 구간 앞 부분에 보호 구간(guard interval)을 삽입한 OFDM 심볼을 전송한다. 그리고 OFDM 방식의 수신 시스템은 수신된 OFDM 심볼에 보호구간을 제거하고, FFT(Fast Fourier Transform;고속푸리에변환)를 이용하여 복조를 수행하여 원신호를 복원한다.

따라서, OFDM 방식의 수신 시스템은 주파수 동기(Frequency Synchronization), OFDM 심볼 동기(OFDM Symbol Synchronization) 및 프레임 동기(Frame Synchronization)가 필수적이며, 이에 따라 통신 품질이 달라진다.

OFDM 데이터는 복수의 심볼을 포함하는 프레임 단위로 전송 및 수신되며, 하나의 심볼은 다수 개의 데이터로 구성된다.

각 프레임의 첫번째 심벌을 프리앰블(Preamble)이라고 하는데, 프리앰블은 초기 동기화 즉, 무선에서는 송신기/수신기가 데이터 전송에 필요한 동작을 할 수 있는 시간을 확보, 및 기지국 식별을 통한 셀 탐색 등에 이용된다.

수신 시스템에서 유용한 데이터를 복원해 내기 위해서 프레임 단위의 주기적 구조의 OFDM 신호에서 데이터 심볼의 시작 타이밍을 맞추는 것이 매우 중요한데, 이러한 프레임의 시작 타이밍을 맞추는 것을 프레임 동기라 하며, 프레임 동기로부 터 데이터 심볼기간의 고속푸리에변환을 행하기 위한 심볼동기 타이밍이 발생하게 된다.

OFDM 방식의 수신 시스템은 여러 가지 방식에 의해 OFDM 심볼 동기를 수행하며, 획득된 OFDM 심볼 동기는 매 OFDM 심볼 시간 혹은 몇 심볼 시간마다 업데이트된다. 한번 획득된 동기는 완전히 동기를 잃기 전까지 계속하여 업데이트되며, 변화하는 동기를 계속해서 트래킹하게 된다.

도 1은 종래 기술에 따른 OFDM 무선통신 시스템의 심볼 동기 회로를 도시한 블록도이다. 도 1에 도시된 바와 같이, 심볼 동기 회로는 OFDM 심볼 길이에 상응하는 다수 개의 버퍼(11), 버퍼(11)와 동일한 수량만큼 구비되어 버퍼 출력 데이터와 프리앰블 신호를 곱셈 연산하는 곱셈기(12), 곱셈기(12)의 출력을 심볼 단위로 합산하는 합산기(13) 및 동기부(14)로 구성된다.

버퍼에 입력되는 데이터는 수신된 기저대역 아날로그 OFDM 신호중 프리앰블(즉, 송신기의 프리앰블)을 ADC(Analog To Digital Converter)변환한 N 비트 디지털데이터이다. 이때, N은 1이상의 상수로 아날로그 송신기 프리앰블을 디지털 변환한 데이터의 비트 수이며, 송신기 프리앰블을 디지털 변환하는 아날로그 디지털 변환기의 특성에 따라 달라진다.

버퍼(11_1~11_M)는 심볼당 데이터 개(M)수 구비되어 N 비트 디지털데이터를 입력받아 저장하고 이전에 저장된 N 비트 디지털데이터를 직렬로 연결된 다음 버퍼(11)에 전달한다. 즉, i번째 버퍼(11_i)의 출력은 i+1번째 버퍼(11_i+1)로 입력되며, 이때 i는 1이상 M이하의 상수로 프리앰블 데이터의 순차적인 번호이며, i+1 의 최대값은 M이다.

또한, 하나의 버퍼(11)는 적어도 N 비트 병렬 입력부와 병렬 출력부 및 저장부를 구비한다.

곱셈기(12)는 버퍼의 수량(12_1~12_M)만큼 구비되며, i번째 곱셈기(12_i)는 i번째 버퍼(11_i)의 출력과 송신기 프리앰블의 i번째 데이터를 곱셈 연산한다.

합산기(13)는 M 개의 곱셈기(12) 출력을 합산하여 상관계수(Y)를 산출한다. 송신기 프리앰블을 한 개의 N 비트 디지털데이터 단위로 지연시키면서, 지속적으로 상관계수를 산출한다.

동기부(14)는 산출된 상관계수 값의 최대 값을 찾아 심볼의 동기를 맞춘다.

여기서, 수신기 프리앰블은 수신기가 미리 알고 있는 값이며, 송신기의 프리앰블은 프레임 단위로 송신된 OFDM 수신 신호에서 전력검출 등의 방법으로 검출된 값이다.

종래의 OFDM 무선통신 시스템의 심볼 동기 회로는 동기 검출을 위해 프리앰블의 모든 데이터를 연산해야 하므로 시스템 및 연산이 매우 복잡하다.

데이터의 전송속도가 낮고 프리앰블 길이가 짧을 때는 데이터가 입력되고 계산 결과를 출력할 때까지의 시간이 길어 적은 수의 덧셈기와 곱셈기를 시간적으로 공유하여 적은 수의 뎃셈기와 곱셈기로도 동작이 가능 하지만, 데이터 전송속도가 높거나, 프리앰블 길이가 길어지면 하드웨어의 크기가 엄청나게 커진다.

즉, 고속 모뎀에서는 실시간 계산이 요구되기 때문에 덧셈기와 곱셈기를 시간적으로 공유하여 사용하기 어렵고, 프리앰블이 길어지면 그만큼 버퍼와 곱셈기가 더 필요하므로 하드웨어의 크기가 엄청나게 커진다.

종래기술의 문헌정보

[문헌1] 출원번호: 020040022507

본 발명은 송신기 프리앰블 중 상관계수 연산에 사용되는 데이터의 전체 수량, 비트수 및 곱셈기의 출력데이터를 간략화하여 수신기 프리앰블과의 상관계수를 용이하게 구하여 심볼 동기를 획득하는 OFDM 무선통신 시스템의 심볼 동기 장치 및 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명에 따른 OFDM 무선통신 시스템의 심볼 동기 장치는, 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트의 디지털데이터로 변환하고, 이 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 출력하는 데이터변환기와, 상기 2 비트 디지털데이터를 입력받아 저장하는 m 개의 버퍼와, 상기 m 개의 버퍼 각각에 대응하여 배치되고, 상기 m 개의 버퍼로부터의 출력값과 이에 대응하는 수신기 프리앰블 데이터의 값을 곱셈하여 출력하는 m 개의 멀티플렉서와, 상기 m 개의 멀티플렉서 출력을 합산하여 상관계수를 산출하는 합산기와, 상기 상관계수가 소정의 임계값이상인지를 확인하여 심볼의 동기를 수행하는 동기부를 포함하는 점에 그 특징이 있다.

여기서, 상기 데이터변환기는 상기 N 비트 디지털데이터가 0보다 크면 1을, 0보다 작으면 -1을, 0이면 0을 출력하는 것이 바람직하다.

또한, 상기 데이터변환기는 M 개의 데이터에서 m 개의 데이터를 선택할 때, 전부 또는 일부를 연속적으로 선택하거나, 상기 M 개의 데이터에서 m 개의 데이터를 선택할 때, 일정 간격으로 데이터를 추출하여 선택한다.

이때, 상기 m개의 버퍼는 적어도 2 비트 이상의 병렬 입력부 및 저장부를 구비하며, 상기 m개의 버퍼는 직렬로 연결되어 1번째 버퍼는 상기 데이터 변환기의 출력을 입력받고, 2번째 내지 m번째 버퍼는 각각 1번째 버퍼 내지 m-1번째 버퍼의 출력을 입력받는 점에 그 특징이 있다.

그리고, 상기 m 개의 버퍼 각각에 대응하여 배치되는 멀티플렉서는 상기 버퍼의 순차적인 번호인 i(1≤i≤m)에 대응하는 m개의 수신기 프리앰블의 i번째 데이터를 입력받고, 상기 2 비트 디지털데이터의 크기에 따라 상기 i번째 데이터의 최대값, 0, 상기 최대값의 음수값을 출력한다.

여기서, N은 수신된 송신기 프리앰블을 디지털 변환하는 아날로그 디지털 변환기의 성능에 따라 결정되며, 상기 버퍼, 상기 멀티플렉서, 상기 합산기 및 상기 동기부의 연산은 상기 데이터 변환기가 상기 2 비트 디지털데이터를 출력하는 시간에 동기되어 실행되는 것이 바람직하다.

본 발명의 다른 특징에 따른 (a) 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트의 디지털데이터로 변환하는 단계와, (b) 상기 M개 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 1개씩 출력하는 단계와, (c) 상기 출력이 발생하면 버퍼에 상기 2 비트 디지털데이터를 입력받아 저장하고, 저장하고 있는 2 비트 디지털데이터를 직렬로 연결된 다음 버퍼에 전달하는 단계와, (d) 상기 저장된 2 비트 디지털데이터의 값과 이에 대응하는 m개의 수신기 프리앰블 데이터 값을 곱셈하여 출력하는 단계와, (e) 상기 조작된 m개의 프리앰블 데이터 값을 합산하여 상관계수를 산출하는 단계와, (f) 상기 상관계수가 소정의 임계값 이상인지를 확인하는 단계와, (g) 상기 상관계수의 값이 임계값 이상이면 심볼의 동기 획득에 성공하는 것으로 판단하는 단계를 포함하는 점에 그 특징이 있다.

한편, (f)단계 이후 소정의 시간 간격으로 (a)단계에서 (e)단계를 반복 실행하여 심볼 동기 트래킹을 지속할 필요가 있다. 상기 (f)단계에서, 상기 상관계수가 소정의 임계값 이하이면, 심볼의 동기 획득에 실패하는 것으로 판단한다.

이때, (b)단계는 상기 N 비트 디지털데이터가 0보다 크면 1을, 0보다 작으면 -1을, 0이면 0을 출력하는 단계이며, 상기 N은 송신기 프리앰블을 N 비트 디지털데이터로 변환하는 아날로그 디지털 변환기의 성능에 따라 결정된다.

또한, 상기 (b)단계에서, 상기 M 개의 데이터에서 m 개의 데이터를 선택할 때, 전부 또는 일부를 연속적으로 선택하거나, 일정 간격으로 데이터를 추출하여 선택할 수 있다.

(d)단계는, 상기 m 개의 2 비트 디지털데이터에 각각 대응하는 수신기 프리앰블 내 데이터를 선별하는 단계와, 상기 m개의 2 비트 디지털데이터에 대하여, 그 값이 1이면 이에 대응하는 상기 수신기 프리앰블 내 데이터의 최대값, -1이면 상기 최대값의 음수값, 0이면 0을 출력하는 단계이다.

본 발명에 따른 OFDM 무선통신 시스템의 심볼 동기 장치 및 방법은 상관계수 연산에 사용되는 송신기 프리앰블의 데이터를 간략화하여 수신기 프리앰블과의 상관계수를 구하여 용이하게 심볼의 동기 획득을 할 수 있다.

본 발명은 기존 알고리즘과 성능 차이가 거의 없으면서 하드웨어 크기 및 사용 로직 갯수가 적어 디자인이 간단하고 파워 소비 효율이 높아 경제적이며 디버깅이 용이하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예에서는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.

도 2는 본 발명의 일실시예에 따른 OFDM 무선통신 시스템의 심볼 동기 회로를 도시한 블록도이다. 도 2에 도시된 바와 같이, 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트 디지털데이터로 변환하고, 이 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 출력하는 데이터변환기(21)와, 상기 2 비트 디지털데이터를 입력받아 저장하는 m 개의 버퍼(22)와, 상기 m 개의 버퍼(22) 각각에 대응하여 배치되고, 상기 m 개의 버퍼(22)로부터의 출력값에 따라, 이에 대응하는 수신기 프리앰블 데이터의 값을 조작하여 출력하는 m 개의 멀티플렉서(23)와, 상기 m 개의 멀티플렉서(23) 출력을 합산하여 상관계수를 산출하는 합산기(24)와, 상기 상관계수가 소정의 임계값이상인지를 확인하여 심볼의 동기를 수행하는 동기부(25)로 구성된다.
여기서, 소정의 임계값은 프리앰블의 자기 상관계수(Auto Correlation)에 1보다 적은 적당한 스케일 벡터를 곱한 값이다. 즉, 소정의 임계값은 각 통신시스템이 심볼의 동기를 획득할 수 있을 정도의 상관계수값을 의미함은 당업자라면 능히 알 수 있을 것이다.

여기서, N은 수신된 송신기 프리앰블을 디지털 변환하는 아날로그 디지털 변환기의 성능에 따라 결정된다.

데이터 변환기(21)는 N 비트 디지털데이터를 입력받아 2 비트 디지털데이터를 출력한다. 즉, 데이터변환기(21)는 N 비트 디지털데이터가 0보다 크면 1을, 0보다 작으면 -1을, 0이면 0을 출력한다.

또한, M 개의 데이터에서 m 개의 데이터를 선택할 때, 전부 또는 일부를 연속적으로 선택하거나 또는, 일정 간격으로 데이터를 추출하여 선택한다.

도 3에 본 발명의 일실시예에 따른 데이터 변환기(21)의 블록 알고리즘을 도시하였다. 도 3에 도시된 바와 같이, 데이터 변환기(21)는 N 비트 디지털데이터(-V이상 V이하의 데이터) 즉 입력데이터를 L(1≤L)로 나눈 값을 크기에 상응하는 -1, 0, 1의 데이터를 출력한다.

여기서, L은 통상 입력데이터의 최대치(V)의 1/10이며 시스템에 따라 값은 변할 수 있다.

다시 도 2로 돌아가서 심볼 동기 회로에 대한 설명을 계속한다.

버퍼(22)는 m개 구비되어 적어도 2 비트 이상의 병렬 입력부 및 저장부를 구비하며, 개별 버퍼(22)의 입출력 값은 데이터 변환기(21)에 의해 변환된 값이므로 -1, 0, 1 중 어느 하나의 값이다.

또한, m개의 버퍼(22)는 직렬로 연결되어 데이터 변환기(21)가 2 비트 디지털데이터를 출력하면 상기 출력 값을 저장하고 이전에 저장하고 있는 2 비트 디지 털데이터를 다음에 연결된 버퍼(22)에 전달한다.

즉, 데이터 변환기(21)가 2 비트 디지털데이터를 출력하는 시점에 맞추어 j번째(1≤j≤m) 버퍼(22_j)의 출력은 j+1(단, j+1의 최대값은 m이다.)번째 버퍼(22_j+1)로 전달된다.

멀티플렉서(23)는 m 개의 버퍼(22) 각각에 대응하여 배치되며 버퍼(22)의 순차적인 번호인 i(1≤i≤m)에 대응하는 m개의 수신기 프리앰블의 i번째 데이터를 입력받아 2 비트 디지털데이터의 크기에 따라 상기 i번째 데이터의 최대값(Ci), 0, 상기 최대값의 음수값(-Ci)을 출력한다.

i번째 버퍼(22_i)의 출력은 -1, 0, 1중의 어느 하나이므로, i번째 멀티플렉서(23_i)의 출력은 i번째 버퍼(22_i)의 출력과 송신기 프리앰블 데이터 중 동기 획득에 사용되는 i번째 데이터 값의 곱과 같다.

합산기(24)는 m개의 멀티플렉서(23) 출력을 합산하여 상관계수(Y)를 산출한다.

동기부(25)는 상관계수의 값이 소정의 임계값을 이상인지를 확인하여 심볼의 동기를 수행한다. 상관계수의 값이 소정의 임계값 이하이면, 심볼 동기 획득에 실패하며, 심볼 동기 획득에 실패하면 송신기 프리앰블을 데이터 단위로 지연하여 즉, 데이터 변환기(21)가 하나의 N 비트 디지털데이터를 입력받아 버퍼(22)로 2 비트 디지털데이터를 출력하고, 버퍼(22)는 이전에 저장된 2 비트 디지털데이터를 직렬로 연결된 다음 버퍼(22)에 전달하여 심볼 동기 획득을 지속적으로 시도한다.

심볼 동기 획득에 성공해도 소정의 시간 간격으로 동기 트래킹을 지속하여 수신 데이터가 에러를 최소화한다.

도 4는 본 발명의 일실시예에 따른 OFDM 무선통신 시스템의 심볼 동기 회로의 동작순서를 도시한 흐름도이다. 이하, 도 4를 참조하여 설명한다.

먼저, 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트의 디지털데이터로 변환한다(S401).

여기서, N은 송신기로부터 수신된 아날로그 프리앰블을 디지털 변환하는 아날로그 디지털 변환기의 성능에 따라 결정된다.

이어서, M개 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 1개씩 출력한다(S402).

여기서, 2 비트 디지털데이터는 N 비트 디지털데이터가 0보다 크면 1을, 0보다 작으면 -1을, 0이면 0이다.

또한, M 개의 데이터에서 m 개의 데이터를 선택할 때, 전부 또는 일부를 연속적으로 선택하거나 또는 일정 간격으로 데이터를 추출하여 선택할 수 있다.

그리고, 출력이 발생하면 상기 2 비트 디지털데이터를 입력받아 저장하고, 저장하고 있는 2 비트 디지털데이터를 직렬로 연결된 다음 버퍼에 전달한다(S403).

해당 버퍼(22)에 저장된 2 비트 디지털데이터의 크기에 따라 이에 대응하는 m개의 수신기 프리앰블 데이터 값을 조작하여 출력한다(S404).

상세하게는, m 개의 2 비트 디지털데이터에 각각 대응하는 수신기 프리앰블 내 데이터를 선별하고, m개의 2 비트 디지털데이터는 -1, 0, 1 중 어느 하나의 값 이므로, 그 값이 1이면 이에 대응하는 상기 수신기 프리앰블 내 데이터의 최대값, -1이면 상기 최대값의 음수값, 0이면 0을 출력한다.

다음으로, m개의 조작된 출력 값의 총합을 연산하여 상관계수를 산출한다(S405).

그리고, 상관계수의 값이 소정의 임계값 이상인지를 확인하여 소정의 임계값 이상이면(S406), 심볼의 동기가 획득된다(S407).

반면, 상관계수의 값이 소정의 임계값 이하이면(S406), 심볼의 동기 획득에 실패한다(S409).

이후, (S402)단계에서 (S406)단계를 반복 실행하여 심볼 동기 획득을 시도하며, 심볼의 동기를 획득해도 심볼 동기는 매 OFDM 심볼 시간 혹은 몇 심볼 시간마다 업데이트된다. 한번 획득된 동기는 완전히 동기를 잃기 전까지 계속 업데이트되며, 변화하는 동기는 계속해서 트래킹된다(S408).

이상, 바람직한 실시예 및 첨부 도면을 통해 본 발명의 구성에 대하여 설명하였다. 그러나, 이는 예시에 불과한 것으로서 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것인바, 본 발명의 진정한 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 1은 종래 기술에 따른 OFDM 무선통신 시스템의 심볼 동기 회로를 도시한 블록도.

도 2는 본 발명에 따른 OFDM 무선통신 시스템의 심볼 동기 회로를 도시한 블록도.

도 3은 본 발명에 따른 데이터 변환기의 블록 알고리즘.

도 4는 본 발명의 일실시예에 따른 OFDM 무선통신 시스템의 심볼 동기 회로의 동작순서를 도시한 흐름도.

<도면의 주요부분에 대한 설명>

21: 데이터 변환기 22: 버퍼(22_1~22_m)

23: 멀티플렉서(23_1~23_m) 24: 합산기

Claims (16)

1. 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트의 디지털데이터로 변환하고, 이 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 출력하는 데이터변환기와,

   상기 2 비트 디지털데이터를 입력받아 저장하는 m 개의 버퍼와,

   상기 m 개의 버퍼 각각에 대응하여 배치되고, 상기 m 개의 버퍼로부터의 출력값과 이에 대응하는 수신기 프리앰블 데이터의 값을 곱셈하여 출력하는 m 개의 멀티플렉서와,

   상기 m 개의 멀티플렉서 출력을 합산하여 상관계수를 산출하는 합산기와,

   상기 상관계수가 소정의 임계값이상인지를 확인하여 심볼의 동기를 수행하는 동기부

   를 포함하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
2. 제1항에 있어서, 상기 데이터변환기는,

   상기 N 비트 디지털데이터가 0보다 크면 1을, 0보다 작으면 -1을, 0이면 0을 출력하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
3. 제1항에 있어서, 상기 데이터변환기는,

   상기 M 개의 데이터에서 m 개의 데이터를 선택할 때, 전부 또는 일부를 연속적으로 선택하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
4. 제1항에 있어서, 상기 데이터변환기는,

   상기 M 개의 데이터에서 m 개의 데이터를 선택할 때, 일정 간격으로 데이터를 추출하여 선택하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
5. 제1항에 있어서, 상기 m개의 버퍼는 적어도 2 비트 이상의 병렬 입력부 및 저장부를 구비하며,

   상기 m개의 버퍼는 직렬로 연결되어 1번째 버퍼는 상기 데이터 변환기의 출력을 입력받고, 2번째 내지 m번째 버퍼는 각각 1번째 버퍼 내지 m-1번째 버퍼의 출력을 입력받는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
6. 제1항에 있어서,

   상기 m 개의 버퍼 각각에 대응하여 배치되는 멀티플렉서는 상기 버퍼의 순차적인 번호인 i(1≤i≤m)에 대응하는 m개의 수신기 프리앰블의 i번째 데이터를 입력받고,

   상기 2 비트 디지털데이터의 크기에 따라 상기 i번째 데이터의 최대값, 0, 상기 최대값의 음수값을 출력하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심 볼 동기 장치.
7. 제1항에 있어서,

   상기 N은 수신된 송신기 프리앰블을 디지털 변환하는 아날로그 디지털 변환기의 성능에 따라 결정되는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
8. 제1항에 있어서,

   상기 버퍼, 상기 멀티플렉서, 상기 합산기 및 상기 동기부의 동작은 상기 데이터 변환기가 상기 2 비트 디지털데이터를 출력하는 시간에 동기되어 실행되는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 장치.
9. (a) 송신기로부터 수신된 프리앰블을 M (1≤M) 개의 N (1≤N) 비트의 디지털데이터로 변환하는 단계와,

   (b) 상기 M개 중에서 m (1≤m≤M) 개의 N 비트 디지털데이터를 선택하여 상기 N 비트 디지털데이터의 값에 따라 m 개의 2 비트 디지털데이터를 1개씩 출력하는 단계와,

   (c) 상기 출력이 발생하면 버퍼에 상기 2 비트 디지털데이터를 입력받아 저장하고, 저장하고 있는 2 비트 디지털데이터를 직렬로 연결된 다음 버퍼에 전달하는 단계와,

   (d) 상기 저장된 2 비트 디지털데이터의 값과 이에 대응하는 m개의 수신기 프리앰블 데이터 값을 곱셈하여 출력하는 단계와,

   (e) 상기 조작된 m개의 프리앰블 데이터 값을 합산하여 상관계수를 산출하는 단계와,

   (f) 상기 상관계수가 소정의 임계값 이상인지를 확인하는 단계와,

   (g) 상기 상관계수의 값이 임계값 이상이면 심볼의 동기 획득에 성공하는 것으로 판단하는 단계

   를 포함하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
10. 제9항에 있어서, 상기 (f)단계 이후

    소정의 시간 간격으로 (a)단계에서 (e)단계를 반복 실행하여 심볼 동기 트래킹을 지속하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
11. 제9항에 있어서, 상기 (f)단계에서,

    상기 상관계수가 소정의 임계값 이하이면, 심볼의 동기 획득에 실패하는 것으로 판단하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
12. 제9항에 있어서,

    (b)단계는 상기 N 비트 디지털데이터가 0보다 크면 1을, 0보다 작으면 -1을, 0이면 0을 출력하는 단계인 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
13. 제9항 또는 제12항에 있어서,

    상기 N은 송신기 프리앰블을 N 비트 디지털데이터로 변환하는 아날로그 디지털 변환기의 성능에 따라 결정되는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
14. 제9항에 있어서, 상기 (b)단계에서,

    상기 M 개의 데이터에서 m 개의 데이터를 선택할 때, 전부 또는 일부를 연속적으로 선택하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
15. 제9항에 있어서, 상기 (b)단계에서,

    상기 M 개의 데이터에서 m 개의 데이터를 선택할 때, 일정 간격으로 데이터를 추출하여 선택하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.
16. 제9항에 있어서, 상기 (d)단계는,

    상기 m 개의 2 비트 디지털데이터에 각각 대응하는 수신기 프리앰블 내 데이터를 선별하는 단계와,

    상기 m개의 2 비트 디지털데이터에 대하여, 그 값이 1이면 이에 대응하는 상 기 수신기 프리앰블 내 데이터의 최대값, -1이면 상기 최대값의 음수값, 0이면 0을 출력하는 단계를 포함하는 것을 특징으로 하는 OFDM 무선통신 시스템의 심볼 동기 방법.

Images