KR100882266B1 - 캐패시터 내장형 인쇄회로기판의 제조방법 - Google Patents

캐패시터 내장형 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100882266B1
KR100882266B1 KR1020070113421A KR20070113421A KR100882266B1 KR 100882266 B1 KR100882266 B1 KR 100882266B1 KR 1020070113421 A KR1020070113421 A KR 1020070113421A KR 20070113421 A KR20070113421 A KR 20070113421A KR 100882266 B1 KR100882266 B1 KR 100882266B1
Authority
KR
South Korea
Prior art keywords
capacitor
semi
electrode
printed circuit
insulating layer
Prior art date
Application number
KR1020070113421A
Other languages
English (en)
Inventor
김운천
이성
김대준
박진선
김홍원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070113421A priority Critical patent/KR100882266B1/ko
Priority to US12/081,862 priority patent/US7886414B2/en
Priority to JP2008112500A priority patent/JP2009027138A/ja
Application granted granted Critical
Publication of KR100882266B1 publication Critical patent/KR100882266B1/ko
Priority to US12/929,234 priority patent/US8302270B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

캐패시터 내장형 인쇄회로기판의 제조방법이 개시된다. 유전층의 일면에 내부전극이 형성된 캐패시터 기판을 제조하는 단계, 코어층의 일면에 반경화 절연층을 정렬하고, 상기 반경화 절연층에 상기 내부전극이 상기 반경화 절연층 방향으로 향하도록 상기 캐패시터 기판을 정렬하는 단계, 상기 코어층, 상기 반경화 절연층 및 상기 캐패시터 기판을 일괄적층하는 단계를 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법이 제공된다.
캐패시터, 내부전극, 외부전극, 인쇄회로기판

Description

캐패시터 내장형 인쇄회로기판의 제조방법{Manufacturing method of capacitor embedded PCB}
본 발명은 캐패시터를 내장한 인쇄회로기판에 관한 것이다
최근의 휴대용 전자기기를 포함한 전자제품에 있어서 소비자의 다양한 욕구가 증대하고 있다. 특히 다기능화, 소형 경량화, 고속화, 저가화, 이동 편의성의 증가, 무선을 이용한 인터넷과의 실시간 접촉, 소비자의 세련된 디자인의 욕구 등은 개발자, 디자이너, 제조업체들에게 우수한 제품을 만드는데 큰 부담을 갖게 하고 있다.
이렇게 심화된 경쟁은 하루가 다르게 경쟁사들의 신모델 출시로 이어지고 그것은 다시 관련자들에게 부담을 가중시키고 있다. 이렇듯 제품의 기능이 다양화됨에 따라 능동소자의 증가에 대비, 수동소자(passive component)도 상대적으로 늘어나게 되어 휴대용 단말기의 부피도 커지게 된다.
일반적으로 전자기기에는 다수의 능동부품 및 수동부품들이 회로기판의 표면에 실장되어 있으며, 수동부품들은 칩저항(discrete chip capacitor)의 형태로 능 동부품들 간의 신호 전달을 원활히 하기 위하여 많은 수가 표면에 실장되어 있다. 내장형 인쇄회로기판은 그 일환으로 전자 시스템의 고밀도 실장을 위하여 많은 관련 기업에서 개발이 진행되어 진다. 기판 안에 내장 되어지는 수동부품의 종류에는 저항, 컨덴서, 코일이 있으며 내장하는 부품의 크기 및 형태를 보면 기존의 수동부품용, 얇은 수동부품, 인쇄나 스퍼터로 작성한 필름형태의 막 소자 , 도금에 의한 플래팅(Plating) 타입 등이 있다. 그러나 별개의 수동부품으로는 전자부품의 경박단소화 추세에 부응하는데 한계가 있었고, 공간 활용 측면에서도 문제와 더불어 비용이 상승하는 단점을 가지고 있다.
기판에 내장 되어지는 수동부품 중에서 필름 타입(thick film type : 15-25㎛ )의 캐패시터(capacitor)를 기판 안에 내장 하려는 시도가 많이 이루어 지고 있으며, 그 방법과 형태에 대한 특허가 많이 발표되고 있다. 특히 전자 시스템의 특성과 형태를 경박단소로 만들려고 하는 시도가 계속 이루어지고 있다. 필름 타입 캐패시터를 기판 안에 내장하기 위해 롤 코팅(roll coating) , 스퍼터(sputter), 시트 라미네이션(sheet lamination) 등을 이용하는 방법이 있지만 시트 라미네이션은 두께 톨러런스(tolerance)를 줄이고 비용을 줄이는 효과가 크다.
도 1은 종래 기술에 따른 시트 라미네이션 방법에 의한 캐패시터 내장형 인쇄회로기판의 제조 공정도이다.
도 1의 (a)단계와 같이 코어층(11)의 양면에 내부 전극(12a, 12b)을 형성한다. (b)단계에서는 코팅 잉크(13a, 13b)로서 평탄화 공정을 거친다. 이후, (c)단계에서 유전층(142a, 142b)과 동박층(141a, 141b)이 적층된 한 쌍의 동박적층판(14a, 14b)를 유전층(142a, 142b) 방향으로 코팅 잉크(13a, 13b)를 향하여 적층한다. (d)단계에서는 동박층(141a, 141b)을 제거하여 외부 전극(15a, 15b)을 형성한다.
이와 같은 도 1의 종래의 캐패시터 내장형 인쇄회로기판은 코팅 잉크(13a, 13b)의 표면이 굴곡이 있을 경우, 유전층(142a, 142b)의 일부분이 그 굴곡을 채우게 되어, 유전층(142a, 142b)의 두께가 일정하지 않을 가능성이 있으며, 이는 곧 캐패시터의 신뢰성에 영향을 미쳤다.
이 외에 내장형 캐패시터(Embedded capacitor)를 구현하는데 있어서는 여러 가지 공법이 있다. 그 중 전원 안정화를 위한 디커플링 캐패시터(decoupling capacitor)의 경우는 캐패시턴스 톨러런스(capacitance tolerance)에 대하여 민감한 값을 요구하지 않다. 그러나, RF 매칭(matching)용 캐패시터(capacitor)의 경우는 온도에 대한 안전성 및 캐패시턴스 자체의 용량값도 매우 높은 톨러런스(tolerance)를 가져야 한다. 최근 두께 컨트롤(control)이 비교적 양호한 RCC 타입 캐패시터 라미네이트(laminate)를 이용하여 내장형 캐패시터를 구현하는 공법에 대하여 관심이 높아지고 있으나, RCC 타입 내장 캐패시터 원자재의 적층성이 매우 나빠, 본질적으로 RCC 타입 내장 캐패시터 원자재가 적층되는 면을 평탄하게 만들어 줘야 하는 추가적인 공정이 필요하다. 이러한 RCC 타입 내장 캐패시터 자재의 구조적 문제는 적층면을 평탄하게 해주는 추가적인 공정에도 불구하고 적층면의 Cu 패턴 두께 혹은 레진 두께에 대하여 내장 캐패시터 원자재의 유전층의 두께 편차가 크게 발생하며, 심지어는 적층면에서의 디라미네이션(delamination)같은 신뢰성 불량으로 연결되고 있다. 또한 캐패시터의 전극 형성에 적용되는 텐팅(tenting) 공 법은 에칭(etching)에 의한 내장 캐패시터 전극 편차가 크게 발생하여 전체적인 내장 캐패시터의 캐패시턴스 편차를 줄이는 데 한계가 있다.
본 발명은 유전층의 두께를 일정하게 유지하면서, 캐패시터를 내장할 수 있는 인쇄회로기판의 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 유전층의 일면에 내부전극이 형성된 캐패시터 기판을 제조하는 단계, 코어층의 일면에 반경화 절연층을 정렬하고, 상기 반경화 절연층에 상기 내부전극이 상기 반경화 절연층 방향으로 향하도록 상기 캐패시터 기판을 정렬하는 단계, 상기 코어층, 상기 반경화 절연층 및 상기 캐패시터 기판을 일괄적층하는 단계를 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법이 제공된다.
상기 캐패시터 기판을 제조하는 단계에는, 상기 유전층의 타면에 외부전극을 형성하는 단계를 더 포함할 수 있다.
상기 일괄적층하는 단계 이후에, 상기 유전층의 타면에 외부전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면은, 유전층의 일면에 내부전극이 형성된 한 쌍의 캐패시 터 기판을 제조하는 단계, 코어층의 양면에 각각 반경화 절연층을 정렬하고, 상기 각각의 반경화 절연층에 상기 내부전극이 상기 반경화 절연층 방향으로 향하도록 상기 캐패시터 기판을 정렬하는 단계, 및 상기 코어층, 상기 반경화 절연층 및 상기 캐패시터 기판을 일괄적층하는 단계를 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법이 제공된다.
상기 한 쌍의 캐패시터 기판을 제조하는 단계는, 상기 한 쌍의 캐패시터 기판의 각각의 타면에 외부전극을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 일괄적층하는 단계 이후에, 상기 유전층의 타면에 외부전극을 형성하는 단계를 더 포함할 수 있다.
이상의 과제 해결 수단과 같이, 본 발명은 기존의 코어층에 내부전극을 형성하는 것이 아니라, 내/외부전극을 코어층에 적층하기 전에 "유전체에 형성"함으로써 코어층에 내부전극을 형성함에 있어서 생기는 여러 가지 문제점들을 제거했으며, 경화 상태의 절연층을 사용할 경우에는 코어층 적층 중에 생기는 유전체 두께 편차를 최소로 할 수 있는 장점이 있다.
유전층의 손실없이 캐패시터를 내장한 인쇄회로기판을 제조함으로써, 소정의 캐패시터의 용량을 신뢰성 있게 구현할 수 있다. 또한, 캐패시터의 내부전극과 외부전극을 에디티브 방식으로 형성함으로써 캐패시터의 정밀도를 상승시켰다. 또한, 종래와 같은 코팅잉크를 도포하는 공정을 생략하여 공정비용을 줄였다.
본 발명에서는 이러한 RCC 타입의 내장 캐패시터 원자재의 본질적 문제를 해결하여 추가적인 적층면에 대한 평판 코팅(flat-coating) 공정을 제거하며 또한 내장 캐패시터 원자재의 유전층(dielectric) 두께 편차를 개선하며, 적층면에서의 디라미네이션(delamination)을 해결하였다. 내장 캐패시터 전극 형성 또한 기존의 에칭(etching)에 의한 방법이 아니라 에디티브(additive) 공법을 도입하여 전극 편차를 줄여 전체적인 내장 캐패시터(EC)의 용량(capacitance) 편차를 줄일 수 있었다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 캐패시터 내장형 인쇄회로기판의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조방법의 순서도이며, 도 3은 본 발명의 제1 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도이다. 도 3을 참조하면, 제1 캐패시터 기판(31), 제1 유전층(311), 제1 동박(312), 제1 드라이 필름(313), 제1 외부패턴(314a), 제1 내부패턴(314b), 제1 외부전극(315a), 제1 내부전극(315b), 제2 캐패시터 기판(32), 제2 유전층(321), 제2 동박(322), 제2 드라이 필름(323), 제2 외부패턴(324a), 제2 내부패턴(324b), 제2 외부전극(325a), 제2 내부전극(325b), 코어층(33), 반경화 절연 층(34), 캐패시터(35), 캐패시터 내장형 인쇄회로기판(30)이 도시되어 있다.
S21은 유전층의 일면에 내부전극이 형성된 한 쌍의 캐패시터 기판을 제조하는 단계이다.
본 실시예의 한 쌍의 캐패시터 기판은 제1 캐패시터 기판(31)과 제2 캐패시터 기판(32)이다. 제1 및 제2 캐패시터 기판(31, 32)는 완전히 거울상으로서 동일한 모양일 수도 있으나, 전극이나 패턴이 형성되는 위치가 상이하더라도 무방하다.
제1 및 제2 캐패시터 기판(31, 32) 및 이들의 제조 공정은 도 3의 (a) ~(c)공정과 같이 진행될 수 있다. 제2 캐패시터 기판(32)도 제1 캐패시터 기판(31)과 동일한 방법으로 제조될 수 있다. 따라서, 제1 캐패시터 기판(31)을 중심으로 설명한다.
제1 캐패시터 기판(31)은 (a)와 같이 제1 유전층(311)의 양면에 제1 동박(312)이 적층된 동박적층판에 제1 드라이 필름(313)을 적층하고, 회로패턴이 형성될 부분을 고려하여, 제1 드라이 필름(313)의 일부를 제거한다. 제1 유전층(311)은 후에 캐패시터의 유전막이 될 부분으로 유전률이 적합한 세라믹 등과 같은 재질을 포함하여 구성될 수 있다. 이렇게 제1 유전층(311)의 양면에 제1 동박(312)이 적층된 동박적층판에 제1 드라이 필름(313)을 적층하여 회로패턴과 캐패시터의 전극이 형성될 부분을 고려하여 노광 및 현상공정을 거치면 (a)와 같은 단면도의 부재가 된다. 제 1 동박(312)의 두께는 수 um 정도로 얇게 형성 한다. 동박을 에칭하여 얇게 형성할 수도 있다.
제1 유전층(311)은 경화된 상태일 수도 있고, 반경화된 상태일 수도 있다. 경화된 상태일 경우에는 제1 유전층(311)의 두께를 이후 공정을 진행하더라도 변화되지 않고 유지할 수 있어, 신뢰성 있는 캐패시터를 제조할 수 있는 장점이 있다. 반면, 반경화된 상태의 제1 유전층(311)은 휨성이 좋아 공정 중에 발생하는 갈라짐을 방지하는 장점이 있다.
(b)공정과 같이 에디티브(additive) 방식으로 도금을 하면, 제1 내부패턴(314b), 제1 외부패턴(314a), 제1 내부전극(315b), 제1 외부전극(315a)이 도금된다. 도금은 전해 도금의 방식이 일반적으로 사용되며, 도금되는 금속으로는 구리(Cu)가 일반적으로 사용한다. 한편, 세비 에디티브 공법도 넓은 범위에서는 에디티브 공법에 속한다.
이후, (c)와 같이 제1 드라이 필름(313)을 제거하고, 소프트 에칭을 진행하면, 제1 동박(312)이 일부 제거되어, 제1 캐패시터 기판(31)이 완성된다.
본 실시예는 에디티브 공법으로 제1 내부전극(315b)과 제1 외부전극(315a)를 형성하였으나, 서브트렉티브(subtractive)공법으로 형성할 수도 있다. 더 나아가, 제1 내부전극(315b)과 제2 외부전극(315a) 중 적어도 하나만 에디티브 공법으로 형성하고, 나머지 하나는 서브트렉티브 공법으로 형성할 수도 있다.
에디티브 공법으로 캐패시터의 전극(본 실시예의 경우 내부전극, 외부전극을 의미함)을 형성할 경우, 정확도가 보장되기 때문에 원하는 수율의 캐패시터를 형성할 수 있다. 한편, 서브트렉티브 공법으로 캐패시터의 전극을 형성할 경우에는 공 정이 간단하고 비용이 저렴한 장점이 있다. 캐패시터의 용량값의 오차범위가 클 경우에는 서브트렉티브 공법으로 전극을 형성하는 것이 좋다. 캐패시터의 한 쌍의 전극 중 하나만 정확한 넓이가 제어되면 캐패시터의 용량을 조절할 수 있으므로, 외부전극와 내부전극 중 하나만 에디티브 공법을 사용하는 것도 좋다.
S12단계는 코어층의 양면에 한 쌍의 반경화 절연층을 정렬하고, 각각의 반경화 절연층에 내부전극이 반경화 절연층 방향으로 향하도록 캐패시터 기판을 정렬하는 단계이다.
본 단계는 도3의 (d)를 참조로 설명된다. 코어층(33)의 양면에 반경화 절연층(34)이 대칭적으로 배치되고, 한 쌍의 캐패시터 기판(31, 32)이 외곽에 배치된다.
특히, 제1 및 제2 케패시터 기판(31,32)는 제1 및 제2 내부전극(315b, 325b)이 반경화 절연층(34)으로 향하도록 정렬된다.
코어층(33)은 캐패시터 내장형 인쇄회로기판(30)에 강성을 부여하는 층으로, 프리프레그(prepreg)가 일반적으로 사용된다. 프리프레그는 유리섬유와 레진의 결합된 구조이다.
반경화 절연층(34)은 레진이 주성분으로, 적층공정시 코어층(33)과 제1 및 제2 캐패시터 기판(31, 32)의 결합되도록 한다.
S13은 코어층, 반경화 절연층 및 캐패시터 기판을 일괄적층하는 단계이다. 일괄적층은 기계적인 프레스를 이용하여 상하에 균등한 힘을 주어 적층공정을 진행하는 것을 말한다. 이때, 적층을 원활하기 위해서 열을 가하는 것이 일반적이다.
S13단계를 진행하면 도 3의 (e)와 같은 캐패시터 내장형 인쇄회로기판(30)이 제조될 수 있다. 이때, 제1 및 제2 외부전극(315a, 325a)은 이미 S11단계에서 형성되어 있기 때문에, S13단계 이후에 추가적으로 형성할 필요는 없다.
이상의 본 실시예에서의 공정으로 캐패시터(35)가 형성된 캐패시터 내장형 인쇄회로기판(30)이 만들어진다. 이때, 각각의 캐패시터(35)의 제1 및 제2 유전층(311, 321)은 제조공정 중 변형이 이루어지지 않아 신뢰성이 보장된다.
한편, S13단계 이후 공정은 일반적인 인쇄회로기판의 제조공정을 따른다.
도 4는 제2 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도이다. 도 4를 참조하면, 제1 캐패시터 기판(41), 제1 유전층(411), 제1 동박(412), 제1 드라이 필름(413a, 413b), 제1 외부패턴(414a), 제1 내부패턴(414b), 제1 외부전극(415a), 제1 내부전극(415b), 제2 캐패시터 기판(42), 제2 유전층(421), 제2 동박(422), 제2 드라이 필름(423a, 423b), 제2 외부패턴(424a), 제2 내부패턴(424b), 제2 외부전극(425a), 제2 내부전극(425b), 코어층(43), 반경화 절연층(44), 캐패시터(45), 캐패시터 내장형 인쇄회로기판(40)이 도시되어 있다. 코어층(43), 제1 유전층(411), 반경화 절연층(44)은 도 3의 실시예에서 설명한 것과 동일 또는 유사한 재질로 만들어질 수 있다.
도 4의 (a)에서 (c)는 내부전극(415b, 425b)이 각각 형성된 한 쌍의 캐패시 터 기판(41,42)을 제조하는 공정이다. 제1 캐패시터 기판(41)과 제2 캐패시터 기판(42)은 제조공정이 동일하다. 따라서, 본 실시예에서는 제1 캐패시터 기판(41)의 제조공정을 대표적으로 설명한다.
제1 캐패시터 기판(41)의 제조공정은 우선 (a)와 같이 제1 유전층(411)의 양면에 제1 동박(412)이 적층된 동박적층판을 준비하고, 제1 동박(412)에는 제1 드라이 필름(413a, 413b)을 적층한다. 제1 드라이 필름(413a, 413b)은 감광성 재질이다. 제1 내부전극(415b)이 형성될 부분을 고려하여 제1 드라이 필름(413b)의 일부를 노광 및 현상 공정으로 제거한다. 이후 에디티브(additive) 방식으로 도금하면, 도 4의 (c)와 같이 제1 내부전극(415b)과 제1 내부패턴(414b)이 형성된다. 한편, 제1 내부전극(415b)과 제1 내부패턴(414b)을 서브트렉티브 공법으로 형성할 수 있다. 서브트렉티브 공법은 공정이 간단하여 비용이 저렴한 장점이 있다.
이후, 제1 드라이 필름(413a, 413b)을 제거하면, 도 4의 (c)와 같은 제1 캐패시터 기판(41)이 완성된다.
도 4의 (d)는 코어층(43), 반경화 절연층(44), 제1 및 제2 캐패시터 기판(41, 42)을 정렬하는 단계이다. 도 4의 (d)와 같이 코어층(43)을 중심에 두고, 반경화 절연층(44), 제1 및 제2 캐패시터 기판(41, 42)을 대칭적으로 정렬한다. 이때, 제1 및 제2 캐패시터 기판(41, 42)의 제1 및 제2 내부전극(415b, 425b)은 반경화 절연층(44)을 향하도록 한다.
도 4의 (e)는 코어층(43), 반경화 절연층(44), 제1 및 제2 캐패시터 기판(41, 42)을 일괄적층하는 단계이다. 기계적인 프레스와 열을 가하면, 반경화 절연층(44)에 의해서 코어층(43)과 제1 및 제2 캐패시터 기판(41, 42)은 적층된다. 이때, 반경화 절연층(44)은 연성의 재질이므로, 적층시 쉽게 변형된다. 따라서, 제1 및 제2 캐패시터 기판(41, 42)에 각각 내재된 제1 및 제2 유전층(411, 421)은 변형되지 않고 적층공정이 진행된다. 추후에 도 4의 (f)와 같이 제1 및 제2 외부전극(415a, 425a)이 형성하여, 캐패시터(45)가 만들어지면 신뢰성 있는 캐패시터(45)가 될 수 있다.
도 4의 (f)는 제1 및 제2 외부전극(415a, 425a)을 형성하는 공정이다. 도 3의 (e)에서 제거되지 않은 제1 및 제2 동박(412, 422)에 에디티브 방식으로 제1 및 제2 외부전극(415a, 425a)을 형성한다. 본 공정이 완성되면, 캐패시터(45)가 만들어진다.
도 3의 실시예에서는 외부전극과 내부전극을 한 번에 형성하였으나, 본 실시예에서는 도 4의 실시예에서는 (a)에서 (c)까지의 공정에서 제1 및 제2 내부전극(415b, 425b)을 형성하고, 도 4의 (f)공정에서 제1 및 제2 외부전극(415a, 425a)을 형성한 것이 특징이다. 이와 같이 한 번에 외부전극과 내부전극을 형성하지 않은 이유는, 도 4의 (e)에 도시된 제1 및 제2 동박(412, 422)이 일종의 프레임 역할을 하여, 제1 캐패시터 기판(41)과 제2 케패시터 기판(42)을 각각 지지해주기 때문이다.
프레임의 역할이 끝나면, (f)공정에서는 제1 및 제2 외부전극(415a, 425a)을 서브트렉티브 공법으로 형성하여, 캐패시터 내장형 인쇄회로기판(40)이 완성된다.
도 5는 본 발명의 제3 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 순서도이며, 도 6은 본 발명의 제3 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도이다. 도 6을 참조하면, 캐패시터 기판(51), 유전층(511), 동박(512), 드라이 필름(513), 외부패턴(514a), 내부패턴(514b), 외부전극(515a), 내부전극(515b), 코어층(53), 반경화 절연층(54), 캐패시터(55), 캐패시터 내장형 인쇄회로기판(40)이 도시되어 있다.
S51은 유전층(511)의 일면에 내부전극이 형성된 캐패시터 기판(50)을 제조하는 단계로서, 도 6의 (a)에서 (c)공정은 이에 상응한다.
도 6의 (a)에서 (c)공정을 거쳐 외부전극(515a)과 내부전극(515b)이 형성된 캐패시터 기판(51)이 제조된다.
우선, 유전층(511)의 양면에 동박(512)이 적층된 동박적층판을 준비하고, 에디티브 방식으로 외부패턴(514a), 내부패턴(514b), 외부전극(515a), 내부전극(515b)을 형성한다. 본 실시예에서는 외부패턴(514a)과 외부전극(515a)을 내부패턴(514b)과 내부전극(515b)을 형성할 때, 동시에 형성하였다. 그러나, 내부패턴(514b)과 내부전극(515b)이 형성된 이후에 외부패턴(514a)과 외부전극(515a)을 형성하더라도 무방하다.
본 실시예는 에디티브 공법으로 내부전극(515b)과 외부전극(515a)를 형성하 였으나, 서브트렉티브(subtractive)공법으로 형성할 수도 있다. 더 나아가, 내부전극(515b)과 외부전극(515a) 중 적어도 하나만 에디티브 공법으로 형성하고, 나머지 하나는 서브트렉티브 공법으로 형성할 수도 있다.
에디티브 공법으로 캐패시터의 전극(본 실시예의 경우 내부전극, 외부전극을 의미함)을 형성할 경우, 정확도가 보장되기 때문에 원하는 수율의 캐패시터를 형성할 수 있다. 한편, 서브트렉티브 공법으로 캐패시터의 전극을 형성할 경우에는 공정이 간단하고 비용이 저렴한 장점이 있다. 캐패시터의 용량값의 오차범위가 클 경우에는 서브트렉티브 공법으로 전극을 형성하는 것이 좋다. 캐패시터의 한 쌍의 전극 중 하나만 정확한 넓이가 제어되면 캐패시터의 용량을 정확히 조절할 수 있으므로, 외부전극와 내부전극 중 하나만 에디티브 공법을 사용하는 것도 좋다.
S52는 코어층(53)의 일면에 반경화 절연층(54)을 정렬하고, 반경화 절연층(54)에 내부전극(515b)이 반경화 절연층(54) 방향으로 향하도록 캐패시터 기판(51)을 정렬하는 단계이다.
도 6의 (d)는 코어층(53), 반경화 절연층(54), 캐패시터 기판(51)을 순차적으로 정렬한 형태를 보여준다. 반경화 절연층(54)은 레진이 주성분이며, 유전층(511)보다 경도가 낮다. 코어층(53)은 프리프레그가 일반적으로 사용된다.
S53은 코어층(53), 반경화 절연층(54) 및 캐패시터 기판(51)을 일괄적층하는 단계이다. 일괄적층의 결과 도6의 (e)와 같은 캐패시터 내장형 인쇄회로기판(50)이 제조되었다. 캐패시터 내장형 인쇄회로기판(50)에는 캐패시터(55)가 내장되었다.
이와 같은 도 6의 실시예에서 캐패시터(55)를 내장함에 있어서, 유전층(511)의 변형이 일어나지 않았다. 이는 반경화 절연층(54)이 유전층(511)보다 경도 떨어지기 때문에, 일괄적층 공정을 진행하는 중에 자연스럽게 형태가 변형되어 접착층으로서의 역할을 하였기 때문이다.
도 7은 본 발명의 제4 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도이다. 도 7을 참조하면, 캐패시터 기판(71), 코어층(72), 반경화 절연층(73), 캐패시터 내장형 인쇄회로기판(70)이 도시되어 있다.
본 실시예에서는 코어층(72)을 중심으로 복수의 반경화 절연층(73)과 캐패시터 기판(71)을 교대로 정렬하여, 일괄적층함으로써, 다단의 캐패시터(75)가 내장된 캐패시터 내장형 인쇄회로기판(70)을 제조하는 공정을 예시한다.
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 시트 라미네이션 방법에 의한 캐패시터 내장형 인쇄회로기판의 제조 공정도.
도 2는 본 발명의 제1 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조방법의 순서도.
도 3은 본 발명의 제1 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도.
도 4는 제2 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도.
도 5는 본 발명의 제3 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 순서도.
도 6은 본 발명의 제3 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도.
도 7은 본 발명의 제4 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조 공정도.
<도면의 주요부분에 대한 부호의 설명>
31: 제1 캐패시터 기판 311: 제1 유전층
312: 제1 동박 313: 제1 드라이 필름
314a: 제1 외부패턴 314b 제1 내부패턴
315a: 제1 외부전극 315b: 제1 내부전극
32: 제2 캐패시터 기판 321: 제2 유전층
322: 제2 동박 323: 제2 드라이 필름
324a: 제2 외부패턴 324b: 제2 내부패턴
325a: 제2 외부전극 325b: 제2 내부전극
33: 코어층 34: 반경화 절연층
35: 캐패시터 30: 캐패시터 내장형 인쇄회로기판

Claims (10)

  1. (a) 유전층의 일면에 내부전극이 형성된 캐패시터 기판을 제조하는 단계;
    (b) 코어층의 일면에 반경화 절연층을 정렬하고, 상기 반경화 절연층에 상기 내부전극이 상기 반경화 절연층 방향으로 향하도록 상기 캐패시터 기판을 정렬하는 단계;
    (c) 상기 코어층, 상기 반경화 절연층 및 상기 캐패시터 기판을 일괄적층하는 단계를 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (a) 단계는,
    상기 유전층의 타면에 외부전극을 형성하는 단계를 더 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 외부전극과 상기 내부전극은 서브트렉티브 공법으로 형성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  4. 제2항에 있어서,
    상기 외부전극과 상기 내부전극 중 적어도 하나는 에디티브 공법으로 형성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 (c) 단계 이후에,
    상기 유전층의 타면에 외부전극을 형성하는 단계를 더 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  6. (d) 유전층의 일면에 내부전극이 형성된 한 쌍의 캐패시터 기판을 제조하는 단계;
    (e)코어층의 양면에 각각 반경화 절연층을 정렬하고, 상기 각각의 반경화 절연층에 상기 내부전극이 상기 반경화 절연층 방향으로 향하도록 상기 캐패시터 기판을 정렬하는 단계; 및
    (f) 상기 코어층, 상기 반경화 절연층 및 상기 캐패시터 기판을 일괄적층하는 단계를 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 (d) 단계는,
    상기 한 쌍의 캐패시터 기판의 각각의 타면에 외부전극을 형성하는 단계를 더 포함하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 외부전극과 상기 내부전극은 서브트렉티브 공법으로 형성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 외부전극과 상기 내부전극 중 적어도 하나는 에디티브 공법으로 형성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  10. 제6항에 있어서,
    상기 (f) 단계 이후에,
    상기 유전층의 타면에 외부전극을 형성하는 단계를 더 포함하는 캐패시터 내 장형 인쇄회로기판의 제조방법.
KR1020070113421A 2007-07-23 2007-11-07 캐패시터 내장형 인쇄회로기판의 제조방법 KR100882266B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070113421A KR100882266B1 (ko) 2007-11-07 2007-11-07 캐패시터 내장형 인쇄회로기판의 제조방법
US12/081,862 US7886414B2 (en) 2007-07-23 2008-04-22 Method of manufacturing capacitor-embedded PCB
JP2008112500A JP2009027138A (ja) 2007-07-23 2008-04-23 キャパシタ内蔵型印刷回路基板の製造方法
US12/929,234 US8302270B2 (en) 2007-07-23 2011-01-10 Method of manufacturing capacitor-embedded PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113421A KR100882266B1 (ko) 2007-11-07 2007-11-07 캐패시터 내장형 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100882266B1 true KR100882266B1 (ko) 2009-02-06

Family

ID=40681197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113421A KR100882266B1 (ko) 2007-07-23 2007-11-07 캐패시터 내장형 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100882266B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10111321B2 (en) 2015-02-17 2018-10-23 Samsung Electronics Co., Ltd. Printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032763A (ja) 2004-07-20 2006-02-02 Cmk Corp コンデンサ積層体を内蔵したプリント配線板の製造方法
KR20060019037A (ko) * 2004-08-26 2006-03-03 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
KR20060099245A (ko) * 2005-03-11 2006-09-19 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR20070042560A (ko) * 2004-08-10 2007-04-23 미쓰이 긴조꾸 고교 가부시키가이샤 다층 프린트 배선판의 제조 방법 및 그 제조 방법으로얻어진 다층 프린트 배선판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032763A (ja) 2004-07-20 2006-02-02 Cmk Corp コンデンサ積層体を内蔵したプリント配線板の製造方法
KR20070042560A (ko) * 2004-08-10 2007-04-23 미쓰이 긴조꾸 고교 가부시키가이샤 다층 프린트 배선판의 제조 방법 및 그 제조 방법으로얻어진 다층 프린트 배선판
KR20060019037A (ko) * 2004-08-26 2006-03-03 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
KR20060099245A (ko) * 2005-03-11 2006-09-19 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10111321B2 (en) 2015-02-17 2018-10-23 Samsung Electronics Co., Ltd. Printed circuit board

Similar Documents

Publication Publication Date Title
US8302270B2 (en) Method of manufacturing capacitor-embedded PCB
TWI710301B (zh) 薄型天線電路板的製作方法
US20090229862A1 (en) Multilayer printed wiring board and method of manufacturing the same
JP2007142403A (ja) プリント基板及びその製造方法
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9265146B2 (en) Method for manufacturing a multi-layer circuit board
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
CN103298274B (zh) 一种埋容印制电路板的制作方法以及埋容印制电路板
TWI455662B (zh) A method for manufacturing a capacitor-type printed wiring board, and a method for manufacturing the capacitor-type printed wiring board
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
TW201424501A (zh) 封裝結構及其製作方法
CN113597129A (zh) 线路板及其制造方法
US10667391B2 (en) Printed wiring board
KR100882266B1 (ko) 캐패시터 내장형 인쇄회로기판의 제조방법
KR100849410B1 (ko) 캐패시터 내장형 인쇄회로기판의 제조방법
US11456108B2 (en) Multilayer board and manufacturing method thereof
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
JP4372493B2 (ja) セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
KR20090105047A (ko) 연성잉크를 이용한 경연성 다층 인쇄회로기판의 제조방법
JP2009076537A (ja) 抵抗素子を内蔵したプリント配線板の製造法
JP4926676B2 (ja) 多層プリント配線板の製造方法
WO2019107289A1 (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
TWI519224B (zh) 多層軟性線路結構的製作方法
JP5418419B2 (ja) 積層回路基板
JPH0955564A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 12