KR100882119B1 - 상 변화 메모리 장치의 구동 방법 - Google Patents
상 변화 메모리 장치의 구동 방법 Download PDFInfo
- Publication number
- KR100882119B1 KR100882119B1 KR1020070073850A KR20070073850A KR100882119B1 KR 100882119 B1 KR100882119 B1 KR 100882119B1 KR 1020070073850 A KR1020070073850 A KR 1020070073850A KR 20070073850 A KR20070073850 A KR 20070073850A KR 100882119 B1 KR100882119 B1 KR 100882119B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- phase change
- write
- applying
- write time
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000002425 crystallisation Methods 0.000 claims abstract description 6
- 230000008025 crystallization Effects 0.000 claims abstract description 6
- 238000005086 pumping Methods 0.000 claims description 36
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 26
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 description 26
- 230000007704 transition Effects 0.000 description 26
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 22
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 description 22
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 22
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상 변화 메모리 장치의 구동 방법에 관한 것으로, 세트/리셋 구동전압의 공급시 적은 전력을 사용하여 리셋 전류를 제어할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 제 1라이트 시간 동안 상 변화 저항 소자에 트리거 전압을 인가하여 상 변화 저항 소자를 예열하는 단계와, 제 2라이트 시간 동안 상 변화 저항 소자에 제 1라이트 전압을 인가하여 상 변화 저항 소자를 제 1상태로 제어하는 단계, 및 제 3라이트 시간 동안 상 변화 저항 소자에 제 2라이트 전압을 인가하여 상 변화 저항 소자를 제 2상태로 제어하는 단계를 포함한다.
Description
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 본 발명에 따른 상 변화 메모리 장치의 구성도.
도 5는 본 발명에 따른 상 변화 메모리 장치의 구동 방법에 관한 제 1실시예.
도 6은 도 5의 실시예에 따른 세트 모드 라이트 동작 파형도.
도 7은 본 발명에 따른 상 변화 메모리 장치의 구동 방법에 관한 제 2실시예.
도 8은 도 7의 실시예에 따른 세트 모드 라이트 동작 파형도.
도 9는 본 발명에 따른 상 변화 메모리 장치의 리셋 모드 라이트 동작 파형도.
본 발명은 상 변화 메모리 장치의 구동 방법에 관한 것으로, 상 변화 저항 셀을 이용한 불휘발성 메모리 장치에 있어서, 세트/리셋 전류를 효율적으로 제어하기 위한 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저 전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화 층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
이러한 상 변환 저항 셀에 리셋 상태를 라이트 하기 위해서는 높은 펌핑전압(VPP)을 라이트 전압으로 이용하게 된다. 이때, 펌핑 전압(VPP)은 칩 내부의 승압회로를 이용하여 생성하게 된다.
그런데, 종래 기술에 따른 리셋 전압 인가 방식은 라이트 모드시 동작 초기부터 펌핑전압(VPP)을 인가하게 된다. 이에 따라, 펌핑전압(VPP)의 승압으로 인한 전력 소모가 커지게 되는 문제점이 있다.
본 발명은 세트/리셋 구동전압의 공급시 적은 전력을 사용하여 리셋 전류를 제어할 수 있도록 하여 승압회로의 면적을 줄이고 전력 소모를 줄일 수 있도록 하는데 그 목적이 있다.
본 발명의 상 변화 메모리 장치의 구동 방법은, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 제 1라이트 시간 동안 상 변화 저항 소자에 트리거 전압을 인가하여 상 변화 저항 소자를 예열하는 단계; 제 2라이트 시간 동안 상 변화 저항 소자에 제 1라이트 전압을 인가하여 상변화 저항 소자를 제 1상태로 제어하는 단계; 및 제 3라이트 시간 동안 상 변화 저 항 소자에 제 2라이트 전압을 인가하여 상 변화 저항 소자를 제 2상태로 제어하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명은 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 제 1라이트 시간 동안 워드라인에 접지전압이 인가되고, 비트라인에 트리거 전압이 인가되어 상 변화 저항 셀을 예열하는 단계; 제 2라이트 시간 동안 워드라인에 접지전압이 인가되고, 비트라인에 제 1라이트 전압이 인가되어 상 변화 저항 셀에 세트 전류를 공급하는 단계; 및 워드라인에 접지전압이 인가되고, 비트라인이 접지전압 레벨로 천이하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 제 1라이트 시간 동안 상 변화 저항 소자에 트리거 전압을 인가하여 상 변화 저항 소자를 예열하는 단계; 제 2라이트 시간 동안 상 변화 저항 소자에 제 1라이트 전압과, 제 1라이트 전압보다 낮은 전압을 단계적으로 인가하여 상 변화 저항 소자를 제 1상태로 제어하는 단계; 및 제 3라이트 시간 동안 상 변화 저항 소자에 제 2라이트 전압을 인가하여 상 변화 저항 소자를 제 2상태로 제어하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 제 1라이트 시간 동안 워드라인에 접지전압이 인가되고, 비트라인에 트리거 전압이 인가되어 상 변화 저항 셀을 예열하는 단계; 제 2라이트 시간 동안 워드라인에 접지전압이 인가되고, 비트라인에 제 1라이트 전압이 인가되어 상 변화 저항 셀에 세트 전류를 공급하는 단계; 제 3라이트 시간 동안 워드라인에 접지전압이 인가되고, 비트라인에 제 1라이트 전압보다 낮은 전압이 단계적으로 인가되는 단계; 및 워드라인에 전원전압이 인가되고, 비트라인이 접지전압 레벨로 천이하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 상 변화 메모리 장치에 관한 구성도이다.
종래의 상 변화 메모리 장치는 복수개의 비트라인 BL0~BLn과 복수개의 워드라인 WL0~WLn이 교차하는 영역에 단위 셀 C을 포함한다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어짐이 바람직하다.
상 변화 저항 소자 PCR의 한쪽 전극은 워드라인 WL과 연결되고, 다른 한쪽 전극은 다이오드 D의 N형 영역에 연결된다. 다이오드 D의 다른 P형 영역은 비트라인 BL에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 데이터 "1"과 데이터 "0"을 구별한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다. 센스앰프 S/A와 라이트 구동부 W/D는 데이터 버스 DB와 연결된다.
도 5는 본 발명에 따른 상 변화 메모리 장치의 구동 방법에 관한 제 1실시예이다.
상 변화 저항 소자 PCR의 탑 전극과 버텀 전극 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극과 버텀 전극에 가해 준 온도 상태에 의해 위상 변화층의 상태가 결정상과 비결정상으로 변하게 된다.
본 발명은 라이트 동작 모드시 동작 초기에 세트(Set) 상태를 라이트 하기 위한 동작 전압을 상 변화 저항 셀에 먼저 인가하게 된다. 즉, 상 변화 저항 소자 PCR를 히팅(Heating) 하기 위해 일정 시간(WT2) 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성된다. 이에 따라, 저 저항 소자인 상 변화 저항 소자 PCR가 세트(SET) 온도로 가열된 상태가 된다.
여기서, 라이트 동작 모드의 동작 초기에 일정 시간(WT1) 동안에는 고전압 VPP1을 인가하여 상 변화 저항 소자 PCR를 예열하는 단계를 거치게 된다. 고전압 VPP1은 트리거(Triger) 전압에 해당하며, 전원전압 VDD 보다 높고 펌핑전압 VPP2 보다 낮은 전압 레벨을 갖는 것이 바람직하다. 그리고, 일정 시간(WT1) 이후에는 WT2 시간 동안 전원전압 VDD을 상 변화 저항 소자 PCR에 인가하게 된다.
이때, 세트 상태를 라이트 하기 위한 라이트 전압은 외부 전압이거나 그보다 낮은 전압을 사용하게 되어 라이트 전압 발생 과정에서 전력 소모를 줄일 수 있게 된다.
즉, 세트 상태를 라이트 하기 위한 초기 동작시에는 상 변화 저항 소자 PCR에 멜팅(Melting) 온도 이상의 고전압 VPP1을 인가하게 된다. 이러한 경우 전류가 상승하게 되지만 상 변화 저항 소자 PCR의 저항 값은 감소하게 된다. 이에 따라, 일정 라이트 시간 WT1 동안 트리거 전압인 고전압 VPP1을 인가하여 상 변화 저항 소자 PCR를 예열하게 될 경우, 세트 상태의 라이트 전압의 인가시 낮은 전류만 인가해도 높은 열을 발생할 수 있게 된다.
이후에, 세트(Set) 상태를 라이트 하기 위한 동작 전압이 인가되어 상 변화 저항 소가 RCR가 충분히 가열되면, 펌핑전압 VPP2을 상 변화 저항 소자 PCR에 인가하여 라이트 전압을 리셋 온도까지 상승시키게 된다.
여기서, 세트 상태의 라이트 전압을 인가하기 위해 필요한 시간(WT1+WT2) 동안 라이트 전압은 이미 고전압 VPP1 및 전원전압 VDD 레벨로 상승된 상태가 된다. 이에 따라, 이미 일정 전압 레벨 이상으로 승압된 세트 상태의 라이트 전압(VPP1,VDD)을 이용하여 펌핑전압 VPP2을 승압하게 된다.
그리고, 리셋 상태의 라이트 전압의 인가시 어느 정도 상승된 전원전압 VDD 레벨에서 펌핑전압 VPP2 레벨로 상승하게 되므로, 종래의 방식보다 펌핑전압 VPP2의 레벨을 갖는 리셋 펄스를 인가하는 시간 WT3을 더 짧게 제어할 수 있게 된다. 이때, 라이트 전압은 전원전압 VDD 레벨에서 펌핑전압 VPP2 레벨로 상승하게 되므 로, 펌핑전압 VPP2의 생성시 소모되는 전력 소모를 줄일 수 있게 된다.
이에 따라, 일정 시간(WT3) 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자 PCR가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
즉, 라이트 동작 모드시 동작 초기에 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자 PCR에 낮은 전압을 긴 시간(WT1+WT2) 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해서는 상 변화 저항 소자 PCR에 높은 전압을 짧은 시간(WT3) 동안 인가하게 된다.
여기서, 세트 상태의 라이트 전압 파형은 리셋 상태의 라이트 전압 파형보다 먼저 디스에이블 되는 형태를 갖는다. 그리고, 세트 상태의 라이트 전압 인가 시간(WT1+WT2)은 리셋 상태의 라이트 전압 인가 시간(WT3) 보다 긴 것이 바람직하다.
이러한 상 변환 저항 소자 PCR에 세트/리셋 상태를 라이트 하기 위해서는 높은 고전압 VPP1, 펌핑전압 VPP2을 라이트 전압으로 이용하게 된다. 여기서, 고전압 VPP1, 펌핑 전압 VPP2은 칩 내부의 승압회로를 이용하여 전원전압 VDD을 펌핑한 후 생성하게 된다.
도 6은 도 5의 실시예에 따른 세트 모드 라이트 동작 파형도이다.
먼저, t0 구간에서는 워드라인 WL이 전원전압 VDD 레벨을 유지하고, 비트라인 BL이 그라운드 전압 레벨을 유지한다. 이에 따라, 상 변화 저항 셀 C에 전류 경로가 형성되지 않게 된다.
이후에, t1 구간에서 워드라인 WL이 전원전압 VDD 레벨에서 접지전압 VSS 레벨로 천이한다. 그리고, 비트라인 BL이 그라운드 전압 레벨에서 고전압 VPP1 레벨로 천이한다.
이에 따라, 비트라인 BL의 전압 레벨이 고전압 VPP1 레벨로 천이되는 시점에 동기되어, 비트라인 BL, 다이오드 D 및 상 변화 저항 소자 PCR를 통해 전류 경로가 형성된다. 따라서, 워드라인 WL을 통해 세트 전류 Iset가 흐르게 된다.
이어서, t2 구간에서 워드라인 WL이 접지전압 VSS 레벨을 유지한다. 그리고, 비트라인 BL이 고전압 VPP1 레벨에서 전원전압 VDD 레벨로 천이한다.
이에 따라, 비트라인 BL의 전압 레벨이 전원전압 VDD 레벨로 천이되는 시점에 동기되어, 비트라인 BL, 다이오드 D 및 상 변화 저항 소자 PCR를 통해 전류 경로가 형성된다. 따라서, 워드라인 WL을 통해 세트 전류 Iset가 흐르게 된다.
다음에, t3 구간에서 워드라인 WL이 접지전압 VSS 레벨을 유지한다. 그리고, 비트라인 BL이 전원전압 VDD 레벨에서 그라운드 전압 레벨로 천이한다.
이러한 본 발명은 비트라인 BL 전류의 디스에이블 시점에 동기하여 세트 전류 Iset의 흐름을 조절하게 된다. 즉, 상 변화 저항 셀 C에 세트 전류 Iset가 흐르는 경우 비트라인 BL 전류와 세트 전류 Iset를 동기시키도록 한다.
이에 따라, 세트 전류 Iset의 흐름을 느린 속도로 제한하여 상 변화 저항 셀 C의 온도 강하 속도를 느리게 제어할 수 있게 된다. 따라서, 저온 가열 상태에서 상 변화 저항 소자의 결정상이 형성될 때까지 충분한 가열 시간을 가질 수 있게 된다.
이어서, t4 구간에서 워드라인 WL이 접지전압 VSS 레벨에서 전원전압 VDD 레벨로 천이한다. 그리고, 비트라인 BL이 그라운드 전압 레벨을 유지한다. 이에 따라, 워드라인 WL이 전원전압 VDD 레벨로 천이하여 상 변화 저항 셀 C의 전류 경로가 차단된다.
도 7은 본 발명에 따른 상 변화 메모리 장치의 구동 방법에 관한 제 2실시예이다.
본 발명은 라이트 동작 모드시 동작 초기에 세트(Set) 상태를 라이트 하기 위한 동작 전압을 상 변화 저항 셀에 먼저 인가하게 된다. 즉, 상 변화 저항 소자 PCR를 히팅(Heating) 하기 위해 일정 시간(WT4) 동안 높은 라이트 전압을 흘리도록 한다. 즉, 라이트 모드의 동작 초기시 라이트 전압으로 고전압 VPP1을 상 변화 저항 소자 PCR에 인가하여 상 변화 저항 소자 PCR를 예열하는 단계를 거치게 된다.
여기서, 고전압 VPP1은 트리거(Triger) 전압에 해당하며, 전원전압 VDD 보다 높고 펌핑전압 VPP2 보다 낮은 전압 레벨을 갖는 것이 바람직하다.
이후에, 일정시간(WT4) 이후에는 상 변화 저항 소자 PCR를 히팅(Heating) 하기 위해 일정 시간(WT5) 동안 단계적으로 낮은 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성된다.
즉, WT5 시간 동안 고전압 VPP1 보다 낮은 전원전압 VDD을 인가한 후, 일정 시간 이후에 전원전압 VDD 보다 낮은 전압을 상 변화 저항 소가 PCR에 인가하게 된다. 이에 따라, 저 저항 소자인 상 변화 저항 소자 PCR가 세트(SET) 온도로 가열된 상태가 된다.
이때, 세트 상태를 라이트 하기 위한 라이트 전압은 외부 전압이거나 그보다 낮은 전압을 사용하게 되어 라이트 전압 발생 과정에서 전력 소모를 줄일 수 있게 된다.
이후에, 세트(Set) 상태를 라이트 하기 위한 동작 전압이 인가되어 상 변화 저항 소가 RCR가 충분히 가열되면, WT4 시간 이후에 펌핑전압 VPP2을 상 변화 저항 소자 PCR에 인가하여 라이트 전압을 리셋 온도까지 상승시키게 된다.
여기서, 세트 상태의 라이트 전압을 인가하기 위해 필요한 시간(WT4) 동안 라이트 전압은 이미 고전압 VPP1 레벨로 상승된 상태가 된다. 이에 따라, 이미 일정 전압 레벨 이상으로 승압된 세트 상태의 라이트 전압(VPP1)을 이용하여 펌핑전압 VPP2을 승압하게 된다.
그리고, 리셋 상태의 라이트 전압의 인가시 어느 정도 상승된 고전압 VPP1 레벨에서 펌핑전압 VPP2 레벨로 상승하게 되므로, 종래의 방식보다 펌핑전압 VPP2의 레벨을 갖는 리셋 펄스를 인가하는 시간 WT6을 더 짧게 제어할 수 있게 된다. 이때, 라이트 전압은 고전압 VPP1 레벨에서 펌핑전압 VPP2 레벨로 상승하게 되므로, 펌핑전압 VPP2의 생성시 소모되는 전력 소모를 줄일 수 있게 된다.
이에 따라, 일정 시간(WT6) 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자 PCR가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
즉, 라이트 동작 모드시 동작 초기에 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자 PCR에 낮은 전압을 긴 시간(WT4+WT5) 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해서는 상 변화 저항 소자 PCR에 높은 전압을 짧은 시간(WT6) 동안 인가하게 된다.
여기서, 세트 상태의 라이트 전압 파형은 리셋 상태의 라이트 전압 파형보다 먼저 디스에이블 되며, 단계적으로 낮아지는 형태를 갖는다. 그리고, 세트 상태의 라이트 전압 인가 시간(WT4+WT5)은 리셋 상태의 라이트 전압 인가 시간(WT6) 보다 긴 것이 바람직하다.
이러한 상 변환 저항 소자 PCR에 세트/리셋 상태를 라이트 하기 위해서는 높은 고전압 VPP1, 펌핑전압 VPP2을 라이트 전압으로 이용하게 된다. 여기서, 고전압 VPP1, 펌핑 전압 VPP2은 칩 내부의 승압회로를 이용하여 전원전압 VDD을 펌핑한 후 생성하게 된다.
도 8은 도 7의 실시예에 따른 세트 모드 라이트 동작 파형도이다.
먼저, t0 구간에서는 워드라인 WL이 전원전압 VDD 레벨을 유지하고, 비트라인 BL이 그라운드 전압 레벨을 유지한다. 이에 따라, 상 변화 저항 셀 C에 전류 경로가 형성되지 않게 된다.
이후에, t1 구간에서 워드라인 WL이 전원전압 VDD 레벨에서 접지전압 VSS 레벨로 천이한다. 그리고, 비트라인 BL이 그라운드 전압 레벨에서 고전압 VPP1 레벨로 천이한다.
이에 따라, 비트라인 BL의 전압 레벨이 고전압 VPP1 레벨로 천이되는 시점에 동기되어, 비트라인 BL, 다이오드 D 및 상 변화 저항 소자 PCR를 통해 전류 경로가 형성된다. 따라서, 워드라인 WL을 통해 세트 전류 Iset가 흐르게 된다.
이어서, t2 구간에서 워드라인 WL이 접지전압 VSS 레벨을 유지한다. 그리고, 비트라인 BL이 고전압 VPP1 레벨에서 전원전압 VDD 레벨로 천이한다.
이에 따라, 비트라인 BL의 전압 레벨이 전원전압 VDD 레벨로 천이되는 시점에 동기되어, 비트라인 BL, 다이오드 D 및 상 변화 저항 소자 PCR를 통해 전류 경로가 형성된다. 따라서, 워드라인 WL을 통해 세트 전류 Iset가 흐르게 된다.
다음에, t3 구간에서 워드라인 WL이 접지전압 VSS 레벨을 유지한다. 그리고, 비트라인 BL이 전원전압 VDD 레벨에서 전원전압 VDD 레벨 이하의 전압 레벨로 단계적으로 천이한다. 즉, 비트라인 BL의 동작 파형은 워드라인 WL 보다 먼저 디스에이블되며, 단계적으로 낮은 전압으로 천이하는 계단식 파형을 갖는다.
이러한 본 발명은 비트라인 BL 전류의 디스에이블 시점에 동기하여 세트 전류 Iset의 흐름을 조절하게 된다. 즉, 상 변화 저항 셀 C에 세트 전류 Iset가 흐르는 경우 비트라인 BL 전류와 세트 전류 Iset를 동기시키도록 한다.
이에 따라, 세트 전류 Iset의 흐름을 느린 속도로 제한하여 상 변화 저항 셀 C의 온도 강하 속도를 느리게 제어할 수 있게 된다. 따라서, 저온 가열 상태에서 상 변화 저항 소자의 결정상이 형성될 때까지 충분한 가열 시간을 가질 수 있게 된다.
이어서, t4 구간에서 워드라인 WL이 접지전압 VSS 레벨에서 전원전압 VDD 레벨로 천이한다. 그리고, 비트라인 BL이 그라운드 전압 레벨을 유지한다. 이에 따라, 워드라인 WL이 전원전압 VDD 레벨로 천이하여 상 변화 저항 셀 C의 전류 경로 가 차단된다.
도 9는 본 발명에 따른 상 변화 메모리 장치의 리셋 모드 라이트 동작 파형도이다.
먼저, t0 구간에서는 워드라인 WL이 전원전압 VDD 레벨을 유지하고, 비트라인 BL이 그라운드 전압 레벨을 유지한다. 이에 따라, 상 변화 저항 셀 C에 전류 경로가 형성되지 않게 된다.
이후에, t1 구간에서 워드라인 WL이 전원전압 VDD 레벨에서 접지전압 VSS 레벨로 천이한다. 그리고, 비트라인 BL이 그라운드 전압 레벨에서 고전압 VPP1 레벨로 천이한다.
이에 따라, 비트라인 BL의 전압 레벨이 고전압 VPP1 레벨로 천이되는 시점에 동기되어, 비트라인 BL, 다이오드 D 및 상 변화 저항 소자 PCR를 통해 전류 경로가 형성된다. 따라서, 워드라인 WL을 통해 세트 전류 Iset가 흐르게 된다.
이어서, t2 구간에서 워드라인 WL이 접지전압 VSS 레벨을 유지한다. 그리고, 비트라인 BL이 고전압 VPP1 레벨에서 전원전압 VDD 레벨로 천이한다.
이에 따라, 비트라인 BL의 전압 레벨이 전원전압 VDD 레벨로 천이되는 시점에 동기되어, 비트라인 BL, 다이오드 D 및 상 변화 저항 소자 PCR를 통해 전류 경로가 형성된다. 따라서, 워드라인 WL을 통해 세트 전류 Iset가 흐르게 된다.
다음에, t3 구간에서 워드라인 WL이 접지전압 VSS 레벨을 유지한다. 그리고, 비트라인 BL이 전원전압 VDD 레벨에서 펌핑전압 VPP2 레벨로 천이한다.
즉, 세트(Set) 상태를 라이트 하기 위한 동작 전압(VDD)이 인가되어 상 변화 저항 소가 RCR가 충분히 가열되면, 펌핑전압 VPP2을 상 변화 저항 소자 PCR에 인가하여 라이트 전압을 리셋 온도까지 상승시키게 된다.
이에 따라, t3,t4 구간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자 PCR가 리셋(RESET) 상태가 된다.
이어서, t4 구간에서 워드라인 WL이 접지전압 VSS 레벨에서 전원전압 VDD 레벨로 천이한다. 그리고, 비트라인 BL이 펌핑전압 VPP2 레벨을 유지한다. 이에 따라, 워드라인 WL이 전원전압 VDD 레벨로 천이하여 상 변화 저항 셀 C의 전류 경로가 차단된다.
이후에, t5 구간에서 워드라인 WL이 전원전압 VDD 레벨을 유지하고, 비트라인 BL이 펌핑전압 VPP2 레벨에서 그라운드 전압 레벨로 천이하게 된다.
이상에서 설명한 바와 같이, 본 발명은 세트/리셋 구동전압의 공급시 적은 전력을 사용하여 리셋 전류를 제어할 수 있도록 하여 승압회로의 면적을 줄이고 전력 소모를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (34)
- 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서,제 1라이트 시간 동안 상기 상 변화 저항 소자에 트리거 전압을 인가하여 상기 상 변화 저항 소자를 예열하는 단계;제 2라이트 시간 동안 상기 상 변화 저항 소자에 제 1라이트 전압을 인가하여 상기 상 변화 저항 소자를 제 1상태로 제어하는 단계; 및제 3라이트 시간 동안 상기 상 변화 저항 소자에 상기 제 1라이트 전압보다 높은 레벨을 갖는 제 2라이트 전압을 인가하여 상기 상 변화 저항 소자를 제 2상태로 제어하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 1항에 있어서, 상기 트리거 전압은 전원전압 보다 높고 펌핑전압 보다 낮은 전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 1항에 있어서, 상기 제 1라이트 전압은 전원전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 1항에 있어서, 상기 제 2라이트 전압은 펌핑전압 레벨을 갖는 것을 특징 으로 하는 상 변화 메모리 장치의 구동 방법.
- 삭제
- 제 1항에 있어서, 상기 제 1라이트 시간과 상기 제 2라이트 시간을 합한 값은 상기 제 3라이트 시간 보다 긴 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 1항에 있어서, 상기 제 2라이트 시간은 상기 제 1라이트 시간 보다 긴 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 1항에 있어서, 상기 제 1상태는 세트 상태인 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 1항에 있어서, 상기 제 2상태는 리셋 상태인 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 상 변화 메모리 장치의 구동 방법에 있어서,제 1라이트 시간 동안 상기 워드라인에 접지전압이 인가되고, 상기 비트라인에 트리거 전압이 인가되어 상기 상 변화 저항 셀을 예열하는 단계;제 2라이트 시간 동안 상기 워드라인에 상기 접지전압이 인가되고, 상기 비트라인에 제 1라이트 전압이 인가되어 상기 상 변화 저항 셀에 세트 전류를 공급하는 단계;제 3라이트 시간 동안 상기 워드라인에 상기 접지전압이 인가되고, 상기 비트라인에 상기 제 1라이트 전압보다 높은 레벨을 갖는 제 2라이트 전압이 인가되어 상기 상 변화 저항 셀에 리셋 전류를 공급하는 단계; 및상기 워드라인에 상기 접지전압이 인가되고, 상기 비트라인이 상기 접지전압 레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 삭제
- 제 10항에 있어서,상기 워드라인에 전원전압이 인가되고, 상기 비트라인에 상기 제 2라이트 전압이 인가되는 단계; 및상기 워드라인에 상기 전원전압이 인가되고, 상기 비트라인에 상기 접지전압이 인가되는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 10항에 있어서, 상기 제 2라이트 전압은 펌핑전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 삭제
- 제 10항에 있어서, 상기 제 1라이트 시간과 상기 제 2라이트 시간을 합한 값은 상기 제 3라이트 시간 보다 긴 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 10항에 있어서, 상기 트리거 전압은 전원전압 보다 높고 펌핑전압 보다 낮은 전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 10항에 있어서, 상기 제 1라이트 전압은 전원전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 10항에 있어서, 상기 제 2라이트 시간은 상기 제 1라이트 시간 보다 긴 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서,제 1라이트 시간 동안 상기 상 변화 저항 소자에 트리거 전압을 인가하여 상기 상 변화 저항 소자를 예열하는 단계;제 2라이트 시간 동안 상기 상 변화 저항 소자에 제 1라이트 전압과, 상기 제 1라이트 전압보다 낮은 전압을 단계적으로 인가하여 상기 상 변화 저항 소자를 제 1상태로 제어하는 단계; 및제 3라이트 시간 동안 상기 상 변화 저항 소자에 상기 제 1라이트 전압보다 높은 레벨을 갖는 제 2라이트 전압을 인가하여 상기 상 변화 저항 소자를 제 2상태로 제어하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 19항에 있어서, 상기 트리거 전압은 전원전압 보다 높고 펌핑전압 보다 낮은 전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 19항에 있어서, 상기 제 1라이트 전압은 전원전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 19항에 있어서, 상기 제 2라이트 전압은 펌핑전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 삭제
- 제 19항에 있어서, 상기 제 1라이트 시간과 상기 제 2라이트 시간을 합한 값은 상기 제 3라이트 시간 보다 긴 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 19항에 있어서, 상기 제 1상태는 세트 상태인 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 19항에 있어서, 상기 제 2상태는 리셋 상태인 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 상 변화 메모리 장치의 구동 방법에 있어서,제 1라이트 시간 동안 상기 워드라인에 접지전압이 인가되고, 상기 비트라인에 트리거 전압이 인가되어 상기 상 변화 저항 셀을 예열하는 단계;제 2라이트 시간 동안 상기 워드라인에 상기 접지전압이 인가되고, 상기 비트라인에 제 1라이트 전압이 인가되어 상기 상 변화 저항 셀에 세트 전류를 공급하는 단계;제 3라이트 시간 동안 상기 워드라인에 상기 접지전압이 인가되고, 상기 비트라인에 상기 제 1라이트 전압보다 낮은 전압이 단계적으로 인가되는 단계;제 4라이트 시간 동안 상기 워드라인에 상기 접지전압이 인가되고, 상기 비트라인에 상기 제 1 라이트 전압보다 높은 레벨을 갖는 제 2라이트 전압이 인가되어 상기 상 변화 저항 셀에 리셋 전류를 공급하는 단계; 및상기 워드라인에 전원전압이 인가되고, 상기 비트라인이 상기 접지전압 레벨로 천이하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 삭제
- 제 27항에 있어서,상기 워드라인에 전원전압이 인가되고, 상기 비트라인에 상기 제 2라이트 전압이 인가되는 단계; 및상기 워드라인에 상기 전원전압이 인가되고, 상기 비트라인에 상기 접지전압이 인가되는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 27항에 있어서, 상기 제 2라이트 전압은 펌핑전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 삭제
- 제 27항에 있어서, 상기 제 1라이트 시간 내지 상기 제 3라이트 시간을 합한 값은 상기 제 4라이트 시간 보다 긴 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 27항에 있어서, 상기 트리거 전압은 상기 전원전압 보다 높고 펌핑전압 보다 낮은 전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
- 제 27항에 있어서, 상기 제 1라이트 전압은 전원전압 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070073850A KR100882119B1 (ko) | 2007-07-24 | 2007-07-24 | 상 변화 메모리 장치의 구동 방법 |
| US12/127,988 US8014187B2 (en) | 2007-07-24 | 2008-05-28 | Method for driving phase change memory device |
| CN2008101270568A CN101354912B (zh) | 2007-07-24 | 2008-06-19 | 驱动相变存储设备的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070073850A KR100882119B1 (ko) | 2007-07-24 | 2007-07-24 | 상 변화 메모리 장치의 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090010598A KR20090010598A (ko) | 2009-01-30 |
| KR100882119B1 true KR100882119B1 (ko) | 2009-02-05 |
Family
ID=40295209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070073850A KR100882119B1 (ko) | 2007-07-24 | 2007-07-24 | 상 변화 메모리 장치의 구동 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8014187B2 (ko) |
| KR (1) | KR100882119B1 (ko) |
| CN (1) | CN101354912B (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9047685B2 (en) * | 2007-05-30 | 2015-06-02 | The Cleveland Clinic Foundation | Automated centerline extraction method and generation of corresponding analytical expression and use thereof |
| US7800965B2 (en) * | 2008-03-10 | 2010-09-21 | Micron Technology, Inc. | Digit line equilibration using access devices at the edge of sub-arrays |
| EP2355105B1 (en) * | 2010-02-02 | 2013-01-09 | Nxp B.V. | Phase change memory programming method and phase change memory |
| DE112011100217T5 (de) * | 2010-03-30 | 2012-10-31 | International Business Machines Corp. | Programmierung mindestens einer mehrstufen-phasenwechsel-speicherzelle |
| KR101198137B1 (ko) | 2010-09-03 | 2012-11-12 | 에스케이하이닉스 주식회사 | 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법 |
| JP5935284B2 (ja) | 2011-10-18 | 2016-06-15 | ソニー株式会社 | 撮像装置および撮像表示システム |
| JP5935285B2 (ja) * | 2011-10-19 | 2016-06-15 | ソニー株式会社 | 撮像装置および撮像表示システム |
| KR101282884B1 (ko) * | 2012-03-20 | 2013-07-17 | 광운대학교 산학협력단 | 상보성 멤리스터 구동 회로 및 상보성 멤리스터의 제어 방법 |
| US9343149B2 (en) | 2014-07-10 | 2016-05-17 | Micron Technology, Inc. | Enhancing nucleation in phase-change memory cells |
| US9792986B2 (en) * | 2015-05-29 | 2017-10-17 | Intel Corporation | Phase change memory current |
| US9715930B2 (en) | 2015-06-04 | 2017-07-25 | Intel Corporation | Reset current delivery in non-volatile random access memory |
| JP2019053794A (ja) * | 2017-09-13 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US10424376B2 (en) * | 2017-12-24 | 2019-09-24 | Micron Technology, Inc. | Material implication operations in memory |
| JP2020155165A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | 抵抗変化型メモリ及びその駆動方法 |
| KR20220050303A (ko) | 2020-10-15 | 2022-04-25 | 삼성전자주식회사 | 상 변화 메모리 셀을 포함하는 메모리 장치 및 그것의 동작 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070005823A (ko) * | 2005-07-06 | 2007-01-10 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
| WO2007046130A1 (ja) * | 2005-10-17 | 2007-04-26 | Renesas Technology Corp. | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498493B1 (ko) * | 2003-04-04 | 2005-07-01 | 삼성전자주식회사 | 저전류 고속 상변화 메모리 및 그 구동 방식 |
| DE102004039977B4 (de) * | 2003-08-13 | 2008-09-11 | Samsung Electronics Co., Ltd., Suwon | Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle |
| KR100564602B1 (ko) * | 2003-12-30 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
| JP4524455B2 (ja) * | 2004-11-26 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101067582B1 (ko) * | 2005-01-20 | 2011-09-27 | 삼성전자주식회사 | 메모리 소자의 다중 상태 구동 방법 |
| TWI431761B (zh) * | 2005-02-10 | 2014-03-21 | Renesas Electronics Corp | 半導體積體電路裝置 |
| KR100699837B1 (ko) * | 2005-04-04 | 2007-03-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법 |
| JP2006302466A (ja) * | 2005-04-25 | 2006-11-02 | Elpida Memory Inc | 半導体記憶装置 |
| KR100674983B1 (ko) * | 2005-07-13 | 2007-01-29 | 삼성전자주식회사 | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 |
| KR100757410B1 (ko) * | 2005-09-16 | 2007-09-11 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
| JP4684297B2 (ja) * | 2005-10-19 | 2011-05-18 | 富士通株式会社 | 不揮発性半導体記憶装置の書き込み方法 |
| JP5539610B2 (ja) * | 2007-03-02 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 相変化メモリのプログラム方法と読み出し方法 |
| US7440316B1 (en) * | 2007-04-30 | 2008-10-21 | Super Talent Electronics, Inc | 8/9 and 8/10-bit encoding to reduce peak surge currents when writing phase-change memory |
| KR20090016195A (ko) * | 2007-08-10 | 2009-02-13 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
-
2007
- 2007-07-24 KR KR1020070073850A patent/KR100882119B1/ko not_active IP Right Cessation
-
2008
- 2008-05-28 US US12/127,988 patent/US8014187B2/en not_active Expired - Fee Related
- 2008-06-19 CN CN2008101270568A patent/CN101354912B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070005823A (ko) * | 2005-07-06 | 2007-01-10 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
| WO2007046130A1 (ja) * | 2005-10-17 | 2007-04-26 | Renesas Technology Corp. | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090027975A1 (en) | 2009-01-29 |
| CN101354912A (zh) | 2009-01-28 |
| CN101354912B (zh) | 2012-04-25 |
| US8014187B2 (en) | 2011-09-06 |
| KR20090010598A (ko) | 2009-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100882119B1 (ko) | 상 변화 메모리 장치의 구동 방법 | |
| JP4567963B2 (ja) | 半導体集積回路装置 | |
| US7791935B2 (en) | Method for driving a phase change memory device using various write conditions | |
| US7768823B2 (en) | Phase change memory device and operating method thereof | |
| KR100564602B1 (ko) | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 | |
| US7436693B2 (en) | Phase-change semiconductor memory device and method of programming the same | |
| KR100887138B1 (ko) | 상 변화 메모리 장치의 구동 방법 | |
| US7791934B2 (en) | Method for driving multi-level data to a phase change memory device | |
| US7646632B2 (en) | Integrated circuit for setting a memory cell based on a reset current distribution | |
| JP4191211B2 (ja) | 不揮発性メモリ及びその制御方法 | |
| JP4786948B2 (ja) | プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路 | |
| JP2005093044A (ja) | 半導体メモリでのデータリード回路及びデータリード方法 | |
| US8194440B2 (en) | Phase change memory device having multiple reset signals and operating method thereof | |
| KR100944322B1 (ko) | 상 변화 메모리 장치 | |
| KR100895399B1 (ko) | 상 변화 메모리 장치 | |
| KR100909744B1 (ko) | 상 변화 메모리 장치 및 그 동작방법 | |
| KR100919583B1 (ko) | 상 변화 메모리 장치 | |
| KR101201841B1 (ko) | 상변화 메모리 장치 | |
| KR20090016194A (ko) | 상 변화 메모리 장치의 동작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |