KR100875953B1 - Manufacturing Method of Semiconductor Memory Device - Google Patents

Manufacturing Method of Semiconductor Memory Device Download PDF

Info

Publication number
KR100875953B1
KR100875953B1 KR1020070056578A KR20070056578A KR100875953B1 KR 100875953 B1 KR100875953 B1 KR 100875953B1 KR 1020070056578 A KR1020070056578 A KR 1020070056578A KR 20070056578 A KR20070056578 A KR 20070056578A KR 100875953 B1 KR100875953 B1 KR 100875953B1
Authority
KR
South Korea
Prior art keywords
thin film
channel layer
single crystal
amorphous
seed
Prior art date
Application number
KR1020070056578A
Other languages
Korean (ko)
Other versions
KR20080108695A (en
Inventor
손용훈
최시영
이종욱
강필규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070056578A priority Critical patent/KR100875953B1/en
Priority to US12/061,253 priority patent/US7700461B2/en
Publication of KR20080108695A publication Critical patent/KR20080108695A/en
Application granted granted Critical
Publication of KR100875953B1 publication Critical patent/KR100875953B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Abstract

비정질 물질을 상변화시켜 획득된 채널층을 포함하는 반도체 메모리 소자의 제조 방법에 관한 것으로서, 먼저 단결정 기판의 표면을 노출시키는 제1 절연막 패턴의 제1 개구부 내에 단결정 물질을 포함하는 시드막을 형성한다. 이어서, 상기 제1 절연막 패턴과 상기 시드막 상에 비정질 물질을 포함하는 제1 비정질 박막을 균일한 두께로 형성한다. 상기 제1 비정질 박막을 상변화시킴으로서 상기 단결정 박막을 포함하는 제1 채널층을 수득한다. 이어서, 상기 제1 채널층에 디펙이 존재할 경우, 상기 제1 채널층의 표면을 노출시키는 제2 개구부를 포함하는 제2 절연막 패턴을 형성한다. 이어서, 상기 제2 개구부 내에 매몰된 제2 비정질 박막을 형성한다. 이후, 상기 디펙이 존재하는 제1 채널층을 시드로 하여 상기 제2 비정질 박막을 에피택시얼 상변화 시킨다. 그 결과 상기 제2 비정질 박막은 단결정 물질로 이루어지며, 그 하부에만 디펙이 존재하는 제2 채널층이 형성된다. The present invention relates to a method of manufacturing a semiconductor memory device including a channel layer obtained by changing an amorphous material. First, a seed film including a single crystal material is formed in a first opening of a first insulating layer pattern exposing a surface of a single crystal substrate. Subsequently, a first amorphous thin film including an amorphous material is formed on the first insulating layer pattern and the seed layer to have a uniform thickness. The first channel layer including the single crystal thin film is obtained by changing the first amorphous thin film. Subsequently, when there is a defect in the first channel layer, a second insulating layer pattern including a second opening exposing the surface of the first channel layer is formed. Subsequently, a second amorphous thin film embedded in the second opening is formed. Thereafter, the second amorphous thin film is epitaxially phase-shifted using the first channel layer in which the defect is present as a seed. As a result, the second amorphous thin film is made of a single crystalline material, and a second channel layer having a defect on only a lower portion thereof is formed.

Description

반도체 메모리 소자의 제조 방법{Method of manufacturing semiconductor memory device}Method of manufacturing semiconductor memory device

도 1은 종래의 방법에 따라 제조한 단경정의 채널층을 포함하는 반도체 메모리 소자를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically illustrating a semiconductor memory device including a single crystal channel layer manufactured according to a conventional method.

도 2a 내지 도 2d는 본 발명의 실시예 1에 따른 반도체 메모리 소자의 제조 방법을 나타내는 개략적인 단면도들이다.2A to 2D are schematic cross-sectional views illustrating a method of manufacturing a semiconductor memory device according to Embodiment 1 of the present invention.

도 3a 내지 3b는 본 발명의 실시예 2에 따른 스택 구조의 반도체 메모리 소자의 제조 방법을 나타내는 개략적인 단면도들이다.3A through 3B are schematic cross-sectional views illustrating a method of manufacturing a semiconductor memory device having a stacked structure according to a second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

120 : 단결정 기판 122 : 메모리 셀 구조물120: single crystal substrate 122: memory cell structure

124 : 제1 절연막 패턴 126 : 개구부124: First insulating film pattern 126: Opening

128 : 시드막 130 : 제1 비정질 박막128: seed film 130: first amorphous thin film

140 : 제1 채널층 142 :　제2 절연막 패턴140: first channel layer 142: second insulating film pattern

146 :　제2 비정질 박막 150 : 제2 채널층146: second amorphous thin film 150: second channel layer

본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 비정질 물질을 변태(transformation)시켜 획득하는 단결정 채널층을 포함하는 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of manufacturing a memory device including a single crystal channel layer obtained by transforming an amorphous material.

일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정은 하나의 결정 구조로 이루어지고, 상기 다결정은 다수개의 결정 구조로 이루어지고, 상기 비정질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다. 상기 다결정은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 그리고 상기 결정 입계가 많을 경우 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등을 방해한다.In general, depending on the crystal structure, materials can be classified into single crystal, poly crystal, and amorphous. The single crystal is composed of one crystal structure, the polycrystal is composed of a plurality of crystal structures, and the amorphous is composed of an irregular atomic arrangement instead of a crystal inside the material. Since the polycrystal is composed of a plurality of crystal structures, it has many grain boundaries. In addition, when the grain boundaries are large, the movement and control of carriers such as electrons or holes are hindered.

따라서 스택 구조의 박막 트랜지스터(thin film transistor : TFT) 등을 포함하는 반도체 소자, 낸드 플래시 메모리 소자 또는 에스오씨(SOC : system on chip) 등의 제조에서는 액티브 영으로 형성하기 위한 채널층으로서 단결정 실리콘 박막을 주로 선택한다. 특히, 상기 단결정 실리콘 박막은, 상기 캐리어의 이동과 제어 등을 향상시키기 위하여, 조밀하면서 동시에 큰 크기를 갖는 단결정 영역인 그레인(grain)들로 이루어져야 한다. Therefore, in the manufacture of semiconductor devices, NAND flash memory devices, or SOC (system on chip), including a thin film transistor (TFT) having a stacked structure, a single crystal silicon thin film as a channel layer for forming active zero Choose mainly. In particular, the single crystal silicon thin film should be composed of grains, which are single crystal regions that are dense and have a large size in order to improve the movement and control of the carrier.

상기 단결정 실리콘 박막은 주로 절연막 상에 비정질 실리콘 박막을 형성한 후, 상기 비정질 실리콘 박막을 열처리하여 획득한다. 상기 단결정 실리콘 박막을 형성하는 방법에 대한 예들은 대한민국 공개특허 2002-91896호, 대한민국 공개특허 2004-98108호, 일본 공개특허 2001-308008호, 일본 공개특허 2002-359159호, 미국 특허 5,972,105호 등에 개시되어 있다.The single crystal silicon thin film is mainly obtained by forming an amorphous silicon thin film on an insulating film and then heat treating the amorphous silicon thin film. Examples of the method for forming the single crystal silicon thin film are disclosed in Korean Patent Laid-Open Publication No. 2002-91896, Korean Patent Laid-Open Publication No. 2004-98108, Japanese Patent Laid-Open Publication No. 2001-308008, Japanese Patent Publication No. 2002-359159, US Patent No. 5,972,105, and the like. It is.

이러한 방법은 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어지는 단결정 실리콘 박막을 획득하기 용이하다. 그러나 상기 방법은 단결정 시드를 형성하기 위한 1차 열처리를 실시할 때 포토레지스트 패턴을 사용하고, 두 차례에 걸쳐 레이저를 사용하기 때문에 다소 복잡한 공정을 진행해야하는 단점을 갖는다.This method is easy to obtain a single crystal silicon thin film composed of grains having dense and large size at the same time. However, the above method has a disadvantage in that the photoresist pattern is used when performing the first heat treatment for forming the single crystal seed, and the laser is used twice, which requires a rather complicated process.

이에, 본 출원인은 단결정 실리콘을 포함하는 시드막(14) 상에 비정질 실리콘 박막을 형성한 후, 상기 비정질 실리콘 박막에 레이저 빔을 조사함으로서 상기 비정질 실리콘 박막을 단결정 실리콘층(20)으로 형성하는 방법을 발명하여 특허출원번호 2004-0043265호로 대한민국 특허청에 특허 출원한 바 있다.Accordingly, the present inventors form an amorphous silicon thin film on the seed film 14 including the single crystal silicon, and then form the amorphous silicon thin film as the single crystal silicon layer 20 by irradiating a laser beam to the amorphous silicon thin film. Invented by the Korean Patent Application No. 2004-0043265 Patent Application No.

그러나, 상술한 선택적 에피택시얼 성장으로 기판(10) 형성되는 시드막(14)은 열적 버짓 또는 절연막 패턴(16)의 측벽 영향으로 형성되는 결정성(111)을 갖는 디펙(D)이 존재할 수 있다. 이로 인해, 상기 시드막(14)을 시드로 이용하여 상기 비정질 박막을 채널층인 단결정 실리콘층(20)으로 형성할 경우 상기 단결정 실리콘층(20)은 그 상부에는 특정 결정성(111)을 갖는 디펙(D)이 존재한다. However, the seed film 14 formed of the substrate 10 by the selective epitaxial growth described above may have a defect D having crystallinity 111 formed by thermal budget or sidewall influence of the insulating film pattern 16. have. Therefore, when the amorphous thin film is formed as the single crystal silicon layer 20 as a channel layer by using the seed film 14 as a seed, the single crystal silicon layer 20 has a specific crystallinity 111 thereon. Defect (D) is present.

즉, 상기 디펙(D)은 큐빅 구조의 결정학적 관점에서 약 54.7˚의 방위를 갖고 상기 시드막(14)으로부터 상기 단결정 실리콘층(20)까지 전사되기 때문에 상기와 같이 얇은 두께를 갖는 단결정 실리콘층(20)의 상부에는 디펙(D)이 존재하는 문제점이 초래된다.That is, the defect (D) has a direction of about 54.7 ° from the crystallographic point of view of the cubic structure and is transferred from the seed film 14 to the single crystal silicon layer 20, so that the single crystal silicon layer having a thin thickness as described above is present. The problem that the defect D is present in the upper part of 20 is caused.

본 발명의 목적은 시드로 사용되는 채널층에 디펙이 존재할 경우 그 상부에 디펙이 존재하지 않는 별도의 채널층을 형성할 수 있는 방법을 포함하는 반도체 메모리 소자의 제조 방법을 제공하는데 있다.It is an object of the present invention to provide a method for manufacturing a semiconductor memory device, including a method for forming a separate channel layer having no defects thereon when a defect is present in a channel layer used as a seed.

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 반도체 메모리 소자의 제조 방법에 있어서, 먼저 단결정 기판의 표면을 노출시키는 제1 절연막 패턴의 제1 개구부 내에 단결정 물질을 포함하는 시드막을 형성한다. 이어서, 상기 제1 절연막 패턴과 상기 시드막 상에 비정질 물질을 포함하는 제1 비정질 박막을 균일한 두께로 형성한다. 상기 제1 비정질 박막을 상변화시킴으로서 단결정 박막을 포함하고 디펙이 존재하는 제1 채널층을 수득한다. 이어서, 상기 제1 채널층의 표면을 노출시키는 제2 개구부를 포함하는 제2 절연막 패턴을 형성한다. 이어서, 상기 제2 개구부 내에 매몰된 제2 비정질 박막을 형성한다. 이후, 상기 디펙이 존재하는 제1 채널층을 시드로 하여 상기 제2 비정질 박막을 에피택시얼 상변화 시킨다. 그 결과 상기 제2 비정질 박막은 단결정 물질로 이루어지며, 그 하부에만 디펙이 존재하는 제2 채널층으로 형성된다.In the method of manufacturing a semiconductor memory device according to an exemplary embodiment of the present invention for achieving the above object, a seed film including a single crystal material is first formed in a first opening of a first insulating film pattern exposing a surface of a single crystal substrate. . Subsequently, a first amorphous thin film including an amorphous material is formed on the first insulating layer pattern and the seed layer to have a uniform thickness. Phase change of the first amorphous thin film yields a first channel layer including a single crystal thin film and having a defect. Subsequently, a second insulating layer pattern including a second opening exposing the surface of the first channel layer is formed. Subsequently, a second amorphous thin film embedded in the second opening is formed. Thereafter, the second amorphous thin film is epitaxially phase-shifted using the first channel layer in which the defect is present as a seed. As a result, the second amorphous thin film is formed of a single crystal material, and is formed of a second channel layer in which a defect is present only below.

본 실시예에서 상기 제1 채널층은 단결정 물질로 이루어지며, 상기 제1 비정질 박막을 상변화(phase transition)시켜 형성할 수 있다. 상기 제1 비정질 박막이 상변화가 일어날 때 상기 시드막의 단결정 물질이 시드로 작용하여 상기 제1 비정질 박막을 단결정으로 변태(transformation)시켜 상기 제1 비정질 박막은 단결정 박막인 제1 채널층으로 형성된다.In the present embodiment, the first channel layer is made of a single crystal material, and may be formed by phase transition of the first amorphous thin film. When the first amorphous thin film has a phase change, a single crystal material of the seed film acts as a seed to transform the first amorphous thin film into a single crystal so that the first amorphous thin film is formed as a first channel layer that is a single crystal thin film. .

특히, 상기 제1 채널층에 특정 결정(111) 방향성을 갖는 디펙이 존재하더라도 상기 제2 채널층은 상기 제1 채널층의 상부에 존재하는 디펙이 결정(111) 방향을 가짐으로 인해 그 하부만 디펙이 존재하고, 그 상부에는 디펙이 존재하지 않는다. 즉, 상기 디펙은 (111)방향의 결정성을 갖고, 제1 채널층의 슬립(Slip)면에만 존재하여 큐빅 구조의 결정학적인(Crystallographic) 관점에서 약 54.7도의 방위를 가지고 전사된다. 이 때문에 후속 공정에서 형성되는 제2 채널층은 그 하부에만 디펙이 존재할 뿐 그 상부에는 디펙이 존재하지 않는 단결정성을 갖는다.Particularly, even if a defect having a specific crystal 111 orientation exists in the first channel layer, the second channel layer has only a lower portion thereof because the defect has a crystal 111 direction on the upper portion of the first channel layer. Defect exists, and there is no defect on top. That is, the defect has crystallinity in the (111) direction, is present only on the slip surface of the first channel layer, and is transferred with an orientation of about 54.7 degrees from the crystallographic point of view of the cubic structure. For this reason, the second channel layer formed in a subsequent process has a single crystal having only a defect in the bottom thereof and no defect in the top thereof.

상기 목적들을 달성하기 위한 본 발명의 바람직한 다른 실시예에 따른 반도체 메모리 소자의 제조 방법에 있어서, 먼저 제1 메모리 셀 구조물이 형성된 단결정 기판의 표면을 노출시키는 제1 절연막 패턴의 제1 개구부 내에 단결정 물질을 포함하는 시드막을 형성한다. 이어서, 상기 제1 절연막 패턴과 상기 시드막 상에 비정질 물질을 포함하는 제1 비정질 박막을 균일한 두께로 형성한다. 상기 시드막을 시드로 하여 상기 제1 비정질 박막을 단결정성을 갖고 디펙이 존재하는 제1 채널층을 수득한다. 상기 제1 채널층의 표면을 노출시키는 제2 개구부를 포함하는 제2 절연막 패턴을 형성한다. 상기 제2 개구부 내에 매몰된 제2 비정질 박막을 형성한다. 상기 디펙이 존재하는 제1 채널층을 시드로 하여 상기 제2 비정질 박막을 에피택시얼 상변화시킴으로서 그 하부에만 디펙이 존재하는 제2 채널층을 수득한다. 이어서, 상기 제2 채널층 상에 제2 메모리 셀 구조물을 형성한다. 그 결과 기판 상에는 스택 구조를 갖는 반도체 메모리 소자가 완성될 수 있다.In the method of manufacturing a semiconductor memory device according to another preferred embodiment of the present invention for achieving the above objects, a single crystal material in the first opening of the first insulating film pattern to first expose the surface of the single crystal substrate on which the first memory cell structure is formed To form a seed film comprising a. Subsequently, a first amorphous thin film including an amorphous material is formed on the first insulating layer pattern and the seed layer to have a uniform thickness. The seed layer is used as a seed to obtain a first channel layer in which the first amorphous thin film is monocrystalline and has defects. A second insulating layer pattern including a second opening exposing the surface of the first channel layer is formed. A second amorphous thin film embedded in the second opening is formed. By epitaxial phase change of the second amorphous thin film using the first channel layer in which the defect is present as a seed, a second channel layer in which the defect is present only underneath is obtained. Subsequently, a second memory cell structure is formed on the second channel layer. As a result, a semiconductor memory device having a stacked structure can be completed on the substrate.

본 발명에서는 메모리 셀 구조물을 형성하기 위해 형성된 제1 채널층에 디펙이 존재할 경우 상기 제1 채널층은 사용하지 않고 상기 제1 채널층 상에 레이저 에 피택시얼 방법으로 상부에 디펙이 존재하지 않는 별도의 제2 채널층을 형성하는 것을 특징으로 한다. 상기 제2 채널층은 절연막 패턴의 개구부 내에 형성된 비정질 박막을 레이저 에피택시얼 방법으로 상변화시켜 형성되기 때문에 상기 제1 채널층에 존재하는 디펙의 전사각도로 인해 제2 채널층의 상부까지는 디펙이 전사되지 않는다. 따라서, 상기 제2 채널층은 그 상부에 디펙이 존재하지 않기 때문에 스택형 메모리 소자의 엑티브 영역으로 적용될 수 있다.In the present invention, when the defect is present in the first channel layer formed to form the memory cell structure, the defect is not present on the first channel layer without using the first channel layer and by the laser epitaxial method. The second channel layer is formed separately. Since the second channel layer is formed by phase-shifting an amorphous thin film formed in the opening of the insulating layer pattern by a laser epitaxial method, the second channel layer is defected to the top of the second channel layer due to the transfer angle of the defect present in the first channel layer. It is not transferred. Therefore, the second channel layer may be applied to the active region of the stacked memory device because there is no defect on the second channel layer.

이하, 본 발명의 바람직한 실시예들을 첨부하는 도면들을 참조하여 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 첨부된 도면에 있어서, 기판, 막, 박막, 패턴 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 막, 박막, 패턴 또는 구조물들이 기판, 막 , 박막 또는 패턴들 "상에", "상부에"에 형성되는 것으로 언급되는 경우에는 각 막 , 박막, 패턴 또는 구조물들이 직접 기판, 막 , 박막 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 막 , 박막 또는 패턴들이 추가적으로 형성될 수 있다. 또한, 막 , 박막 또는 패턴이 "제1", "제2" ,"제3"으로 언급될 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 막 , 박막 또는 패턴 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 막 , 박막 또는 패턴에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. 또한, 막과 패턴은 상호 교환적으로 사용할 수 있다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the accompanying drawings, the dimensions of the substrate, film, thin film, pattern or structures are shown to be larger than actual for clarity of the invention. In the present invention, when a film, thin film, pattern or structures is referred to as being formed "on" or "on" a substrate, film, thin film or patterns, each film, thin film, pattern or structure is directly directed to a substrate, It means to be formed on or below the film, thin film or patterns, or the film, thin film or patterns may be additionally formed. In addition, when a film, a thin film or a pattern is referred to as "first", "second", "third", it is not intended to limit these members but merely to distinguish the film, thin film or pattern. Thus, "first", "second" and / or "third" may be used selectively or interchangeably with respect to the film, thin film or pattern, respectively. In addition, the film and the pattern can be used interchangeably.

실시예 1Example 1

도 2a 내지 도 2d는 본 발명의 실시예 1에 따른 메모리 소자의 제조 방법을 나타내는 개략적인 단면도들이다.2A through 2D are schematic cross-sectional views illustrating a method of manufacturing a memory device according to example 1 of the present invention.

도 2a를 참조하면, 단결정 물질을 포함하는 단결정 기판(120)을 준비한다. 상기 단결정 물질의 예로서는 실리콘 단결정 물질, 게르마늄 단결정 물질 등을 들 수 있다. 그러므로, 상기 단결정 기판(120)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등을 들 수 있다. 또한, 상기 단결정 기판(120)의 예로서는 상변화를 통한 결정 구조의 변태로서 비정질 박막으로부터 획득하는 단결정 박막을 들 수 있다. 특히, 본 실시예에서는 상기 기판으로 단결정 실리콘 기판을 준비하는 것이 바람직하다.Referring to FIG. 2A, a single crystal substrate 120 including a single crystal material is prepared. Examples of the single crystal material include silicon single crystal material, germanium single crystal material and the like. Therefore, examples of the single crystal substrate 120 include a silicon substrate, a silicon-on-insulator substrate, a germanium substrate, a silicon-germanium substrate, and the like. In addition, an example of the single crystal substrate 120 may include a single crystal thin film obtained from an amorphous thin film as a transformation of a crystal structure through phase change. In particular, in this embodiment, it is preferable to prepare a single crystal silicon substrate as the substrate.

이어서, 상기 기판(120) 상에 메모리 셀 구조물들(122)을 형성한다. 상기 메모리 셀의 예로서는 트랜지스터와 커패시터를 포함하는 디램, 스위칭 소자와 상변화 구조물을 포함하는 피램(PRAM), 선택 트랜지스터와 메모리 셀들을 포함하는 낸드(NAND) 플래시 등을 들 수 있다. 또한, 상기 구조물들(122)의 예로서는 트랜지스터, 커패시터, 상변화 구조물, 스트링 구조물 등을 들 수 있다. 일 예로서 상기 트랜지스터 또는 선택 트랜지스터는 게이트 절연막 및 게이트 전극이 적층된 구조를 갖고, 상기 메모리 셀들은 터널 절연막, 플로팅 게이트, 유전막, 컨트롤 게이트가 적층된 구조를 가질 수 있다.Subsequently, memory cell structures 122 are formed on the substrate 120. Examples of the memory cell may include a DRAM including a transistor and a capacitor, a PRAM including a switching element and a phase change structure, and a NAND flash including a selection transistor and memory cells. In addition, examples of the structures 122 may include transistors, capacitors, phase change structures, string structures, and the like. For example, the transistor or the selection transistor may have a structure in which a gate insulating film and a gate electrode are stacked, and the memory cells may have a structure in which a tunnel insulating film, a floating gate, a dielectric film, and a control gate are stacked.

이어서, 상기 기판 상에 상기 메모리 셀 구조물(122)을 덮는 제1 절연막(미도시)을 형성한다. 상기 제1 절연막은 비피에스지(BPSG), 피에스지(PSG), 유에스지(USG), 에스오지(SOG), FOX, PE-TEOS, 또는 HDP-CVD 산화물 등과 같은 실리콘 산화물을 사용하여 형성할 수 있다. Subsequently, a first insulating layer (not shown) covering the memory cell structure 122 is formed on the substrate. The first insulating layer may be formed using silicon oxide such as BPSG, PSG, PSG, USG, SOG, FOX, PE-TEOS, or HDP-CVD oxide. have.

계속해서, 상기 제1 절연막에 상기 기판(120)의 표면을 노출시키는 제1 개구부(126)를 형성한다. 그 결과 상기 제1 절연막은 제1 절연막 패턴(124)으로 형성된다. 일 예로서, 상기 제1 개구부(126)는 바 형상을 가질 수 있고, 상기 제1 개구부는 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제1 절연막을 패터닝하여 형성할 수 있다.Subsequently, a first opening 126 is formed in the first insulating film to expose the surface of the substrate 120. As a result, the first insulating layer is formed of the first insulating layer pattern 124. For example, the first opening 126 may have a bar shape, and the first opening may be formed by patterning the first insulating layer using a photoresist pattern as an etching mask.

이어서, 상기 제1 개구부(126) 내에 시드막(128)을 형성한다. 본 실시예에서 상기 시드막(128)은 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 형성할 수 있다. 상기 선택적 에피택시얼 성장의 예로서는 액상 에피택시(liquid phase epitaxy), 기상 에피택시(vapor phase epitaxy), 분자선 에피택시(molecular beam epitaxy) 등을 들 수 있다.Subsequently, a seed film 128 is formed in the first opening 126. In the present embodiment, the seed layer 128 may be formed by performing selective epitaxial growth (SEG). Examples of the selective epitaxial growth include liquid phase epitaxy, vapor phase epitaxy, molecular beam epitaxy, and the like.

특히, 본 실시예에서는 상기 선택적 에피택시얼 성장으로서 기상 에피택시얼 방법을 수행하는 것이 바람직하다. 이와 같이, 상기 선택적 에피택시얼 성장을 수행함으로서 상기 제1 개구부(126)에 의해 노출된 상기 단결정 기판(120)의 표면으로부터 상기 단결정 기판(120)과 결정 구조가 동일한 시드막(128)이 형성된다. 본 실시예에서는 상기 단결정 기판(120)으로서 실리콘 기판을 사용하기 때문에 상기 시드막(128)은 단결정 실리콘 물질을 포함한다.In particular, in the present embodiment, it is preferable to perform the vapor phase epitaxial method as the selective epitaxial growth. As such, the seed layer 128 having the same crystal structure as the single crystal substrate 120 is formed from the surface of the single crystal substrate 120 exposed by the first opening 126 by performing the selective epitaxial growth. do. In this embodiment, since the silicon substrate is used as the single crystal substrate 120, the seed film 128 includes a single crystal silicon material.

일 예로서, 상기 시드막(128)은 상기 제1 개구부(126)의 입구까지 형성한다. 만약, 상기 시드막(128)이 상기 제1 개구부(126)의 입구 주변의 상기 제1 절연막 패턴(124) 표면까지 형성될 경우에는 상기 개구부(126)의 입구 부위가 노출될 때까지 상기 시드막(128)을 연마할 수 있다. 상기 연마의 예로서는 화학기계적 연마를 들 수 있다. As an example, the seed layer 128 is formed up to an inlet of the first opening 126. If the seed layer 128 is formed to the surface of the first insulating layer pattern 124 around the inlet of the first opening 126, the seed layer until the inlet portion of the opening 126 is exposed. (128) can be polished. Examples of the polishing include chemical mechanical polishing.

상술한 선택적 에피택시얼 성장으로 형성되는 시드막은 열적 버짓 또는 절연막 패턴의 측벽 영향으로 그 상부에 그레인이 특정 결정성(111)을 갖는 디펙(미도시)이 존재할 수 있다. 상기 디펙은 큐빅 구조의 결정학적 관점에서 약 54.7˚의 방위를 갖고 전사되는 특성을 갖는다. 따라서, 상기 시드막(128)의 패턴의 상부에는 상기 디펙이 존재할 수 있다. The seed film formed by the selective epitaxial growth described above may have a defect (not shown) having grains having a specific crystallinity 111 thereon due to a side effect of the thermal budget or the insulating film pattern. The defect has a property of being transferred in an orientation of about 54.7 ° from the crystallographic point of view of the cubic structure. Therefore, the defect may exist on the seed layer 128.

이어서, 상기 제1 개구부(126) 내에 상기 시드막(128)을 형성한 후, 상기 제1 절연막 패턴(124)과 상기 시드막(128) 상에 비정질 물질을 포함하는 비정질 박막(130)을 연속적으로 형성한다.Subsequently, after the seed film 128 is formed in the first opening 126, the amorphous thin film 130 including an amorphous material on the first insulating film pattern 124 and the seed film 128 is continuously formed. To form.

본 실시예에서는 상기 단결정 기판(120)으로서 실리콘 기판을 사용하기 때문에 상기 제1 비정질 박막(130)의 경우에는 비정질 실리콘 박막을 포함하는 것이 바람직하다. 다른 실시예로서, 상기 단결정 기판(120)이 게르마늄 기판일 경우에는 상기 제1 비정질 박막(130)은 비정질 게르마늄 박막을 포함할 수 있고, 상기 단결정 기판(120)이 실리콘-게르마늄 기판일 경우에는 상기 제1 비정질 박막(130)은 비정질 실리콘-게르마늄 박막을 포함할 수 있다.In this embodiment, since the silicon substrate is used as the single crystal substrate 120, the first amorphous thin film 130 preferably includes an amorphous silicon thin film. In another embodiment, when the single crystal substrate 120 is a germanium substrate, the first amorphous thin film 130 may include an amorphous germanium thin film, and when the single crystal substrate 120 is a silicon-germanium substrate, The first amorphous thin film 130 may include an amorphous silicon-germanium thin film.

일 예로서, 상기 제1 비정질 박막(130)은 주로 화학기상증착 공정을 수행하여 형성할 수 있다. 아울러, 본 실시예에서는 상기 제1 비정질 박막(130)의 두께를 제한하지는 않지만, 가능한 얇게 형성하는 것이 바람직하다.As an example, the first amorphous thin film 130 may be formed by mainly performing a chemical vapor deposition process. In addition, in the present embodiment, the thickness of the first amorphous thin film 130 is not limited, but it is preferable to form it as thin as possible.

도 2b를 참조하면, 상기 제1 비정질 박막(130)은 상변화(phase transition) 및 단결정 상태로 변태됨으로서 제1 채널층(140)으로 형성될 수 있다. 상기 제1 비정질 박막(130)의 상변화는 고상의 상기 제1 비정질 박막(130)에 레이저 빔을 조사하여 상기 제1 비정질 박막이 용융(melting)됨으로 인해 달성될 수 있다.Referring to FIG. 2B, the first amorphous thin film 130 may be formed as the first channel layer 140 by being transformed into a phase transition and a single crystal state. The phase change of the first amorphous thin film 130 may be achieved by melting the first amorphous thin film by irradiating a laser beam to the first amorphous thin film 130.

만약, 퍼니스 등을 사용한 열처리를 수행하여 상기 제1 비정질 박막(130)을 용융시킬 경우에는 그 온도가 매우 높기 때문에 상기 기판에 형성된 메모리 셀 구조물들(122)에 심각한 손상을 초래될 수 있다. 아울러 상기 제1 비정질 박막(130)을 용융시키는 것이 용이하지 않다. 따라서 본 실시예에서는 레이저 빔을 조사하여 상기 제1 비정질 박막(130)을 용융시키는 것이 바람직하다.If the first amorphous thin film 130 is melted by performing a heat treatment using a furnace or the like, since the temperature thereof is very high, serious damage may occur to the memory cell structures 122 formed on the substrate. In addition, it is not easy to melt the first amorphous thin film 130. Therefore, in the present embodiment, it is preferable to melt the first amorphous thin film 130 by irradiating a laser beam.

이와 같이, 상기 레이저 빔의 조사에 의한 상기 제1 비정질 박막(130)의 상변화가 일어날 때 상기 시드막(128)의 단결정 물질이 시드로 작용하여 상기 제1 비정질 박막(130)의 결정 구조가 단결정으로 변태된다. 특히, 상기 제1 비정질 박막(130)의 변태는 수직 및 측면 방향으로 진행된다. 또한, 상기 제1 비정질 박막(130)의 상변화 및 결정 구조의 변태는 수백 나노초(ns) 동안 진행되기 때문에 상기 제1 비정질 박막(130)이 액상으로 변화하여도 상기 시드막(128)으로부터 흘러내리는 상황은 발생하지 않는다.As such, when a phase change of the first amorphous thin film 130 occurs due to the irradiation of the laser beam, a single crystal material of the seed layer 128 acts as a seed to form a crystal structure of the first amorphous thin film 130. Transformed into a single crystal In particular, the transformation of the first amorphous thin film 130 proceeds in the vertical and lateral directions. In addition, since the phase change of the first amorphous thin film 130 and the transformation of the crystal structure are performed for several hundred nanoseconds (ns), the first amorphous thin film 130 flows from the seed film 128 even when the first amorphous thin film 130 changes to a liquid phase. The falling situation does not occur.

그리고, 상기 레이저 빔은 상기 제1 비정질 박막(130) 전체(두께 기준)를 용 융시킬 수 있는 에너지로 조사하는 것이 바람직하다. 이는, 상기 제1 비정질 박막(130)의 표면에서부터 상기 시드막(128)의 계면까지 액상으로 변화시켜야 하기 때문이다. 이 경우, 상기 레이저 빔이 갖는 에너지는 상기 비정질 박막의 두께에 따라 달리한다. 그러므로, 상기 레이저 빔의 에너지에 대한 범위는 제한적이지 않다. 그렇지만, 본 실시예에서와 같이, 상기 제1 비정질 박막(130)인 비정질 실리콘 박박막일 경우에는 상기 레이저 빔은 약 1,410℃ 이상의 온도를 조성하는 에너지를 갖도록 조절하는 것이 바람직하다. 이는, 상기 비정질 실리콘 박막의 용융점이 일반적으로 약 1,410℃ 이기 때문이다.The laser beam may be irradiated with energy capable of melting the entire first amorphous thin film 130 (based on thickness). This is because the liquid must be changed from the surface of the first amorphous thin film 130 to the interface of the seed film 128. In this case, the energy of the laser beam varies depending on the thickness of the amorphous thin film. Therefore, the range for the energy of the laser beam is not limited. However, as in the present embodiment, in the case of the amorphous silicon thin film, which is the first amorphous thin film 130, the laser beam is preferably adjusted to have an energy that forms a temperature of about 1,410 ° C. or more. This is because the melting point of the amorphous silicon thin film is generally about 1,410 ℃.

또한, 상기 레이저 빔의 조사에 의해 상기 제1 비정질 박막(130)은 상변화가 일어나지만, 흡수 계수(absorption coefficient)의 차이로 인하여 상기 시드막(128)은 거의 영향을 받지 않는다.In addition, although the phase change of the first amorphous thin film 130 occurs due to the irradiation of the laser beam, the seed film 128 is hardly affected by the difference in the absorption coefficient.

일 예로서, 상기 제1 비정질 박막(130)을 상변화시킬 때 상기 단결정 기판(120)을 가열할 수 있다. 상기 단결정 기판(120)의 가열은 상기 제1 비정질 박막(130)을 상변화시킬 때 상기 제1 비정질 박막(130)에서의 온도 구배를 감소시켜 더욱 큰 그레인들을 갖는 단결정 박막을 용이하게 형성하기 위함이다. 만약, 상기 단결정 기판(120)의 가열 온도가 약 200℃ 미만일 경우 그레인들의 크기를 확장시키는데 한계를 갖기 때문에 바람직하지 않고, 상기 가열 온도가 약 600℃를 초과할 경우 상기 가열을 위한 부재를 마련하는 것이 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 단결정 기판(120)의 가열 온도는 약 200 내지 600℃인 것이 바람직하고, 약 350 내지 450℃인 것이 더욱 바람직하다.For example, when the phase of the first amorphous thin film 130 is changed, the single crystal substrate 120 may be heated. The heating of the single crystal substrate 120 reduces the temperature gradient in the first amorphous thin film 130 when the first amorphous thin film 130 is phase-changed so as to easily form a single crystal thin film having larger grains. to be. If the heating temperature of the single crystal substrate 120 is less than about 200 ° C., it is not preferable because it has a limit to expand the size of the grains. If the heating temperature exceeds about 600 ° C., a member for heating may be provided. It is not preferable because it is not easy. Therefore, the heating temperature of the single crystal substrate 120 is preferably about 200 to 600 ° C, more preferably about 350 to 450 ° C.

언급한 바와 같이, 상기 제1 비정질 박막(130)을 상변화시킴으로서 상기 제1 비정질 박막(130) 상변화가 일어날 때 상기 시드막(128)의 단결정 물질이 시드로 작용하여 상기 제1 비정질 박막(130)의 결정 구조는 단결정으로 변태될 수 있다. 따라서, 상기 제1 비정질 박막(130)은 단결정 물질을 포함하는 제1 채널층(140)으로 형성된다. 특히, 본 실시예에서는 상기 시드막(128)이 단결정 실리콘 물질을 포함하고, 상기 제1 비정질 박막(130)이 비정질 실리콘 박막으로 이루어지기 때문에 상기 제1 채널층(140)은 단결정 실리콘 박막을 포함하는 것이 바람직하다.As mentioned above, when the first amorphous thin film 130 is phase-shifted, a single crystalline material of the seed layer 128 acts as a seed when the first amorphous thin film 130 is phase-changed, thereby causing the first amorphous thin film ( The crystal structure of 130 may be transformed into a single crystal. Accordingly, the first amorphous thin film 130 is formed of the first channel layer 140 including a single crystal material. In particular, in the present exemplary embodiment, the seed layer 128 includes a single crystalline silicon material, and since the first amorphous thin film 130 is made of an amorphous silicon thin film, the first channel layer 140 includes a single crystalline silicon thin film. It is desirable to.

또한, 상술한 방법으로 형성된 제1 채널층(140)은 시드로 사용된 상기 시드막(120)에 디펙(D)이 존재할 경우 그 두께가 매우 낮기 때문에 그 상부에는 결정성(111)을 갖는 디펙(D)이 형성될 수 있다. 이는 상기 디펙(D)이 큐빅 구조의 결정학적 관점에서 약 54.7˚(θ)의 방위를 갖고 전사되기 때문에 상기와 같이 얇은 두께를 갖는 제1 채널층(140)의 상부에는 디펙(D)이 존재한다. In addition, since the thickness of the first channel layer 140 formed by the above-described method is very low when the defect D is present in the seed layer 120 used as the seed, the defect having the crystalline 111 thereon is formed. (D) may be formed. This is because the defect (D) is transferred from the crystallographic point of view of the cubic structure with the orientation of about 54.7 ° (θ), so that the defect (D) is present on the upper portion of the first channel layer 140 having the thin thickness as described above. do.

도 2c를 참조하면, 상기 디펙(D)이 존재하는 제1 채널층(140) 상에 제2 절연막(미도시)을 형성한다. 상기 제2 절연막은 비피에스지(BPSG), 피에스지(PSG), 유에스지(USG), 에스오지(SOG), FOX, PE-TEOS, 또는 HDP-CVD 산화물 등과 같은 실리콘 산화물을 사용하여 형성할 수 있다. Referring to FIG. 2C, a second insulating layer (not shown) is formed on the first channel layer 140 in which the defect D is present. The second insulating layer may be formed using silicon oxide such as BPSG, PSG, PSG, USG, SOG, FOX, PE-TEOS, or HDP-CVD oxide. have.

이어서, 상기 제2 절연막에 상기 제1 채널층의 표면을 부분적으로 노출시키는 제2 개구부(144)를 형성한다. 그 결과 상기 제2 절연막은 제2 절연막 패턴(142)으로 형성된다. 일 예로서, 상기 제2 개구부(144)는 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 절연막을 패터닝함으로서 형성된다. 특히, 상기 제2 개 구부(144)는 약 1 : 2 이상을 종횡비를 갖도록 형성한다. 바람직하게는 상기 제2 개구는 1: 2 내지 5의 종횡비를 갖도록 형성한다. 이는 이후 공정에서 상기 제2 개구부 내에 형성되는 제2 채널층(150)의 상부까지 상기 제1 채널층(140)에 존재하는 디펙이 전사되어 형성되는 것을 방지하기 위해서이다.Subsequently, a second opening 144 is formed in the second insulating layer to partially expose the surface of the first channel layer. As a result, the second insulating layer is formed of the second insulating layer pattern 142. As an example, the second openings 144 are formed by patterning the second insulating layer using a photoresist pattern as an etching mask. In particular, the second openings 144 are formed to have an aspect ratio of about 1: 2 or more. Preferably, the second opening is formed to have an aspect ratio of 1: 2 to 5. This is to prevent the defects present in the first channel layer 140 from being transferred to the upper portion of the second channel layer 150 formed in the second opening in a subsequent process.

이어서, 상기 제2 개구부(144)를 매몰하는 제2 비정질 박막(146)을 형성한다. 본 실시예에서는 상기 제1 채널층(140)이 단결정 실리콘을 포함하고 있기 때문에 상기 제2 비정질 박막(146)의 경우에는 비정질 실리콘을 포함하는 것이 바람직하다. 일 예로서, 상기 제2 비정질 박막(146)은 주로 화학기상증착 공정을 수행하여 형성할 수 있다. 아울러, 본 실시예에서는 상기 제2 비정질 박막(146)의 두께를 제한하지는 않지만, 상기 제2 개구부(144)를 충분히 매몰할 수 있는 두께로 형성한다.Subsequently, a second amorphous thin film 146 is formed to bury the second opening 144. In the present exemplary embodiment, since the first channel layer 140 includes single crystal silicon, the second amorphous thin film 146 preferably includes amorphous silicon. As an example, the second amorphous thin film 146 may be formed mainly by performing a chemical vapor deposition process. In addition, in the present embodiment, the thickness of the second amorphous thin film 146 is not limited, but the second opening 144 may be formed to a thickness sufficient to bury the second opening 144.

일 예로서, 상기 제2 비정질 박막(146)은 상기 제2 개구부(144)의 입구까지 형성할 수 있다. 만약, 상기 제2 비정질 박막(146)이 상기 제2 개구부(126)의 입구 주변의 상기 제2 절연막 패턴(142) 표면까지 형성될 경우에는 상기 제2 개구부(144)의 입구 부위가 노출될 때까지 상기 제2 비정질 박막(146)을 연마하는 것이 바람직하다. 상기 연마의 예로서는 화학기계적 연마를 들 수 있다. As an example, the second amorphous thin film 146 may be formed up to the inlet of the second opening 144. When the second amorphous thin film 146 is formed to the surface of the second insulating layer pattern 142 around the inlet of the second opening 126, the inlet of the second opening 144 is exposed. Until the second amorphous thin film 146 is preferably polished. Examples of the polishing include chemical mechanical polishing.

다른 예로서, 상기 제2 비정질 박막(146)은 상기 제2 개구부(144) 및 입구 주변의 제2 절연막 패턴(142)의 상면을 덮도록 형성할 수 있다. 만약 상기 제2 절연막 패턴의 상면에 존재하는 제2 비정질 박막의 표면이 불균일할 경우에는 그 상부를 평탄화 시키는 공정을 수행하는 것이 바람직하다. As another example, the second amorphous thin film 146 may be formed to cover the top surface of the second opening 144 and the second insulating layer pattern 142 around the inlet. If the surface of the second amorphous thin film on the upper surface of the second insulating film pattern is uneven, it is preferable to perform a step of flattening the upper portion.

도 2d를 참조하면, 상기 제2 비정질 박막(146)을 에피텍셜 상변화(phase transition)시킨다. 그 결과 상기 제2 비정질 박막(146)은 그 하부에만 디펙이 존재하는 제2 채널층(150)으로 형성된다. 상기 제2 비정질 박막(146)의 상변화는 상기 디펙이 존재하는 제1 채널층을 시드로 하고, 고상의 상기 제2 비정질 박막(146)에 레이저 빔을 조사하여 액상으로 변화시킴으로서 달성될 수 있다. Referring to FIG. 2D, an epitaxial phase transition of the second amorphous thin film 146 is performed. As a result, the second amorphous thin film 146 is formed of the second channel layer 150 in which the defect is present only at the bottom thereof. The phase change of the second amorphous thin film 146 may be achieved by using the first channel layer in which the defect is present as a seed and changing the liquid phase by irradiating a laser beam to the second amorphous thin film 146 in the solid state. .

일 예로서, 상기 레이저 빔의 조사에 의해 상기 제2 비정질 박막(146)에 상변화가 일어날 때 상기 제1 채널층(140)의 단결정 물질이 시드로 작용하여 상기 제2 비정질 박막(146)의 결정 구조가 단결정으로 변태된다. 특히, 상기 제2 비정질 박막(146)의 변태는 수직 및 측면 방향으로 진행된다. 상기 제2 비정질 박막(146)의 상변화 및 결정 구조의 변태는 수백 나노초(ns) 동안 진행되기 때문에 상기 제2 비정질 박막(146)이 액상으로 변화하여도 상기 시드막(128)으로부터 흘러내리는 상황 및 열적 버짓 현상은 발생하지 않는다.As an example, when a phase change occurs in the second amorphous thin film 146 by the irradiation of the laser beam, a single crystal material of the first channel layer 140 acts as a seed to form the second amorphous thin film 146. The crystal structure is transformed into a single crystal. In particular, the transformation of the second amorphous thin film 146 proceeds in the vertical and lateral directions. Since the phase change of the second amorphous thin film 146 and the transformation of the crystal structure are performed for several hundred nanoseconds (ns), the situation where the second amorphous thin film 146 flows down from the seed film 128 even when the liquid phase changes to a liquid phase And thermal budgeting does not occur.

더욱이, 상기 시드로 사용되는 제1 채널층(140)에 디펙이 존재할 경우 상기 디펙은 큐빅 구조의 결정학적 관점에서 약 54.7˚의 방위를 갖고 제2 채널층(150)의 하부로 전사될 수 있다. 그러나 상술한 방법으로 형성되는 상기 제2 채널층(150)은 상기 제1 채널층(140)에 존재하는 디펙의 결정 방향성으로 전사 되더라도 그 두께로 인해 그 하부만 디펙이 존재할 뿐, 채널 영역으로 사용되는 그 상부에는 디펙이 존재하지 않게 된다. 따라서, 상기 제2 채널층(150)의 상부에는 디펙이 존재하지 않기 때문에 상기 제2 채널층(150)은 메모리 셀 구조물들이 형성되는 액티브 영역으로 사용될 수 있다. Furthermore, when there is a defect in the first channel layer 140 used as the seed, the defect may be transferred to the lower portion of the second channel layer 150 with an orientation of about 54.7 ° from the crystallographic point of view of the cubic structure. . However, even if the second channel layer 150 formed by the above-described method is transferred to the crystal directionality of the defects present in the first channel layer 140, only the lower part thereof has defects due to its thickness, and thus used as the channel region. There will be no defects on top of it. Therefore, since there is no defect on the second channel layer 150, the second channel layer 150 may be used as an active region in which memory cell structures are formed.

실시예 2Example 2

도 3a 내지 3b는 본 발명의 실시예 2에 따른 스택 구조의 메모리 소자의 제조 방법을 나타내는 개략적인 단면도들이다.3A to 3B are schematic cross-sectional views illustrating a method of manufacturing a memory device having a stacked structure according to a second embodiment of the present invention.

도 3a를 참조하면, 단결정 실리콘 기판(120)을 마련한 후 단결정 기판 상에 제1 메모리 셀들의 구조물(122)들을 형성한다. 상기 단결정 기판(120)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등을 들 수 있다. 또한, 상기 단결정 기판(120)의 예로서는 상변화를 통한 결정 구조의 변태로서 비정질 박막으로부터 획득하는 단결정 박막을 들 수 있다. 특히, 본 실시예에서는 상기 기판으로 단결정 실리콘 기판을 준비하는 것이 바람직하다.Referring to FIG. 3A, after the single crystal silicon substrate 120 is prepared, the structures 122 of the first memory cells are formed on the single crystal substrate. Examples of the single crystal substrate 120 include a silicon substrate, a silicon-on-insulator substrate, a germanium substrate, a silicon-germanium substrate, and the like. In addition, an example of the single crystal substrate 120 may include a single crystal thin film obtained from an amorphous thin film as a transformation of a crystal structure through phase change. In particular, in this embodiment, it is preferable to prepare a single crystal silicon substrate as the substrate.

상기 제1 메모리 셀의 구조물(122)의 예로서는 트랜지스터, 커패시터, 상변화 구조물, 스트링 구조물 등을 들 수 있다. 본 실시에 상기 제1 메모리 셀의 구조물들의 예로서는 트랜지스터, 커패시터, 스위칭 소자, 상변화 구조물들을 들 수 있다.Examples of the structure 122 of the first memory cell may include a transistor, a capacitor, a phase change structure, a string structure, and the like. Examples of the structures of the first memory cell may include transistors, capacitors, switching elements, and phase change structures.

이어서, 실시예 1과 동일한 방법에 의해 단결정 기판(120) 상에 상기 단결정 기판의 표면을 노출시키는 제1 개구부(미도시)를 갖는 제1 절연막 패턴(124)을 형성한다. 이어서, 상기 제1 개구부 내에 단결정 물질을 포함하는 시드막(128)을 형성한다. 일 예로서, 상기 시드막(128)은 디펙을 포함할 수 있다. 상기 제1 절연막 패턴(124)과 상기 시드막(128) 상에 비정질 실리콘 물질을 포함하는 제1 비정질 박막을 균일한 두께로 형성한다. 이후 상기 시드막을 시드로 하여 상기 제1 비정질 박막을 단결정 상태로 상변화시킴으로서 상기 단결정 박막을 포함하는 제1 채널 층(140)을 형성한다. 이렇게 형성된 상기 제1 채널층(140)은 상기 시드막에 존재하는 디펙이 방향성을 갖고 전사되어 그레인이 (111)의 결정을 갖는 디펙(D)을 포함한다.Subsequently, a first insulating film pattern 124 having a first opening (not shown) exposing the surface of the single crystal substrate is formed on the single crystal substrate 120 by the same method as in Example 1. Subsequently, a seed film 128 including a single crystal material is formed in the first opening. As an example, the seed layer 128 may include a defect. A first amorphous thin film including an amorphous silicon material is formed on the first insulating layer pattern 124 and the seed layer 128 to have a uniform thickness. Thereafter, the first amorphous thin film is changed into a single crystal state by using the seed layer as a seed to form a first channel layer 140 including the single crystal thin film. The first channel layer 140 formed as described above includes a defect D having a crystal having a crystal of (111) in which the defect present in the seed film is transferred with a directivity.

이어서, 상기 디펙(D)이 존재하는 제1 채널층(140)의 표면을 노출시키는 제2 개구부(미도시)를 포함하는 제2 절연막 패턴(142)을 상기 실시예 1과 동일한 방법으로 형성한다. 여기서, 상기 제2 절연막 패턴은 스택형 반도체 메모리 소자의 소자 분리막 역할을 할 수 있다. 이후 상기 제2 개구부에 제2 비정질 박막을 형성한 후 상기 실시예 1과 동일한 방법으로 제2 비정질 박막을 레이저 에피텍시얼 성장 방법으로 제2 채널층을 형성한다. 상기 제2 채널층은 상기 디펙이 존재하는 제1 채널층을 시드로 하여 상기 제2 비정질 박막을 에피텍시얼 상변화시켜 형성하여도 그 하부에만 디펙이 존재할 실질적으로 채널 영역으로 사용되는 상부에는 디펙이 존재하지 않는다.Subsequently, a second insulating layer pattern 142 including a second opening (not shown) exposing the surface of the first channel layer 140 in which the defect D is present is formed in the same manner as in the first embodiment. . The second insulating layer pattern may serve as a device isolation layer of the stacked semiconductor memory device. Thereafter, a second amorphous thin film is formed in the second opening, and then a second channel layer is formed by laser epitaxial growth from the second amorphous thin film in the same manner as in Example 1. The second channel layer may be formed by epitaxial phase change of the second amorphous thin film using the first channel layer in which the defect is present as a seed. Defect does not exist.

즉, 상기 시드로 사용되는 제1 채널층(140)에 존재하는 상기 디펙은 큐빅 구조의 결정학적 관점에서 약 54.7˚의 방위를 갖으면서 상기 제2 채널층(150)의 하부로 전사되더라도 그 두께로 인해 그 하부만 디펙(D)이 존재할 뿐, 채널 영역으로 사용되는 그 상부에는 존재하지 않는다. 따라서, 상기 제2 채널층(150)의 상부에는 디펙이 존재하지 않기 때문에 상기 제2 채널층(150)은 제2 메모리 셀 구조물들을 형성할 수 액티브 영역으로 사용될 수 있다. In other words, the thickness of the defect in the first channel layer 140 used as the seed may be transferred to the lower portion of the second channel layer 150 while having an orientation of about 54.7 ° from the crystallographic point of view of the cubic structure. Because of this, only the lower part of the defect (D) is present, not the upper part used as the channel region. Therefore, since no defect exists on the second channel layer 150, the second channel layer 150 may be used as an active region capable of forming second memory cell structures.

이어서, 상기 제2 채널층(150) 상에 제2 메모리 셀의 구조물(152)들을 형성한다. 상기 제2 메모리 셀의 구조물들(152)의 경우에도 실시예 1의 상기 제1 메모 리셀의 구조물들(122)과 마찬가지로 디램, 상변화 또는 낸드 플래시 메모리 소자의 설계에 근거하여 다양한 부재들을 형성할 수 있다. Subsequently, structures 152 of the second memory cell are formed on the second channel layer 150. In the case of the structures 152 of the second memory cell, like the structures 122 of the first memory cell of Embodiment 1, various members may be formed based on the design of the DRAM, phase change, or NAND flash memory device. Can be.

도 3b를 참조하면, 상기 제2 메모리 셀 구조물(152)이 형성된 제2 채널층(150) 상에 실시예 1에 개시된 제2 절연막 패턴과 실질적으로 동일한 구조를 갖는 제3 개구부를 갖는 제3 절연막 패턴(162)을 형성한 후 상기 제3 개구부를 매몰하는 제3 비정질 박막을 형성한다. 이때, 상기 제3 절연막 패턴(162)에 형성된 제3 개구부는 상기 제2 채널층(150)의 표면을 노출시키도록 형성되는 것이 바람직하다. 이어서, 실시예 1의 제2 채널층(150)의 형성방법과 동일한 방법으로 제3 비정질 박막을 제3 채널층(170)으로 형성할 수 있다. 이후, 상기 제3 채널층(170) 상에 제3 메모리 셀 구조물(미도시)을 더 형성할 수 있다. Referring to FIG. 3B, a third insulating film having a third opening having a structure substantially the same as that of the second insulating film pattern disclosed in Example 1 on the second channel layer 150 on which the second memory cell structure 152 is formed. After the pattern 162 is formed, a third amorphous thin film is formed to bury the third opening. In this case, the third opening formed in the third insulating layer pattern 162 may be formed to expose the surface of the second channel layer 150. Subsequently, the third amorphous thin film may be formed as the third channel layer 170 by the same method as the method of forming the second channel layer 150 of the first embodiment. Thereafter, a third memory cell structure (not shown) may be further formed on the third channel layer 170.

계속해서, 상기 제3 채널층(170) 상에 상기 제3 절연막 패턴과 동일한 개구부를 갖는 제4 내지 제p(p는 5이상의 자연수) 절연막 패턴, 상기 제3 채널층과 동일한 제4 내지 제j(j는 5이상의 자연수) 채널층 및 상기 제3 메모리셀 구조물과 동일한 제4 내지 제k(k는 5 이상의 자연수) 메모리 셀 구조물을 서로 반복하여 적층할 수 있다. 이 때문에 상술한 방법을 적용하면 보다 고 집적화된 스택 구조의 반도체 메모리 소자를 구현할 수 있다.Subsequently, fourth to pth p (p is a natural number of 5 or more) insulating layers having the same opening as the third insulating layer pattern on the third channel layer 170, and fourth to jth same as the third channel layer. (j is a natural number of 5 or more) The channel layer and the fourth through k-th (k is a natural number of 5 or more) memory cells that are the same as the third memory cell structure may be repeatedly stacked. For this reason, the above-described method can be applied to implement a semiconductor memory device having a more integrated stack structure.

이와 같이, 본 발명에 의하면 메모리 셀 구조물을 형성하기 위해 형성된 제1 채널층에 디펙이 존재할 경우 상기 제1 채널층은 사용하지 않고 상기 제1 채널층 상에 레이저 에피택시얼 방법으로 상부에 디펙이 존재하지 않는 별도의 제2 채널층 형성 할 수 있다. 특히, 상기 제2 채널층은 절연막 패턴의 개구부 내에 형성된 비정질 박막을 레이저 에피택시얼 방법으로 상변화시켜 형성할 수 있기 때문에 상기 제1 채널층에 존재하는 디펙의 전사각도로 인해 제2 채널층의 상부까지는 디펙이 전사되지 않는다. 따라서, 상기 제2 채널층은 그 상부에 디펙이 존재하지 않기 때문에 스택형 메모리 소자의 엑티브 영역으로 적용될 수 있다.As described above, according to the present invention, when there is a defect in the first channel layer formed to form the memory cell structure, the defect is disposed on top of the first channel layer by a laser epitaxial method without using the first channel layer. It is possible to form a separate second channel layer that does not exist. In particular, since the second channel layer may be formed by phase-shifting an amorphous thin film formed in the opening of the insulating layer pattern by a laser epitaxial method, due to the transfer angle of the defects present in the first channel layer, Defects are not transferred to the top. Therefore, the second channel layer may be applied to the active region of the stacked memory device because there is no defect on the second channel layer.

그러므로, 본 발명의 기술은 스택 구조를 갖는 메모리 소자에 필요한 채널층의 형성에 적극적으로 응용할 수 있기 때문에 고집적화를 요구하는 최근의 반도체 장치의 제조에 따른 신뢰도의 향상을 기대할 수 있다.Therefore, since the technique of the present invention can be actively applied to the formation of a channel layer required for a memory device having a stack structure, it is possible to expect an improvement in reliability due to the manufacture of a recent semiconductor device requiring high integration.

상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to preferred embodiments of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims (17)

단결정 기판 상에 형성된 제1 절연막 패턴의 제1 개구부 내에 단결정 물질을 포함하는 시드막을 형성하는 단계; Forming a seed film including a single crystal material in the first opening of the first insulating film pattern formed on the single crystal substrate; 상기 제1 절연막 패턴과 상기 시드막 상에 비정질 물질을 포함하는 제1 비정질 박막을 균일한 두께로 형성하는 단계;Forming a first amorphous thin film including an amorphous material on the first insulating layer pattern and the seed layer to have a uniform thickness; 상기 제1 비정질 박막을 상변화시킴으로서, 단결정 박막을 포함하고 디펙이 존재하는 제1 채널층을 수득하는 단계; Phase-changing the first amorphous thin film to obtain a first channel layer including a single crystal thin film and having a defect; 상기 제1 채널층의 표면을 노출시키는 제2 개구부를 포함하는 제2 절연막 패턴을 형성하는 단계; Forming a second insulating layer pattern including a second opening exposing a surface of the first channel layer; 상기 제2 개구부를 매몰하는 제2 비정질 박막을 형성하는 단계; 및Forming a second amorphous thin film to bury the second opening; And 상기 디펙이 존재하는 제1 채널층을 시드로 하여 상기 제2 비정질 박막을 상변화시킴으로서 그 하부에만 디펙이 존재하는 제2 채널층을 수득하는 단계를 포함하는 반도체 메모리 소자의 제조 방법.And changing a phase of the second amorphous thin film using the first channel layer in which the defect is present as a seed to obtain a second channel layer in which the defect is present only below. 제1 항에 있어서, 상기 단결정 기판은 실리콘 기판, 실리콘-온-인슐레이터 기판, 게르마늄 기판 및 실리콘-게르마늄 기판으로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.The method of claim 1, wherein the single crystal substrate is any one selected from the group consisting of a silicon substrate, a silicon-on-insulator substrate, a germanium substrate, and a silicon-germanium substrate. 제1 항에 있어서, 상기 제1 절연막 패턴은 The method of claim 1, wherein the first insulating film pattern 상기 단결정 기판 상에 균일한 두께를 갖는 절연막을 형성하는 단계; 및Forming an insulating film having a uniform thickness on the single crystal substrate; And 상기 절연막을 패터닝하여 상기 단결정 기판의 표면을 노출시키는 제1 개구부를 형성하는 단계를 수행함으로서 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.And forming a first opening through which the insulating film is patterned to expose the surface of the single crystal substrate. 제1 항에 있어서, 상기 시드막은 상기 제1 개구부에 의해 노출된 상기 단결정 기판으로부터 선택적 에피택시얼 성장을 수행하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The method of claim 1, wherein the seed layer is formed by performing selective epitaxial growth from the single crystal substrate exposed by the first opening. 제1 항에 있어서, 상기 제1 채널층은 The method of claim 1, wherein the first channel layer is 상기 시드막과 중첩되는 제1 비정질 박막을 상변화(phase transition)시키는 단계; 및 Phase transitioning a first amorphous thin film overlapping the seed film; And 상기 제1 비정질 박막이 상변화가 일어날 때 상기 시드막의 단결정 물질이 시드로 작용하여 상기 제1 비정질 박막을 단결정으로 변태(transformation)시키는 단계를 수행하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.A method of manufacturing a semiconductor memory device, characterized in that when the phase change occurs in the first amorphous thin film, a single crystal material of the seed film acts as a seed to transform the first amorphous thin film into a single crystal. . 제1 항에 있어서, 상기 제1 비정질 박막의 상변화는 상기 제1 비정질 박막에 레이저 빔을 조사하여 상기 제1 비정질 박막을 용융(melting)시킴에 의해 달성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The semiconductor memory device of claim 1, wherein the phase change of the first amorphous thin film is achieved by melting the first amorphous thin film by irradiating a laser beam to the first amorphous thin film. Way. 제1 항에 있어서, 상기 제2 개구부는 1 : 2 내지 5의 종횡비를 갖는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The method of claim 1, wherein the second opening has an aspect ratio of 1: 2 to 5. 5. 제1 항에 있어서, 상기 제2 채널층은 상기 제1 채널층의 상부에 존재하는 디펙이 (111) 결정 방향을 가짐으로 인해 그 하부만 디펙이 존재하고, 그 상부에는 디펙이 존재하지 않는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The method of claim 1, wherein the second channel layer has a defect in the upper part of the first channel layer having a (111) crystal direction, so that only the lower part thereof has a defect, and the upper part has no defect. A method of manufacturing a semiconductor memory device, characterized in that. 제1 항에 있어서, 상기 제2 채널층은 The method of claim 1, wherein the second channel layer 상기 제2 비정질 박막을 상변화(phase transition)시키는 단계; 및 Phase transitioning the second amorphous thin film; And 상기 제2 비정질 박막이 상변화가 일어날 때 상기 제1 채널층의 단결정 물질이 시드로 작용하여 상기 제2 비정질 박막을 단결정으로 변태(transformation)시키는 단계를 수행하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.And a phase change of the second amorphous thin film, wherein the single crystal material of the first channel layer acts as a seed to transform the second amorphous thin film into a single crystal. Manufacturing method. 제1 항에 있어서, 상기 제2 비정질 박막의 상변화는 상기 제2 비정질 박막에 레이저 빔을 조사하여 상기 제2 비정질 박막을 용융(melting)시킴에 의해 달성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The semiconductor memory device of claim 1, wherein the phase change of the second amorphous thin film is achieved by melting the second amorphous thin film by irradiating a laser beam to the second amorphous thin film. Way. 제1 항에 있어서, 상기 제2 절연막 패턴은 소자 분리막으로 사용되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The method of claim 1, wherein the second insulating layer pattern is used as an isolation layer. 제1 메모리 셀의 구조물이 형성된 단결정 기판의 표면을 노출시키는 제1 절연막 패턴의 제1 개구부 내에 단결정 물질을 포함하는 시드막을 형성하는 단계;Forming a seed film including a single crystal material in the first opening of the first insulating film pattern exposing the surface of the single crystal substrate on which the structure of the first memory cell is formed; 상기 제1 절연막 패턴과 상기 시드막 상에 비정질 실리콘을 포함하는 제1 비정질 실리콘 박막을 균일한 두께로 형성하는 단계;Forming a first amorphous silicon thin film including amorphous silicon on the first insulating layer pattern and the seed layer to have a uniform thickness; 상기 시드막을 시드로 하여 상기 제1 비정질 실리콘 박막을 상변화시킴으로서, 단결정 실리콘을 포함하고 디펙이 존재하는 제1 채널층을 수득하는 단계; Phase-changing the first amorphous silicon thin film using the seed film as a seed, thereby obtaining a first channel layer including single crystal silicon and having defects; 상기 제1 채널층 상에 상기 제1 채널층의 표면을 노출시키는 제2 개구부를 포함하는 제2 절연막 패턴을 형성하는 단계; Forming a second insulating layer pattern on the first channel layer, the second insulating layer pattern including a second opening exposing a surface of the first channel layer; 상기 제2 개구부를 매몰하는 제2 비정질 실리콘 박막을 형성하는 단계;Forming a second amorphous silicon thin film to bury the second opening; 상기 디펙이 존재하는 제1 채널층을 시드로 하여 상기 제2 비정질 박막을 상변화시킴으로서 그 하부에만 디펙이 존재하는 단결정 실리콘을 포함하는 제2 채널층을 수득하는 단계; 및 Phase shifting the second amorphous thin film using the first channel layer in which the defect is present as a seed to obtain a second channel layer including single crystal silicon having only the defect therein; And 상기 제2 채널층 상에 제2 메모리 셀의 구조물을 형성하는 단계를 포함하는 반도체 메모리 소자의 제조 방법.Forming a structure of a second memory cell on the second channel layer. 제12 항에 있어서, 상기 제1 비정질 실리콘 박막의 상변화는 상기 제1 비정질 실리콘 박막에 레이저 빔을 조사하여 상기 제1 비정질 실리콘 박막을 용융(melting)시킴에 의해 달성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The semiconductor memory of claim 12, wherein the phase change of the first amorphous silicon thin film is achieved by melting the first amorphous silicon thin film by irradiating a laser beam to the first amorphous silicon thin film. Method of manufacturing the device. 제12 항에 있어서, 상기 제2 채널층은 상기 제1 채널층의 상부에 존재하는 디펙이(111) 결정 방향을 가짐으로 인해 그 하부만 디펙이 존재하며, 그 상부에는 디펙이 존재하지 않는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.The method of claim 12, wherein the second channel layer has a defect in the defect (111) crystal direction present in the upper portion of the first channel layer due to the presence of only the defect, there is no defect thereon A method of manufacturing a semiconductor memory device, characterized in that. 제12 항에 있어서, 상기 제2 채널층은 The method of claim 12, wherein the second channel layer 상기 제2 비정질 실리콘 박막에 레이저 빔을 조사하여 상기 제2 비정질 실리콘 박막을 용융(melting)시키는 단계; 및 Irradiating the second amorphous silicon thin film with a laser beam to melt the second amorphous silicon thin film; And 상기 제2 비정질 실리콘 박막이 용융되어 상변화가 일어날 때 상기 제1 채널층의 단결정 실리콘 물질이 시드로 작용하여 상기 제2 비정질 실리콘 박막을 단결정으로 변태(transformation)시키는 단계를 수행하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.When the second amorphous silicon thin film is melted and a phase change occurs, a single crystal silicon material of the first channel layer acts as a seed to transform the second amorphous silicon thin film into a single crystal. A method of manufacturing a semiconductor memory device. 제12 항에 있어서, 상기 제2 채널층 상에 상기 제2 채널층의 표면을 노출시키는 제3 개구부를 포함하는 제3 절연막 패턴을 형성하는 단계; The method of claim 12, further comprising: forming a third insulating layer pattern on the second channel layer, the third insulating layer pattern including a third opening exposing a surface of the second channel layer; 상기 제3 개구부를 매몰하는 제3 비정질 실리콘 박막을 형성하는 단계;Forming a third amorphous silicon thin film to bury the third opening; 상기 제2 채널층을 시드로 하여 상기 제3 비정질 박막을 상변화시킴으로서 그 상부에 디펙이 존재하지 않는 단결정 실리콘을 포함하는 제3 채널층을 수득하는 단계; 및 Phase shifting the third amorphous thin film using the second channel layer as a seed to obtain a third channel layer including single crystal silicon having no defects thereon; And 상기 제3 채널층 상에 제3 메모리 셀의 구조물을 형성하는 단계를 더 포함하는 반도체 메모리 소자의 제조 방법.And forming a structure of a third memory cell on the third channel layer. 삭제delete
KR1020070056578A 2006-03-17 2007-06-11 Manufacturing Method of Semiconductor Memory Device KR100875953B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070056578A KR100875953B1 (en) 2007-06-11 2007-06-11 Manufacturing Method of Semiconductor Memory Device
US12/061,253 US7700461B2 (en) 2006-03-17 2008-04-02 Methods of laterally forming single crystalline thin film regions from seed layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056578A KR100875953B1 (en) 2007-06-11 2007-06-11 Manufacturing Method of Semiconductor Memory Device

Publications (2)

Publication Number Publication Date
KR20080108695A KR20080108695A (en) 2008-12-16
KR100875953B1 true KR100875953B1 (en) 2008-12-26

Family

ID=40368268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056578A KR100875953B1 (en) 2006-03-17 2007-06-11 Manufacturing Method of Semiconductor Memory Device

Country Status (1)

Country Link
KR (1) KR100875953B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168647A (en) 2001-09-19 2003-06-13 Toshiba Corp Method of manufacturing semiconductor device and semiconductor device
KR100578787B1 (en) 2004-06-12 2006-05-11 삼성전자주식회사 semiconductor device and method of manufacturing the same
KR100611076B1 (en) 2005-07-15 2006-08-09 삼성전자주식회사 Stacked semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168647A (en) 2001-09-19 2003-06-13 Toshiba Corp Method of manufacturing semiconductor device and semiconductor device
KR100578787B1 (en) 2004-06-12 2006-05-11 삼성전자주식회사 semiconductor device and method of manufacturing the same
KR100611076B1 (en) 2005-07-15 2006-08-09 삼성전자주식회사 Stacked semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20080108695A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
US7842994B2 (en) Nonvolatile memory transistor having poly-silicon fin, stacked nonvolatile memory device having the transistor, method of fabricating the transistor, and method of fabricating the device
US7364955B2 (en) Methods of manufacturing semiconductor devices having single crystalline silicon layers
Karmous et al. Formation and ordering of Ge nanocrystals on Si O 2
US8653598B2 (en) Electrical switch using gated resistor structures and three-dimensional integrated circuits using the same
KR100739631B1 (en) Method of manufacturing a thin film layer of single crystal structure
KR100611764B1 (en) fabrication method of Thin Film Transitor
KR20170071942A (en) Multilayer graphene, method of forming the same, device including multilayer grapheme and method of manufacturing the device
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
US20070163489A1 (en) Method of forming a layer having a single crystalline structure
KR100621776B1 (en) Method of manufacturing a semiconductor device using slective epitaxial growth
KR100599043B1 (en) Method of manufacturing a semiconductor device
US7700461B2 (en) Methods of laterally forming single crystalline thin film regions from seed layers
US8143674B2 (en) Semiconductor devices having resistors
KR100875953B1 (en) Manufacturing Method of Semiconductor Memory Device
KR101329352B1 (en) Method for manufacturing of semiconductor device
KR100928664B1 (en) Manufacturing Method of NAND Flash Memory Device
JP2008218468A (en) Three-dimensional integrated circuit device and manufacturing method thereof
US7566602B2 (en) Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
US7816735B2 (en) Integrated circuit devices including a transcription-preventing pattern
KR100796726B1 (en) Method of manufacturing semiconductor device
KR100803694B1 (en) Semiconductor device and method of manufacturing the same
JP2010129963A (en) Method of manufacturing semiconductor device, and semiconductor device
US20200312912A1 (en) Stacked resistive random access memory with integrated access transistor and high density layout
KR20100135094A (en) Method for fabricating fine patterns and method for fabricating pram device by using the same
JP5263747B2 (en) Manufacturing method of three-dimensional integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee