KR100874452B1 - Field emission display device and driving method thereof - Google Patents

Field emission display device and driving method thereof Download PDF

Info

Publication number
KR100874452B1
KR100874452B1 KR1020020073957A KR20020073957A KR100874452B1 KR 100874452 B1 KR100874452 B1 KR 100874452B1 KR 1020020073957 A KR1020020073957 A KR 1020020073957A KR 20020073957 A KR20020073957 A KR 20020073957A KR 100874452 B1 KR100874452 B1 KR 100874452B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
electrodes
field emission
emission display
Prior art date
Application number
KR1020020073957A
Other languages
Korean (ko)
Other versions
KR20040046135A (en
Inventor
이병곤
안상혁
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020020073957A priority Critical patent/KR100874452B1/en
Publication of KR20040046135A publication Critical patent/KR20040046135A/en
Application granted granted Critical
Publication of KR100874452B1 publication Critical patent/KR100874452B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing

Abstract

전계 방출 표시 장치에서, 제1 기판 위에 복수의 제1 전극이 일방향으로 형성되어 있으며, 복수의 제2 전극이 제1 전극과 절연되어 교차하고 있다. 전자가 방출될 수 있도록 전자 방출층이 제2 전극에 연결되어 있으며, 제1 전극과 제2 전극이 교차하는 영역이 하나의 화소로 정의된다. 적어도 하나의 제2 전극에 제1 전극보다 낮은 레벨의 제1 전압이 인가되어 제1 및 제2 전극의 전압차에 의해 전자 방출층에서 전자가 방출된다. 이때, 제1 전압이 인가된 제2 전극에 적어도 인접한 제2 전극에는 양의 레벨의 제2 전압이 인가된다. 그리고 복수의 제3 전극이 제1 전극과 절연되어 교차하며 제2 전극과 나란하게 형성될 수 있으며, 제3 전극에는 양의 레벨의 전압이 인가된다. 이와 같이 하면, 전자 방출층에서 방출되는 전자 중 인접한 화소로 이탈하는 전자가 인접하는 제2 전극 또는 제3 전극에서 포획될 수 있다. In the field emission display, a plurality of first electrodes are formed in one direction on the first substrate, and the plurality of second electrodes are insulated from and cross the first electrode. The electron emission layer is connected to the second electrode so that electrons can be emitted, and an area where the first electrode and the second electrode intersect is defined as one pixel. A first voltage having a level lower than that of the first electrode is applied to the at least one second electrode to emit electrons from the electron emission layer due to the voltage difference between the first and second electrodes. In this case, a second voltage having a positive level is applied to the second electrode at least adjacent to the second electrode to which the first voltage is applied. The plurality of third electrodes may be insulated from and cross the first electrode to be parallel to the second electrode, and a positive level voltage is applied to the third electrode. In this way, electrons leaving the adjacent pixels among the electrons emitted from the electron emission layer may be captured by the adjacent second electrode or the third electrode.

Description

전계 방출 표시 장치 및 그 구동 방법{FIELD EMISSION DISPLAY AND DRIVING METHOD THEREOF}Field emission display device and driving method thereof {FIELD EMISSION DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 제1 실시예에 따른 전계 방출 표시 장치의 하부 기판의 개략적인 평면도이다. 1 is a schematic plan view of a lower substrate of a field emission display device according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 전계 방출 표시 장치의 개략적인 단면도이다. 2 is a schematic cross-sectional view of a field emission display device according to a first embodiment of the present invention.

도 3 및 도 6은 각각 본 발명의 제1 및 제2 실시예에 따른 전계 방출 표시 장치에 인가되는 구동 전압을 나타내는 도면이다. 3 and 6 are diagrams illustrating driving voltages applied to the field emission display devices according to the first and second embodiments of the present invention, respectively.

도 4 및 도 7은 각각 본 발명의 제1 및 제2 실시예에 따른 전계 방출 본 발명의 제3 실시예에 따른 전계 방출 표시 장치의 표시 장치에서 방출되는 전자의 궤적을 나타내는 도면이다. 4 and 7 are diagrams illustrating trajectories of electrons emitted from the display device of the field emission display device according to the third embodiment of the present invention, respectively.

도 5 및 도 8은 각각 본 발명의 제1 및 제2 실시예에 따른 전계 방출 표시 장치의 캐소드 전극에 인가되는 전압의 파형도이다. 5 and 8 are waveform diagrams of voltages applied to cathode electrodes of the field emission display according to the first and second embodiments of the present invention, respectively.

도 9는 본 발명의 제3 실시예에 따른 전계 방출 표시 장치의 하부 기판의 개략적인 평면도이다. 9 is a schematic plan view of a lower substrate of a field emission display according to a third exemplary embodiment of the present invention.

도 10은 본 발명의 제3 실시예에 따른 전계 방출 표시 장치의 개략적인 단면도이다. 10 is a schematic cross-sectional view of a field emission display device according to a third exemplary embodiment of the present invention.                 

도 11은 본 발명의 제3 실시예에 따른 전계 방출 표시 장치에 인가되는 구동 전압을 나타내는 도면이다. 11 illustrates a driving voltage applied to the field emission display according to the third exemplary embodiment of the present invention.

본 발명은 전계 방출 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a field emission display device and a driving method thereof.

전계 방출 표시 장치(FED, field emission display)는 냉음극 전자를 전자 방출원으로 사용하여 이미지 형성을 하는 표시 장치로서, 전자 방출층의 재료, 구조 등의 특성에 따라 장치 전체의 품질을 크게 좌우받게 된다. A field emission display (FED) is a display device that forms an image using cold cathode electrons as an electron emission source. The field emission display (FED) greatly influences the quality of the entire device according to the characteristics of the material and structure of the electron emission layer. do.

일반적으로, 전계 방출 표시 장치는 캐소드, 애노드 및 게이트 전극을 갖는 3극관의 구조로 이루어진다. 이때, 전자 방출층이 배치되는 기판 위에 캐소드 전극이 형성되고, 캐소드 전극 위에 접촉 구멍을 갖는 절연층과 게이트 전극이 적층된다. 그리고 접촉 구멍 안으로 전자 방출층이 형성되어 캐소드 전극과 연결된다. In general, the field emission display device has a structure of a triode having a cathode, an anode, and a gate electrode. At this time, a cathode electrode is formed on the substrate on which the electron emission layer is disposed, and an insulating layer having a contact hole and a gate electrode are stacked on the cathode electrode. An electron emission layer is formed in the contact hole and connected to the cathode electrode.

이러한 전계 방출 표시 장치에서는, 전자 방출층으로부터 방출된 전자가 전자빔화되어 해당 형광체로 향할 때, 게이트 전극에 인가되는 전압으로 인해 발산력이 강해져 전자빔이 퍼지게 됨에 따라 원하는 형광체뿐만 아니라 다른 형광체까지 발광시키게 된다. In the field emission display device, when electrons emitted from the electron emission layer are electron beamed and directed to the corresponding phosphor, divergence is increased due to the voltage applied to the gate electrode, so that the electron beam is spread so that not only the desired phosphor but also other phosphors are emitted. do.

이를 개선하기 위한 방법으로, 하나의 형광체에 대응하는 전자 방출층을 소면적화하여 이를 복수개로 구비함으로써 전자 방출층으로부터 발생된 전자빔의 퍼짐 현상을 최소화하는 방법이 있다. 그러나 이 방법은 정해진 크기 내에 전자 방 출층을 양호하게 형성하는데 제약이 있을 뿐만 아니라 해당 형광체를 발광시키기 위한 전자 방출층의 전체 면적이 작아지는 문제가 있고 또한 전자빔을 집속하는 것에도 그 효과가 완전하지 못한 문제점이 있다.As a method for improving this, there is a method of minimizing the spreading of the electron beam generated from the electron emitting layer by providing a plurality of small area of the electron emitting layer corresponding to one phosphor. However, this method is not only limited to forming an electron emitting layer well within a predetermined size, but also causes a problem that the total area of the electron emitting layer for emitting the phosphor is reduced, and the effect is not perfect even when focusing the electron beam. There is a problem.

본 발명이 이루고자 하는 기술적 과제는 전자 방출층에서 방출되는 전자가 인접하는 화소로 이탈되는 것을 방지하는 것이다. The technical problem to be achieved by the present invention is to prevent the electrons emitted from the electron emission layer to escape to the adjacent pixels.

이러한 과제를 해결하기 위해 본 발명은 선택되지 않은 캐소드 전극에 양의 레벨의 전압을 인가한다. In order to solve this problem, the present invention applies a positive level voltage to the unselected cathode electrode.

본 발명에 따른 전계 방출 표시 장치는, 제1 기판, 제1 기판 위에 일방향으로 형성되어 있는 복수의 제1 전극, 제1 전극과 절연되어 교차하고 있는 복수의 제2 전극, 그리고 전자가 방출될 수 있도록 제2 전극에 연결되어 있는 전자 방출층을 포함하며, 제1 전극과 제2 전극이 교차하는 영역이 하나의 화소로 정의된다. 적어도 하나의 제2 전극에 제1 전극보다 낮은 레벨의 제1 전압이 인가되어 제1 및 제2 전극의 전압차에 의해 전자 방출층에서 전자가 방출된다. 이때, 제1 전압이 인가된 제2 전극에 적어도 인접한 제2 전극에는 양의 레벨의 제2 전압이 인가된다. The field emission display device according to the present invention may emit a first substrate, a plurality of first electrodes formed in one direction on the first substrate, a plurality of second electrodes insulated from and intersecting the first electrode, and electrons. And an electron emission layer connected to the second electrode so that the region where the first electrode and the second electrode intersect is defined as one pixel. A first voltage having a level lower than that of the first electrode is applied to the at least one second electrode to emit electrons from the electron emission layer due to the voltage difference between the first and second electrodes. In this case, a second voltage having a positive level is applied to the second electrode at least adjacent to the second electrode to which the first voltage is applied.

본 발명에 따른 전계 방출 표시 장치는 제1 기판과 마주보며 떨어져 있으며 전자 방출층에서 방출된 전자가 통과될 수 있도록 복수의 개구부가 형성되어 있는 제2 기판을 더 포함하는 것이 바람직하다. 그리고 전계 방출 표시 장치는 제1 전극과 절연되어 교차하고 있으며 제2 전극과 나란하게 형성되어 있는 복수의 제3 전 극을 더 포함할 수 있다. 이때, 제3 전극에는 양의 레벨의 전압이 인가되는 것이 좋다. The field emission display device according to the present invention preferably further includes a second substrate facing away from the first substrate and having a plurality of openings formed therein to allow electrons emitted from the electron emission layer to pass therethrough. The field emission display may further include a plurality of third electrodes that are insulated from and cross the first electrode and are formed to be parallel to the second electrode. At this time, it is preferable that a positive voltage is applied to the third electrode.

또한 본 발명에 따른 전계 방출 표시 장치에서, 복수의 제2 전극에는 제1 전압이 순차적으로 인가되며 제1 전압이 인가되지 않는 제2 전극에는 제2 전압이 인가된다. Further, in the field emission display device according to the present invention, a first voltage is sequentially applied to the plurality of second electrodes, and a second voltage is applied to the second electrode to which the first voltage is not applied.

또는 전계 방출 표시 장치를 비월 주사 방식으로 구동할 수 있다. 이때, 복수의 제2 전극 중 홀수 번째 제2 전극에 제1 전압이 순차적으로 인가되는 경우에는 복수의 제2 전극 중 짝수 번째 제2 전극에는 제2 전압이 인가되고, 짝수 번째 제2 전극에 제1 전압이 순차적으로 인가되는 경우에는 홀수 번째 제2 전극에는 제2 전압이 인가되는 것이 바람직하다. Alternatively, the field emission display may be driven by interlaced scanning. In this case, when the first voltage is sequentially applied to the odd-numbered second electrodes of the plurality of second electrodes, a second voltage is applied to the even-numbered second electrodes of the plurality of second electrodes, and the second voltage is applied to the even-numbered second electrodes. When one voltage is sequentially applied, the second voltage is preferably applied to the odd-numbered second electrodes.

본 발명에 따른 전계 방출 표시 장치는, 제1 전극 위에 형성되어 제1 전극을 덮고 있으며 접촉 구멍이 형성되어 있는 절연막, 그리고 절연막 위에 형성되며 접촉 구멍을 통하여 제1 전극과 전기적으로 연결되어 있는 제3 전극을 더 포함하는 것이 바람직하다. 이때, 제2 전극은 절연막 위에 형성된다. The field emission display device according to the present invention includes an insulating film formed on the first electrode and covering the first electrode and having a contact hole, and a third formed on the insulating film and electrically connected to the first electrode through the contact hole. It is preferable to further include an electrode. In this case, the second electrode is formed on the insulating film.

본 발명에 따르면, 열 방향으로 배열되어 있는 복수의 제1 전극과 제1 전극과 절연되어 교차하여 행 방향으로 배열되어 있는 복수의 제2 전극을 포함하는 전계 방출 표시 장치를 구동하는 방법이 제공된다. 이 방법에 의하면, 먼저 제1 전극에 인가되는 전압보다 낮은 레벨의 제1 전압을 적어도 하나의 제2 전극에 인가하고, 제1 전압이 인가된 제2 전극에 적어도 인접한 제2 전극에는 양의 레벨의 제2 전압을 인가한다. 다음, 제1 전압이 인가된 제2 전극에서 적어도 한 행 다음의 제2 전극에 제1 전압을 인가하고 인접한 제2 전극에는 제2 전압을 인가한다. According to the present invention, there is provided a method of driving a field emission display device comprising a plurality of first electrodes arranged in a column direction and a plurality of second electrodes insulated from and intersecting the first electrode and arranged in a row direction. . According to this method, first, a first voltage having a lower level than a voltage applied to a first electrode is applied to at least one second electrode, and a positive level is applied to a second electrode at least adjacent to the second electrode to which the first voltage is applied. The second voltage of is applied. Next, a first voltage is applied to the second electrode after at least one row in the second electrode to which the first voltage is applied, and a second voltage is applied to the adjacent second electrode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 전계 방출 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A field emission display device and a driving method thereof according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 전계 방출 표시 장치의 하부 기판의 개략적인 평면도이며, 도 2는 본 발명의 제1 실시예에 따른 전계 방출 표시 장치의 개략적인 단면도이다. 1 is a schematic plan view of a lower substrate of a field emission display device according to a first embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view of a field emission display device according to a first embodiment of the present invention.

도 1 및 도 2에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 전계 방출 표시 장치는 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 2)을 포함한다. 유리 기판(하부 기판)(1) 위에는 복수의 게이트 전극(10)이 일정한 간격을 두고 세로 방향으로 뻗어 있다. 게이트 전극(10)은 절연막(20)으로 덮여 있으며, 절연막(20)은 게이트 전극(10)을 드러내는 접촉 구멍(21)을 가지고 있다. 이러한 절연막(20)은 유리질, SiO2, 폴리이미드(polyimide), 니트라이드(nitride) 또는 이들의 조합이나 이들의 적층 구조로 이루어질 수 있다. As shown in FIGS. 1 and 2, the field emission display device according to the first embodiment of the present invention includes two glass substrates 1 and 2 facing each other apart from each other. On the glass substrate (lower substrate) 1, the plurality of gate electrodes 10 extend in the vertical direction at regular intervals. The gate electrode 10 is covered with the insulating film 20, and the insulating film 20 has a contact hole 21 exposing the gate electrode 10. The insulating layer 20 may be made of glass, SiO 2 , polyimide, nitride, or a combination thereof or a stacked structure thereof.

절연막(20) 위에는 복수의 캐소드 전극(30)(302n-1, 302n, 302n+1, 30 2n+2, 302n+3)이 일정한 간격을 두고 가로 방향으로 뻗어 있다. 서로 직교하는 캐소드 전극(30)과 게이트 전극이 만나는 영역에 하나의 화소 영역이 형성된다. 그리고 각 화소 영역에 위치하는 캐소드 전극(30) 위에는 전자 방출층(40)이 형성되어 전자 방출층(40)을 통해 전자가 방출되도록 한다. 도 1 및 도 2에서, 전자 방출층(40)은 캐소드 전극(30)의 가장자리와 절연막(20)에 걸치도록 형성되어 있다. 또한, 전자 방출층(40)은 캐소드 전극(30)의 중심부나 캐소드 전극(30)의 한쪽 가장자리에만 형성될 수 있으며, 또는 캐소드 전극(30)의 양쪽 가장자리에 형성될 수도 있다. 그리고 전자 방출층(40)은 탄소 나토뉴브, C60(fulleren), 다이아몬드, DLC(diamond like carbon), 그라파이트 또는 이들의 조합 등과 같이 탄소계 물질로 이루어질 수 있다. On the insulating film 20, a plurality of cathode electrodes 30 (30 2n-1 , 30 2n , 30 2n + 1 , 30 2n + 2 , 30 2n + 3 ) extend in the horizontal direction at regular intervals. One pixel region is formed in an area where the cathode electrode 30 and the gate electrode which are perpendicular to each other meet. An electron emission layer 40 is formed on the cathode electrode 30 positioned in each pixel region so that electrons are emitted through the electron emission layer 40. 1 and 2, the electron emission layer 40 is formed to cover the edge of the cathode electrode 30 and the insulating film 20. In addition, the electron emission layer 40 may be formed only at the center of the cathode electrode 30, at one edge of the cathode electrode 30, or at both edges of the cathode electrode 30. In addition, the electron emission layer 40 may be formed of a carbon-based material, such as carbon natonoube, C 60 (fulleren), diamond, diamond like carbon (DLC), graphite, or a combination thereof.

절연막(20)에서 접촉 구멍(21)이 형성되어 있는 부분의 위에는 도전 물질로 이루어지는 대향 전극(50)이 놓여 있으며, 대향 전극(50)은 접촉 구멍(21)을 통하여 게이트 전극(10)과 연결되어 있다. A counter electrode 50 made of a conductive material is disposed on the portion where the contact hole 21 is formed in the insulating film 20, and the counter electrode 50 is connected to the gate electrode 10 through the contact hole 21. It is.

그리고 유리 기판(상부 기판)(2) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어지는 애노드 전극(60)이 형성되며, 애노드 전극(60) 위에는 형광막(70)이 형성되어 있다. 형광막(70)에는 화소 영역에 대응하여 R, G, B 형광 물질이 각각 형성되어 있으며, R, G, B 형광 물질로 이루어지는 화소 영역이 하나의 R, G, B 화소를 형성한다. An anode electrode 60 made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the glass substrate (upper substrate) 2, and a fluorescent film 70 is formed on the anode electrode 60. ) Is formed. In the fluorescent film 70, R, G, and B fluorescent materials are formed respectively corresponding to the pixel regions, and pixel regions made of R, G, and B fluorescent materials form one R, G, and B pixel.                     

유리 기판(1, 2) 사이에는 그리드 기판(grid plate)(80)이 형성되어 있으며, 유리 기판(1)과 그리드 기판(80) 사이 및 유리 기판(2)과 그리드 기판(80) 사이에는 각각 스페이서(도시하지 않음)가 형성되어 그리드 기판(80)이 유리 기판(1, 2) 사이에 고정되어 있다. 이러한 스페이서(도시하지 않음)는 유리 기판(1, 2)의 비화소 영역에 형성되어 있으며, 그리드 기판(80)에서 화소 영역에 해당하는 부분에 개구부(aperture)(81)가 각각 형성되어 있다. 즉, 개구부(81)는 하나의 화소 영역에 일대일로 대응하며, 이 화소 영역에 대응하는 형광막(70)에는 R, G, B 형광체가 형성되어 있다. 그리고 그리드 기판(80)의 위아래에는 각각 그리드 전극(82, 83)이 가로 방향으로 형성되어 있다.A grid plate 80 is formed between the glass substrates 1 and 2, and between the glass substrate 1 and the grid substrate 80 and between the glass substrate 2 and the grid substrate 80, respectively. Spacers (not shown) are formed so that the grid substrate 80 is fixed between the glass substrates 1 and 2. These spacers (not shown) are formed in the non-pixel regions of the glass substrates 1 and 2, and apertures 81 are formed in portions corresponding to the pixel regions in the grid substrate 80, respectively. That is, the openings 81 correspond one-to-one to one pixel region, and R, G, and B phosphors are formed in the fluorescent film 70 corresponding to the pixel region. In addition, grid electrodes 82 and 83 are formed in the horizontal direction above and below the grid substrate 80, respectively.

이와 같이 본 발명의 제1 실시예에서는 게이트 전극(10)이 캐소드 전극(30) 및 절연층(20) 아래에 형성되어 있으므로, 종래와 같이 게이트 전극(10)에 의해 전자빔이 퍼지는 것을 방지할 수 있다. As described above, in the first embodiment of the present invention, since the gate electrode 10 is formed under the cathode electrode 30 and the insulating layer 20, the electron beam can be prevented from spreading by the gate electrode 10 as in the related art. have.

다음, 도 3 내지 도 5를 참조하여 본 발명의 제1 실시예에 따른 전계 방출 표시 장치의 구동 방법에 대하여 자세하게 설명한다. Next, a method of driving the field emission display device according to the first embodiment of the present invention will be described in detail with reference to FIGS. 3 to 5.

도 3은 본 발명의 제1 실시예에 따른 전계 방출 표시 장치에 인가되는 구동 전압을 나타내는 도면이며, 도 4는 본 발명의 제1 실시예에 따른 전계 방출 표시 장치에서 방출되는 전자의 궤적을 나타내는 도면이며, 도 5는 본 발명의 제1 실시예에 따른 전계 방출 표시 장치의 캐소드 전극에 인가되는 전압의 파형도이다. 3 is a diagram illustrating a driving voltage applied to a field emission display device according to a first embodiment of the present invention, and FIG. 4 is a view showing a trajectory of electrons emitted from the field emission display device according to a first embodiment of the present invention. 5 is a waveform diagram of a voltage applied to a cathode of a field emission display according to a first exemplary embodiment of the present invention.

도 3에 나타낸 바와 같이, 본 발명의 제1 실시예에서는 애노드 전극(60)에 높은 레벨의 DC 전압(Van)이 인가되며 게이트 전극(10)에 낮은 레벨의 DC 전압(Vga )이 인가된다. 그리드 기판(80)에는 애노드 전압(Van)보다는 낮고 게이트 전압(Vga )보다는 높은 레벨의 전압(Vgr)이 인가된다. 그리고 선택되지 않은 캐소드 전극(302n-1, 302n+1, 302n+2, 302n+3)에는 그리드 전압(V gr)보다는 높은 레벨의 전압(Vca_p)이 인가되며 선택된 캐소드 전극(302n)에는 음의 전압(Vca_n )이 인가된다. As shown in FIG. 3, in the first embodiment of the present invention, a high level of DC voltage V an is applied to the anode electrode 60 and a low level of DC voltage V ga is applied to the gate electrode 10. do. The voltage V gr of a level lower than the anode voltage V an and higher than the gate voltage V ga is applied to the grid substrate 80. The unselected cathode electrodes 30 2n-1 , 30 2n + 1 , 30 2n + 2 , 30 2n + 3 are applied with a higher level of voltage V ca_p than the grid voltage V gr and the selected cathode electrode ( 30 2n ), a negative voltage V ca_n is applied.

그러면, 캐소드 전극(302n)과 게이트 전극(10)의 전압차(Vga-Vca_n)에 의해 형성된 전계에 의해 전자 방출층(40)에서 전자가 방출되며, 그리드 전극(83)에 인가된 전압(Vgr)에 의해 전자는 개구부(81)로 집중되어 통과한다. 개구부(81)를 통과한 전자는 개구부(81)에 대응하는 유리 기판(2) 위의 형광막(70)에 도달하게 되어 형광막(70)에 형성된 형광체에 대응하는 색이 표시된다. Then, electrons are emitted from the electron emission layer 40 by an electric field formed by the voltage difference V ga -V ca_n between the cathode electrode 30 2n and the gate electrode 10, and is applied to the grid electrode 83. The electrons are concentrated and passed through the opening 81 by the voltage V gr . The electrons passing through the opening 81 reach the fluorescent film 70 on the glass substrate 2 corresponding to the opening 81, and the color corresponding to the phosphor formed in the fluorescent film 70 is displayed.

그리고 본 발명의 제1 실시예에서는 선택되지 않은 캐소드 전극(302n-1, 302n+1, 302n+2)에 양의 레벨의 전압(Vca_p)이 인가되어 개구부(81)를 통과하지 않고 인접한 화소로 방출되는 전자가 캐소드 전극(302n-1, 302n+1, 302n+2)에서 포획된다. 이와 같이 선택되지 않은 캐소드 전극(302n-1, 302n+1, 302n+2)에 양의 전압을 인가함으로써 인접한 화소로의 전자 이탈을 방지할 수 있다. In the first embodiment of the present invention, a positive voltage V ca_p is applied to the unselected cathode electrodes 30 2n-1 , 30 2n + 1 , and 30 2n + 2 so as not to pass through the opening 81. Electrons emitted to adjacent pixels without being trapped by the cathode electrodes 30 2n-1 , 30 2n + 1 , and 30 2n + 2 . In this way, by applying a positive voltage to the unselected cathode electrodes 30 2n-1 , 30 2n + 1 , and 30 2n + 2 , it is possible to prevent electron departure to adjacent pixels.

본 발명의 제1 실시예에서는 전계 방출 표시 장치를 순차 주사(progressive scan) 방식으로 구동한다. 도 5에 나타낸 바와 같이 선택된 캐소드 전극(30)에만 음의 레벨의 전압(Vca_n)을 인가하고 다른 캐소드 전극(30)은 양의 레벨의 전압(Vca_p)으로 유지시킨다. 그리고 다음 행의 캐소드 전극(30)에 순차적으로 음의 레벨의 전압(Vca_n)을 인가한다. 이와 같이 하여, 인접한 화소로의 전자 이탈을 방지하면서 전계 방출 표시 장치를 구동할 수 있다. In the first embodiment of the present invention, the field emission display device is driven by a progressive scan method. As shown in FIG. 5, a negative level voltage V ca_n is applied only to the selected cathode electrode 30, and the other cathode electrode 30 is maintained at a positive level voltage V ca_p . Then, the negative voltage Vca_n is sequentially applied to the cathode electrode 30 in the next row. In this way, the field emission display device can be driven while preventing electrons from escalating to adjacent pixels.

본 발명의 제1 실시예에서는 전계 방출 표시 장치를 순차 주사 방식으로 구동하였지만, 비월 주사(interlace scan) 방식으로 구동할 수 있다. 아래에서는 이러한 실시예에 대하여 도 6 내지 도 8을 참조하여 상세하게 설명한다. In the first embodiment of the present invention, the field emission display device is driven in a sequential scan method, but can be driven in an interlace scan method. Hereinafter, such an embodiment will be described in detail with reference to FIGS. 6 to 8.

도 6은 본 발명의 제2 실시예에 따른 전계 방출 표시 장치에 인가되는 구동 전압을 나타내는 도면이며, 도 7은 본 발명의 제2 실시예에 따른 전계 방출 표시 장치에서 방출되는 전자의 궤적을 나타내는 도면이며, 도 8은 본 발명의 제2 실시예에 따른 전계 방출 표시 장치의 캐소드 전극에 인가되는 전압의 파형도이다. FIG. 6 is a diagram illustrating a driving voltage applied to a field emission display device according to a second embodiment of the present invention, and FIG. 7 is a diagram showing a trajectory of electrons emitted from the field emission display device according to a second embodiment of the present invention. 8 is a waveform diagram of a voltage applied to a cathode of a field emission display according to a second exemplary embodiment of the present invention.

본 발명의 제2 실시예에 따른 구동 방법은 짝수 번째 행의 캐소드 전극(302n, 302n+2, 302n+4)을 비월 주사하는 중에 선택되지 않은 짝수 번째 행의 캐소드 전극(302n+2, 302n+4)에 그라운드 레벨의 전압(0V)을 인가한다는 점을 제외하면 제1 실시예와 유사하다. The driving method according to a second embodiment of the present invention is the even-numbered rows that are not selected during the interlaced scanning the even-numbered cathode electrodes (30 2n, 30 2n + 2 , 30 2n + 4) th line the cathode electrode (30 2n + 2 , 30 2n + 4 ) is similar to the first embodiment except for applying a ground level voltage (0V).

자세하게 설명하면, 도 6에 나타낸 바와 같이 선택된 짝수 번째 행의 캐소드 전극(302n)에는 음의 레벨의 전압(Vca_n)이 인가되고 선택되지 않은 짝수 번째 행의 캐소드 전극(302n+2)에는 그라운드 레벨의 전압(0V)이 인가된다. 그리고 홀수 번째 행의 캐소드 전극(302n-1, 302n+1, 302n+3)에는 양의 레벨의 전압(V ca_p)이 인가된다. 이와 같이 하면, 캐소드 전극(302n)과 게이트 전극(10)의 전압차(Vga-Vca_n )에 의해 형성된 전계에 의해 전자 방출층(40)에서 전자가 방출된다. 이때 그리드 기판(80)의 개구부(81)를 통과하지 않고 인접한 화소로 이탈하는 전자는 도 7에 나타낸 바와 같이 캐소드 전극(302n-1, 302n+1, 302n+3)에서 포획된다. Of the even-numbered row is selected, as if described in detail, as shown in Figure 6 the cathode electrode (30 2n), the cathode electrode of the even-numbered rows that are not applied with a voltage (V ca_n) of the level of sound is selected (30 2n + 2), the The ground level voltage (0V) is applied. A positive level voltage V ca_p is applied to the cathode electrodes 30 2n-1 , 30 2n + 1 , and 30 2n + 3 in the odd-numbered rows. In this way, electrons are emitted from the electron emission layer 40 by an electric field formed by the voltage difference V ga -V ca_n between the cathode electrode 30 2n and the gate electrode 10. At this time, electrons leaving the adjacent pixels without passing through the opening 81 of the grid substrate 80 are captured by the cathode electrodes 30 2n-1 , 30 2n + 1 , and 30 2n + 3 .

또한, 본 발명의 제2 실시예에서는 도 8에 나타낸 바와 같이 홀수 번째 행(R2n-1, R2n+1, R2n+3)을 주사하는 경우에는 짝수 번째 행(R2n , R2n+2, R2n+4)의 캐소드 전극(30)을 양의 전압 레벨로 유지시키고, 마찬가지로 짝수 번째 행(R2n, R2n+2, R2n+4)을 주사하는 경우에는 홀수 번째 행(R2n-1, R2n+1, R2n+3 )의 캐소드 전극(30)을 양의 전압 레벨로 유지시킨다. 그리고 홀수 번째 행(R2n-1, R2n+1, R2n+3 )을 주사하는 경우에는 홀수 번째 행의 캐소드 전극(30)에 순차적으로 음의 레벨의 전압(Vca_n)을 인가하고 선택되지 않은 홀수 번째 행의 캐소드 전극(30)은 그라운드 레벨(0V)로 유지시킨다. In addition, in the second embodiment of the present invention, when scanning the odd-numbered rows R 2n-1 , R 2n + 1 , and R 2n + 3 , as shown in FIG. 8, the even-numbered rows R 2n and R 2n + 2 , R 2n + 4 ) while maintaining the cathode electrode 30 at a positive voltage level and likewise scanning even-numbered rows R 2n , R 2n + 2 , R 2n + 4 The cathode electrode 30 of 2n-1 , R2n + 1 , R2n + 3 ) is maintained at a positive voltage level. When scanning the odd - numbered rows R 2n-1 , R 2n + 1 , and R 2n + 3 , negative voltages V ca_n are sequentially applied to the cathode electrodes 30 in the odd-numbered rows and selected. The non-odd cathode electrodes 30 are kept at ground level (0V).

이와 같이 제2 실시예에 의하면, 주사 중인 행의 캐소드 전극에는 종래 기술과 같이 전압을 인가하고 비주사 중인 행의 캐소드 전극은 항상 동일한 전압으로 유지시키므로, 응답 시간이 제1 실시예보다 빠르고 종래 기술과 동일한 시간으로 유지될 수 있다. As described above, according to the second embodiment, since the voltage is applied to the cathode electrodes of the scanning row as in the prior art, and the cathode electrodes of the non-scanning row are always maintained at the same voltage, the response time is faster than that of the first embodiment. Can be maintained at the same time as.

본 발명의 제1 및 제2 실시예에서는 인접한 화소의 캐소드 전극(30)에 양의 레벨의 전압을 인가하여 이탈하는 전자를 포획하였지만, 화소에 전자를 포획하기 위한 별도의 전자 포획 전극을 둘 수 있다. 아래에서는 이러한 실시예에 대하여 도 9 내지 도 11을 참조하여 상세하게 설명한다. In the first and second embodiments of the present invention, electrons trapped by applying a positive voltage to the cathode electrode 30 of the adjacent pixel are captured, but a separate electron trap electrode for trapping electrons may be provided in the pixel. have. Hereinafter, such an embodiment will be described in detail with reference to FIGS. 9 to 11.

도 9는 본 발명의 제3 실시예에 따른 전계 방출 표시 장치의 개략적인 평면도이며, 도 10은 본 발명의 제3 실시예에 따른 전계 방출 표시 장치의 개략적인 단면도이다. 도 11은 본 발명의 제3 실시예에 따른 전계 방출 표시 장치에 인가되는 구동 전압을 나타내는 도면이다. 9 is a schematic plan view of a field emission display device according to a third embodiment of the present invention, and FIG. 10 is a schematic cross-sectional view of the field emission display device according to a third embodiment of the present invention. 11 illustrates a driving voltage applied to the field emission display according to the third exemplary embodiment of the present invention.

도 9 및 도 10에 나타낸 바와 같이 본 발명의 제3 실시예에 따른 전계 방출 표시 장치는 전자 포획 전극(90)을 제외하면 제1 실시예와 동일한 구조를 가진다. 자세하게 설명하면, 복수의 전자 포획 전극(90)이 절연막(20) 위에 일정한 간격을 두고 가로 방향으로 뻗어 있다. 그리고 전자 포획 전극(90)은 각각의 화소 영역에서 캐소드 전극(30)에 나란하게 형성되어 있으며, 복수의 전자 포획 전극(90)의 한쪽 끝은 서로 연결되어 있다. 9 and 10, the field emission display device according to the third exemplary embodiment has the same structure as that of the first exemplary embodiment except for the electron trap electrode 90. In detail, the plurality of electron trap electrodes 90 extend in the horizontal direction at regular intervals on the insulating film 20. The electron capture electrode 90 is formed in parallel with the cathode electrode 30 in each pixel area, and one end of the plurality of electron capture electrodes 90 is connected to each other.

이때, 도 11에 나타낸 바와 같이 전자 포획 전극(90)에 양의 레벨의 전압(Vec)을 인가하면, 캐소드 전극(302n)과 게이트 전극(10)의 전압차에 의해 전자 방출층(40)에서 방출된 전자 중 개구부(81)를 통과하지 않고 인접한 화소로 이탈하는 전자는 전자 포획 전극(90)에 의해 포획될 수 있다. At this time, as shown in FIG. 11, when a positive level voltage V ec is applied to the electron trap electrode 90, the electron emission layer 40 is formed due to the voltage difference between the cathode electrode 30 2n and the gate electrode 10. Among the electrons emitted from the electrons, the electrons leaving the adjacent pixels without passing through the opening 81 may be captured by the electron trap electrode 90.

또한, 전자 포획 전극(90)을 사용하는 제3 실시예는 제1 또는 제2 실시예와 같이 사용될 수 있다. 즉, 전자 포획 전극(90)에 양의 레벨의 전압을 인가하는 동 시에 인접한 화소의 캐소드 전극(30)에도 양의 레벨의 전압을 인가할 수 있다. Also, the third embodiment using the electron trap electrode 90 can be used like the first or second embodiment. That is, while applying a positive level voltage to the electron trap electrode 90, a positive level voltage can also be applied to the cathode electrode 30 of the adjacent pixel.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 의하면, 전자 방출층에서 방출되는 전자 중 인접한 화소로 이탈하는 전자가 인접하는 캐소드 전극 또는 전자 포획 전극에서 포획될 수 있다. 따라서, 인접한 화소가 발광하는 문제를 해결할 수 있다.
According to the present invention, electrons leaving the adjacent pixels among the electrons emitted from the electron emission layer may be captured by the adjacent cathode electrode or the electron capture electrode. Therefore, the problem that adjacent pixels emit light can be solved.

Claims (12)

제1 기판,First substrate, 상기 제1 기판 위에 일방향으로 형성되어 있는 복수의 제1 전극, A plurality of first electrodes formed in one direction on the first substrate, 상기 제1 전극과 절연되어 교차하고 있는 복수의 제2 전극, 그리고 A plurality of second electrodes insulated from and intersecting the first electrode, and 전자가 방출될 수 있도록 상기 제2 전극에 연결되어 있는 전자 방출층An electron emission layer connected to the second electrode to emit electrons 을 포함하며, Including; 상기 제1 전극과 상기 제2 전극이 교차하는 영역이 하나의 화소로 정의되며, An area where the first electrode and the second electrode intersect is defined as one pixel, 적어도 하나의 제2 전극에 상기 제1 전극보다 낮은 레벨의 제1 전압이 인가되어 상기 제1 및 제2 전극의 전압차에 의해 상기 전자 방출층에서 전자가 방출되며, 상기 제1 전압이 인가된 제2 전극에 적어도 인접한 제2 전극에는 양의 레벨의 제2 전압이 인가되는 전계 방출 표시 장치. A first voltage having a level lower than that of the first electrode is applied to at least one second electrode, and electrons are emitted from the electron emission layer due to the voltage difference between the first and second electrodes, and the first voltage is applied. The field emission display of claim 2, wherein a second voltage having a positive level is applied to at least a second electrode adjacent to the second electrode. 제1항에 있어서, The method of claim 1, 상기 제1 기판과 마주보며 떨어져 있으며 상기 전자 방출층에서 방출된 전자가 통과될 수 있도록 복수의 개구부가 형성되어 있는 제2 기판을 더 포함하는 전계 방출 표시 장치. And a second substrate facing the first substrate, the second substrate having a plurality of openings through which electrons emitted from the electron emission layer can pass. 제1항에 있어서, The method of claim 1, 상기 제1 전극과 절연되어 교차하고 있으며 상기 제2 전극과 나란하게 형성 되어 있는 복수의 제3 전극을 더 포함하며, And a plurality of third electrodes that are insulated from and cross the first electrode and are formed to be parallel to the second electrode. 상기 제3 전극에는 양의 레벨의 전압이 인가되는 전계 방출 표시 장치. And a positive level voltage is applied to the third electrode. 제1항 또는 제3항에 있어서, The method according to claim 1 or 3, 상기 복수의 제2 전극에는 상기 제1 전압이 순차적으로 인가되며, 상기 제1 전압이 인가되지 않는 제2 전극에는 상기 제2 전압이 인가되는 전계 방출 표시 장치. The first voltage is sequentially applied to the plurality of second electrodes, and the second voltage is applied to the second electrode to which the first voltage is not applied. 제1항 또는 제3항에 있어서, The method according to claim 1 or 3, 상기 전계 방출 표시 장치는 비월 주사 방식으로 구동되며, The field emission display device is driven by interlaced scanning, 상기 복수의 제2 전극 중 홀수 번째 제2 전극에 상기 제1 전압이 순차적으로 인가되는 경우에는 상기 복수의 제2 전극 중 짝수 번째 제2 전극에는 상기 제2 전압이 인가되고, 상기 짝수 번째 제2 전극에 상기 제1 전압이 순차적으로 인가되는 경우에는 상기 홀수 번째 제2 전극에는 상기 제2 전압이 인가되는 전계 방출 표시 장치. When the first voltage is sequentially applied to odd-numbered second electrodes of the plurality of second electrodes, the second voltage is applied to even-numbered second electrodes of the plurality of second electrodes and the even-numbered second electrodes. When the first voltage is sequentially applied to an electrode, the second voltage is applied to the odd-numbered second electrode. 제1항에 있어서, The method of claim 1, 상기 제1 전극 위에 형성되어 상기 제1 전극을 덮고 있으며 접촉 구멍이 형성되어 있는 절연막, 그리고 An insulating film formed on the first electrode to cover the first electrode and having a contact hole formed therein; and 상기 절연막 위에 형성되며 상기 접촉 구멍을 통하여 상기 제1 전극과 전기적으로 연결되어 있는 제3 전극A third electrode formed on the insulating layer and electrically connected to the first electrode through the contact hole; 을 더 포함하며, More, 상기 제2 전극은 상기 절연막 위에 형성되어 있는 전계 방출 표시 장치. And the second electrode is formed on the insulating layer. 열 방향으로 배열되어 있는 복수의 제1 전극과 상기 제1 전극과 절연되어 교차하여 행 방향으로 배열되어 있는 복수의 제2 전극을 포함하는 전계 방출 표시 장치를 구동하는 방법에 있어서, A method of driving a field emission display device comprising a plurality of first electrodes arranged in a column direction and a plurality of second electrodes insulated from and intersecting the first electrode and arranged in a row direction, the method comprising: 상기 제1 전극에 인가되는 전압보다 낮은 레벨의 제1 전압을 적어도 하나의 상기 제2 전극에 인가하고, 상기 제1 전압이 인가된 제2 전극에 적어도 인접한 제2 전극에는 양의 레벨의 제2 전압을 인가하는 단계, 그리고A first voltage having a level lower than a voltage applied to the first electrode is applied to at least one of the second electrodes, and the second electrode of positive level is at least adjacent to the second electrode to which the first voltage is applied. Applying a voltage, and 상기 제1 전압이 인가된 제2 전극에서 적어도 한 행 다음의 제2 전극에 상기 제1 전압을 인가하고 인접한 제2 전극에는 상기 제2 전압을 인가하는 단계Applying the first voltage to a second electrode after at least one row in the second electrode to which the first voltage is applied, and applying the second voltage to an adjacent second electrode; 를 포함하는 전계 방출 표시 장치의 구동 방법. Method of driving a field emission display comprising a. 제7항에 있어서, The method of claim 7, wherein 상기 제1 전극과 절연되어 교차하여 상기 제2 전극과 나란하게 배열되어 있는 복수의 제3 전극에 양의 레벨의 제3 전압을 인가하는 단계를 더 포함하는 전계 방출 표시 장치의 구동 방법. And applying a third voltage having a positive level to a plurality of third electrodes that are insulated from and intersect with the first electrode and are arranged in parallel with the second electrode. 제7항 또는 제8항에 있어서, The method according to claim 7 or 8, 상기 복수의 제2 전극에는 상기 제1 전압이 순차적으로 인가되며 상기 제1 전압이 인가되지 않는 제2 전극에는 상기 제2 전압이 인가되는 전계 방출 표시 장치의 구동 방법. And the second voltage is sequentially applied to the plurality of second electrodes, and the second voltage is applied to the second electrode to which the first voltage is not applied. 제7항 또는 제8항에 있어서, The method according to claim 7 or 8, 상기 복수의 제2 전극에는 한 행을 건너뛰면서 상기 제1 전압이 순차적으로 인가되는 전계 방출 표시 장치의 구동 방법. And the first voltage is sequentially applied to the plurality of second electrodes while skipping one row. 제10항에 있어서, The method of claim 10, 홀수 행의 제2 전극에 상기 제1 전압이 순차적으로 인가되는 경우에는 짝수 행의 제2 전극에는 상기 제2 전압이 인가되며, 상기 짝수 행의 제2 전극에 상기 제1 전압이 순차적으로 인가되는 경우에는 상기 홀수 행의 제2 전극에 상기 제2 전압이 인가되는 전계 방출 표시 장치의 구동 방법. When the first voltage is sequentially applied to the second electrodes in odd rows, the second voltage is applied to the second electrodes in even rows, and the first voltage is sequentially applied to the second electrodes in even rows. And the second voltage is applied to the second electrodes in the odd rows. 제11항에 있어서, The method of claim 11, 상기 홀수 행의 제2 전극에 상기 제1 전압이 순차적으로 인가되는 경우에는 상기 제1 전압이 인가되지 않는 홀수 행의 제2 전극에는 그라운드 레벨의 전압이 인가되며, 상기 짝수 행의 제2 전극에 상기 제1 전압이 순차적으로 인가되는 경우에는 상기 제1 전압이 인가되지 않는 짝수 행의 제2 전극에는 그라운드 레벨의 전압이 인가되는 전계 방출 표시 장치의 구동 방법. When the first voltage is sequentially applied to the second electrode of the odd row, a ground level voltage is applied to the second electrode of the odd row, to which the first voltage is not applied, and to the second electrode of the even row. And when the first voltage is sequentially applied, a ground level voltage is applied to the second electrodes in even rows where the first voltage is not applied.
KR1020020073957A 2002-11-26 2002-11-26 Field emission display device and driving method thereof KR100874452B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073957A KR100874452B1 (en) 2002-11-26 2002-11-26 Field emission display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073957A KR100874452B1 (en) 2002-11-26 2002-11-26 Field emission display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20040046135A KR20040046135A (en) 2004-06-05
KR100874452B1 true KR100874452B1 (en) 2008-12-18

Family

ID=37341735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073957A KR100874452B1 (en) 2002-11-26 2002-11-26 Field emission display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100874452B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010975A (en) * 1996-07-23 1998-04-30 니시무로 아츠시 Field emission type image display device and driving method thereof
KR20010032387A (en) * 1998-01-20 2001-04-16 비센트 비.인그라시아, 알크 엠 아헨 Reducing charge accumulation in field emission display
KR20020032531A (en) * 1999-09-09 2002-05-03 가나이 쓰토무 Image display and method of driving image display
KR20020075629A (en) * 2001-03-26 2002-10-05 엘지전자 주식회사 Driving Method of Field Emission Display
KR20020083007A (en) * 2001-04-25 2002-11-01 삼성에스디아이 주식회사 Field emission display device and manufacturing method of the device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010975A (en) * 1996-07-23 1998-04-30 니시무로 아츠시 Field emission type image display device and driving method thereof
KR20010032387A (en) * 1998-01-20 2001-04-16 비센트 비.인그라시아, 알크 엠 아헨 Reducing charge accumulation in field emission display
KR20020032531A (en) * 1999-09-09 2002-05-03 가나이 쓰토무 Image display and method of driving image display
KR20020075629A (en) * 2001-03-26 2002-10-05 엘지전자 주식회사 Driving Method of Field Emission Display
KR20020083007A (en) * 2001-04-25 2002-11-01 삼성에스디아이 주식회사 Field emission display device and manufacturing method of the device

Also Published As

Publication number Publication date
KR20040046135A (en) 2004-06-05

Similar Documents

Publication Publication Date Title
KR100591242B1 (en) Field Emission Display
JP3954002B2 (en) Field emission display
JP4424622B2 (en) Light emitting device and display device
KR100859685B1 (en) Field emission display device having carbon-based emitter
KR100863952B1 (en) Field emission display device having carbon-based emitter
JP2001297724A (en) Flat-display-screen cathode plate
KR100568501B1 (en) Field Emission Display
US7245067B2 (en) Electron emission device
KR100874452B1 (en) Field emission display device and driving method thereof
JP2007048548A (en) Light emitting display device
KR20070044584A (en) Electron emission device and electron emission dispaly device using the same
KR100517821B1 (en) Field Emission Display with a Gate Plate
KR100869790B1 (en) Field emission display device
JPH1154023A (en) Electron beam source and electron beam device
US20080088220A1 (en) Electron emission device
KR100898286B1 (en) Field emission display for preventing diode emission
KR100846705B1 (en) Field emission display device
KR20070036928A (en) Electron emission device and electron emission display device using the same
KR100548256B1 (en) Carbon nanotube field emission device and driving method thereof
KR20080032532A (en) Electron emission device and electron emission display using the same
US20070046174A1 (en) Electron emission display
KR20060019852A (en) Electron emission device
KR20060020289A (en) Electron emission display apparatus preventing non-uniformity of brightness
KR20080019102A (en) Electron emission display device for preventing voltage distortion of cathode electrode
JPS59146140A (en) Planar picture image display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee