KR100871067B1 - Method for manufacturing high strength solder bump through forming copper post - Google Patents

Method for manufacturing high strength solder bump through forming copper post Download PDF

Info

Publication number
KR100871067B1
KR100871067B1 KR1020070070499A KR20070070499A KR100871067B1 KR 100871067 B1 KR100871067 B1 KR 100871067B1 KR 1020070070499 A KR1020070070499 A KR 1020070070499A KR 20070070499 A KR20070070499 A KR 20070070499A KR 100871067 B1 KR100871067 B1 KR 100871067B1
Authority
KR
South Korea
Prior art keywords
solder
bump
forming
bumps
solder bump
Prior art date
Application number
KR1020070070499A
Other languages
Korean (ko)
Inventor
정승부
김종웅
구자명
윤정원
노보인
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070070499A priority Critical patent/KR100871067B1/en
Application granted granted Critical
Publication of KR100871067B1 publication Critical patent/KR100871067B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

The bonding strength of the solder bump can be improved by extending the role of UBM without an additional process. A step is for forming the thin conductive film on the substrate. A step is for forming a photoresist or the dry film in the region except for the bump(14) on the thin conductive film. A step is for forming a bump on the thin conductive film by uisng the electro or electroless plating. A step is for removing photoresist or the dry film. A step is for forming the solder bump by forming the solder(16) on the bump. A step is for performing a reflow process to make the spheric solder bump.

Description

구리 포스트 형성을 통한 고강도 솔더범프 제조방법 {Method for manufacturing high strength solder bump through forming Copper Post}Method for manufacturing high strength solder bumps by forming copper posts {Method for manufacturing high strength solder bump through forming Copper Post}

본 발명은 반도체 패키징 기술에 관한 것으로, 더욱 상세하게는 솔더범프의 높이에 따라 가변되는 높이의 구리 포스트를 형성하여 접합 강도 및 신뢰성을 향상시키는 솔더범프 제조 방법에 관한 것이다. The present invention relates to a semiconductor packaging technology, and more particularly, to a solder bump manufacturing method for forming a copper post having a height variable according to the height of the solder bump to improve the bonding strength and reliability.

플립칩 패키지(flip chip package)는 전자 부품들의 소형화, 다기능화 및 경박 단소화의 추세에 가장 잘 부합하는 대표적인 패키지 형태이다. 플립칩 패키지는 기존의 와이어 본딩(wire bonding)법에 비해 훨씬 소형이면서도 전기적 특성이 우수하고, 신뢰성 측면에서도 우수한 측면이 많이 보고되고 있어 전자 업체들에서는 이의 도입을 적극적으로 고려하고 있다. 플립칩 패키지는 반도체 칩과 PCB(printed circuit board) 기판을 금속 범프(metallic bump)를 이용하여 직접 접합하는 형태를 말하는데, 금속 범프로는 금, 구리 및 솔더(solder) 등이 적용되고 있다. 이 중 솔더를 이용한 플립칩 패키지의 제작은 기존의 솔더링 공정을 그대로 적용할 수 있고, 공정에 드는 단가가 낮아 가장 널리 개발 및 연구되고 있다. Flip chip package is a representative package type that best meets the trend of miniaturization, multifunctionality and light weight of electronic components. Flip chip packages are much smaller than conventional wire bonding methods, have excellent electrical characteristics, and are reported to be excellent in terms of reliability, and electronic companies are actively considering their introduction. The flip chip package refers to a type in which a semiconductor chip and a printed circuit board (PCB) substrate are directly bonded by using metal bumps. Gold bumps, copper, and solder are used as the metal bumps. Among them, the flip chip package using solder can be applied to the existing soldering process as it is, and the cost of the process is low.

솔더를 이용한 플립칩 패키지는 솔더와 칩 또는 솔더와 기판의 금속 패드 간 접합을 기반으로 제작되기 때문에 각 계면의 신뢰성이 무엇보다 중요하다. 솔더와 금속 패드 간의 접합 신뢰성은 주로 솔더범프와 금속 패드 간의 접합 강도 측정을 통해 평가하는데, 이는 높은 접합강도를 나타내는 솔더범프가 보다 우수한 신뢰성을 나타낸다는 것을 의미한다. Since flip-chip packages using solder are made based on the bonding between solder and chips or the metal pads of the solder and the substrate, the reliability of each interface is of paramount importance. The joint reliability between the solder and the metal pad is mainly evaluated by measuring the bond strength between the solder bump and the metal pad, which means that the solder bump showing the high bond strength shows better reliability.

이러한 솔더범프의 접합강도 향상을 위하여 솔더와의 반응성이 큰 구리를 이용하여 범프의 구조를 개선하는 연구가 활발히 진행 중이다. 그 예로 대한민국 공개특허 10-2007-0035459에서는 플립칩 솔더범프의 신뢰성을 향상시키기 위하여 솔더범프 전극부 내에 지지 필라들 (support pillars)을 형성시키는 방법을 게시한다. 하지만 필라를 이용할 경우 필라 형성을 위한 새로운 공정의 추가가 필요하기 때문에 공정비의 상승이 불가피할 뿐만 아니라 형성된 필라로 인하여 구조가 복잡해져 특성의 해석에 어려움이 있다. In order to improve the bonding strength of the solder bumps, studies are being actively conducted to improve the bump structure using copper having high reactivity with solder. For example, Korean Patent Laid-Open Publication No. 10-2007-0035459 discloses a method of forming support pillars in solder bump electrode portions to improve reliability of flip chip solder bumps. However, the use of pillars necessitates the addition of a new process for forming pillars, which inevitably leads to an increase in process costs. Due to the formed pillars, the structure is complicated, which makes it difficult to interpret the characteristics.

일반적으로 구리 UBM(under bump metallurgy)은 5-10㎛의 두께로 형성된다. 기존의 UBM의 역할은 솔더와의 반응에 따른 취약한 금속간화합물 층의 과도한 성장 방지 또는 하부 금속패드의 고갈 방지 등의 역할만 수행하였으므로 5-10㎛정도의 두께면 문제가 되지 않았다. 이러한 높이는 일반적인 솔더범프의 높이가 100㎛인 것을 감안하면 10~15%에 해당하는 높이이다[참고문헌: J. F. Gong, P. C. H. Chan, G. W. Xiao, R. S. W. Lee, M. M. F. Yuen. IEEE Transactions on Components and Packaging Technologies, Vol. 29, p 164-172(2006)]. 하지만 최근 고신뢰성 및 고강도의 솔더범프에 대한 요구가 높아지고 있는 시점에서 UBM의 역할을 기존의 역할에만 한정시키는 것보다는 접합 강도에도 기여할 수 있도록 하는 연구가 필요하다. In general, copper UBM (under bump metallurgy) is formed to a thickness of 5-10㎛. The role of the existing UBM was only to prevent excessive growth of the vulnerable intermetallic layer due to reaction with the solder or to prevent exhaustion of the lower metal pad. This height corresponds to a height of 10 to 15%, considering that the general solder bump height is 100 μm [Ref .: J. F. Gong, P. C. H. Chan, G. W. Xiao, R. S. W. Lee, M. M. F. Yuen. IEEE Transactions on Components and Packaging Technologies, Vol. 29, p 164-172 (2006). However, when the demand for high reliability and high strength solder bumps is increasing, research is needed to contribute to joint strength rather than limiting the role of UBM to existing roles.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 공정의 추가 없이 UBM의 역할을 강도 상승의 측면까지 고려하는 것으로 확장하여 솔더범프의 접합 강도를 향상시키는 방법을 제공하는 데에 있다. The present invention is to solve the problems of the prior art as described above, an object of the present invention to extend the role of the UBM to consider the aspect of the increase in strength without the addition of a process to provide a method of improving the joint strength of the solder bumps. It's there.

상기와 같은 목적을 달성하기 위해서 본 발명은 범프의 높이를 솔더범프 높이의 10% 내지 50% 로 형성시켜 높은 강도의 범프가 솔더범프를 지지하는 역할을 하게 되어 솔더범프 전체의 강도를 크게 증가시키도록 한다. In order to achieve the above object, the present invention forms a bump height of 10% to 50% of the height of the solder bump to serve to support the bump bumps of high strength to significantly increase the overall strength of the solder bumps To do that.

범프로서 기존보다 두꺼운 구리 포스트를 형성한다. 구리 포스트는 종래의 솔더범프 형성의 일반적인 높이인 5-10㎛와 같이 고정시키지 않고 솔더범프의 높이에 따라 가변하여 형성한다. 범프가 형성되는 기판은 실리콘 웨이퍼 또는 GaAs의 화합물 반도체 웨이퍼, 유리 또는 세라믹 등이 선택될 수 있다. As a bump, it forms a thicker copper post than before. The copper post is formed by varying the height of the solder bumps without fixing it, such as 5-10 μm, which is the general height of conventional solder bump formation. The substrate on which the bumps are formed may be selected from a silicon wafer or a compound semiconductor wafer of GaAs, glass or ceramics.

본 발명에 따른 솔더범프 제조방법은: 기판 상에 전도성 박막을 형성하는 단계; 상기 전도성 박막 상에 범프가 형성될 위치를 제외하고 포토레지스트 또는 드라이필름을 형성하는 단계; 전해 또는 무전해 도금법을 사용하여 상기 전도성 박막 상에 범프를 형성하는 단계; 상기 포토레지스트 또는 드라이필름을 제거하는 단계; 상기 범프 상에 솔더를 형성하여 솔더범프를 형성하는 단계; 및 리플로우를 실시하여 상기 솔더범프가 구형이 되도록 하는 단계를 포함하여, 상기 범프의 높이는 전체 솔더범프 높이의 10% 내지 50%가 되도록 하는 것을 특징으로 한다.Solder bump manufacturing method according to the present invention comprises: forming a conductive thin film on the substrate; Forming a photoresist or a dry film except for a location where bumps are to be formed on the conductive thin film; Forming bumps on the conductive thin film using an electrolytic or electroless plating method; Removing the photoresist or dry film; Forming solder bumps by forming solder on the bumps; And performing reflow so that the solder bumps become spherical, the height of the bumps being 10% to 50% of the total solder bump height.

본 발명은 (a) 솔더범프의 높이에 따라 가변되는 높이의 범프를 형성하는 단계; (b) 솔더를 범프 상부 및 측면에 도포하는 단계; 및 (c) 리플로우 공정을 통하여 구형의 솔더범프를 형성하는 단계로 이루어진다. The present invention comprises the steps of (a) forming a bump of a variable height according to the height of the solder bump; (b) applying solder to the bump tops and sides; And (c) forming a spherical solder bump through a reflow process.

이상 설명한 바와 같이, 본 발명은 종래의 기술에 비하여 우수한 접합 강도와 신뢰성을 나타낸다. 본 발명에 따른 솔더범프 제조방법은 추가적인 공정 없이 접합 강도 및 신뢰도 향상이 가능하다. As described above, the present invention exhibits excellent bonding strength and reliability compared to the prior art. The solder bump manufacturing method according to the present invention can improve the bonding strength and reliability without additional processing.

따라서 본 발명은 생산 비용이 저렴하고 접합강도와 전기적 특성이 우수한 미세 피치 플립칩 접합부 형성이 가능한 장점을 지닌다. 본 발명의 기술은 휴대폰과 같은 휴대형 멀티미디어 전자기기 및 평판 디스플레이 기기 등과 같은 하이엔드 전자기기들의 핵심 메모리 및 비메모리 칩 접합, 수평형 및 수직형 멀티 칩 적층 등 응용범위가 넓어 매우 유용하다. Therefore, the present invention has the advantage of forming a fine pitch flip chip joint having low production cost and excellent bonding strength and electrical properties. The technology of the present invention is very useful because of its wide application range such as core memory and non-memory chip bonding, horizontal and vertical multi-chip stacking of high-end electronic devices such as mobile multimedia electronic devices such as mobile phones and flat panel display devices.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 솔더범프 형성 방법을 순차적으로 도시하는 도면이다. 구체적으로 도 1a는 상부 기판 상에 전도성 박막을 형성하는 공정을 도시한 도면, 도 1b는 범프 형성을 위해서 포토레지스트 또는 드라이필름을 사용하여 도금을 위한 벽을 형성하는 공정을 도시한 도면, 도 1c는 전해 또는 무전해 도금법을 사용하여 구리 또는 구리합금 범프를 형성하는 공정을 도시한 도면, 도 1d는 포토레지 스트 또는 드라이 필름을 제거하는 공정을 도시한 도면, 도 1e는 스크린 프린팅 방법 또는 도금 방법으로 솔더를 범프 상부 및 측면에 도포하는 공정을 도시한 도면, 도 1f는 리플로우 공정을 통하여 구형의 솔더범프를 형성하는 공정을 도시한 도면이다. 1 is a view sequentially showing a solder bump forming method according to the present invention. Specifically, FIG. 1A illustrates a process of forming a conductive thin film on an upper substrate, and FIG. 1B illustrates a process of forming a wall for plating using a photoresist or a dry film to form bumps, and FIG. 1C. Is a view showing a process of forming copper or copper alloy bumps using an electrolytic or electroless plating method, FIG. 1D is a view showing a process of removing a photoresist or a dry film, FIG. 1E is a screen printing method or a plating method FIG. 1F illustrates a process of forming a spherical solder bump through a reflow process.

먼저, 도 1a에 도시된 바와 같이, 기판(20)상에 전도성 박막(10)을 형성한다. 무전해 범프를 형성시킬 경우 패드만을 형성시키고, 전해 도금 범프를 형성시킬 경우 전기를 걸어줄 수 있도록 전면 또는 일부분에 전도성 물질을 코팅한다.First, as shown in FIG. 1A, the conductive thin film 10 is formed on the substrate 20. In the case of forming the electroless bump, only the pad is formed, and in the case of forming the electrolytic plating bump, a conductive material is coated on the front surface or a portion thereof to apply electricity.

범프를 형성하기 위해서 도 1b와 같이 포토레지스트 또는 드라이필름(12)을 사용하여 상기 전도성 박막 상에 벽을 쌓는다. 다음에, 도 1c와 같이 범프(14)로서 구리 또는 구리합금 원소를 전해 또는 무전해 도금법을 사용하여 상기 전도성 박막(10)상에 형성한다. 범프로서 구리 포스트(14)가 형성되면 도 1d와 같이 포토레지스트 또는 드라이필름(12)을 제거한다. 이와 같이 형성된 범프(14)상에 도 1e와 같이 스크린 프린트 방법 또는 도금 방법으로 주석, 주석-은, 주석-구리, 주석-비스무스 또는 주석-인듐과 같은 융점 350℃ 이하의 솔더를 이용하여 솔더 페이스트 또는 솔더(16)를 형성한다. 다음에 리플로우를 실시하여 도 1f와 같은 구형의 솔더범프를 형성했다. 선택적으로, 접합 시간을 단축하고 접합력을 향상시키기 위해서, 접합후 상온 이상의 오븐에서 시효를 수행한다.  In order to form bumps, a wall is formed on the conductive thin film using a photoresist or dry film 12 as shown in FIG. 1B. Next, as shown in FIG. 1C, a copper or copper alloy element is formed on the conductive thin film 10 using an electrolytic or electroless plating method as the bump 14. When the copper post 14 is formed as a bump, the photoresist or dry film 12 is removed as shown in FIG. 1D. Solder paste using a solder having a melting point of 350 ° C. or less, such as tin, tin-silver, tin-copper, tin-bismuth, or tin-indium, by screen printing or plating, as shown in FIG. Or solder 16 is formed. Next, reflow was performed to form a spherical solder bump as shown in FIG. 1F. Optionally, in order to shorten the bonding time and improve the bonding strength, aging is performed in an oven at or above room temperature after bonding.

솔더 페이스트는 솔더 파우더와 플럭스가 혼합되어 있는 형태이므로 리플로우 공정 후에 플럭스를 세척한다. 단, 무세정 플럭스가 함유된 솔더 페이스트를 사용하였을 경우에는 세정 공정을 생략할 수 있다.  Solder paste is a mixture of solder powder and flux, so the flux is cleaned after the reflow process. However, when the solder paste containing the no-clean flux is used, the cleaning process can be omitted.

도 2는 본 발명에 따라 제조된 솔더범프의 상세한 단면도이다. 도 2에 도시된 바와 같이, 본 발명에 따라 제조된 솔더범프에서는 범프(14)의 높이가 전체 솔더펌프 높이의 10% 내지 50%가 되도록 형성된다. 2 is a detailed cross-sectional view of a solder bump made in accordance with the present invention. As shown in FIG. 2, in the solder bumps manufactured according to the present invention, the bumps 14 have a height of 10% to 50% of the total solder pump height.

이와 같이 본 발명에 따라 제조된 솔더범프와 금속패드간의 접합 강도 측정 시험을 실시하여 결과를 도 3에 도시하였다. 도 3의 가로축은 솔더범프 높이에 대한 구리 포스트의 높이 비를 나타내며, 세로축은 솔더범프와 패드간의 접합 강도를 나타낸다. 도 3에서 보는 바와 같이 구리 포스트의 높이를 솔더범프 높이 대비 5에서 20%로 증가시킨 경우 강도 값이 약 5배 증가한 것을 알 수 있다. Thus, the bonding strength measurement test between the solder bump and the metal pad prepared according to the present invention was shown in Figure 3 the results. 3 represents the height ratio of the copper post to the solder bump height, and the vertical axis represents the bond strength between the solder bumps and the pads. As shown in FIG. 3, when the height of the copper post is increased from 5 to 20% of the solder bump height, the strength value is increased by about 5 times.

본 접합법의 특징은 솔더와의 반응성이 큰 구리를 사용하여 범프를 충분히 높게 형성시킨 후, 그 상부 및 측면에 솔더범프를 형성시키게 되므로 구리 포스트가 솔더범프를 지탱하여 강도 상승효과를 나타내게 된다는 점이다. 구리 포스트는 솔더에 비해 강도가 매우 높으므로 구리 포스트의 지탱에 의한 강도 상승 요인이 발생하게 된다. 기존의 솔더범프 형성을 위한 구리 범프는 일률적으로 5~10㎛ 높이로 형성하는 것이 일반적이었으나 본 발명에서는 이를 솔더범프 높이의 10~50%로 형성하여 접합강도의 상승을 유도하였다.The feature of this joining method is that the copper posts support the solder bumps to increase the strength because the bumps are formed sufficiently high using copper which is highly reactive with the solder, and then the solder bumps are formed on the upper and side surfaces thereof. . Since the copper posts have a much higher strength than the solders, the strength increase factor due to the support of the copper posts occurs. Conventional copper bumps for forming solder bumps were generally formed to have a uniform height of 5 ~ 10㎛, but in the present invention it was formed to 10 ~ 50% of the height of the solder bumps to induce an increase in bonding strength.

이상에서 설명한 것은 본 발명에 따른 하나의 실시예를 설명한 것이며, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자가 변경실시 가능한 범위까지 본 발명의 범위에 있다고 할 것이다.What has been described above has described one embodiment according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, without departing from the gist of the present invention, the field to which the present invention pertains. It will be said that the scope of the present invention to the extent that those skilled in the art can change.

도 1은 본 발명에 따른 솔더범프 형성 방법을 순차적으로 도시하는 도면이다.1 is a view sequentially showing a solder bump forming method according to the present invention.

도 2는 본 발명의 실시예에 따라 제조된 고강도 솔더범프의 단면도. Figure 2 is a cross-sectional view of the high strength solder bumps prepared in accordance with an embodiment of the present invention.

도 3은 본 발명에 따라 제조된 솔더범프와 금속 패드간의 접합 강도 측정 시험 결과 그래프. Figure 3 is a graph of the bond strength measurement test results between the solder bump and the metal pad prepared according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 전도성 박막 12: 포토레지스트10: conductive thin film 12: photoresist

14: 범프 16: 솔더 14: bump 16: solder

Claims (4)

기판(20) 상에 전도성 박막(10)을 형성하는 단계;Forming a conductive thin film 10 on the substrate 20; 상기 전도성 박막(10) 상에 범프(14)가 형성될 위치를 제외하고 포토레지스트 또는 드라이필름(12)을 형성하는 단계;Forming a photoresist or dry film 12 on the conductive thin film 10 except for the position where the bump 14 is to be formed; 전해 또는 무전해 도금법을 사용하여 상기 전도성 박막(10) 상에 범프(14)를 형성하는 단계;Forming a bump (14) on the conductive thin film (10) using an electrolytic or electroless plating method; 상기 포토레지스트 또는 드라이필름(12)을 제거하는 단계;Removing the photoresist or dry film (12); 상기 범프(14) 상에 솔더(16)를 형성하여 솔더범프를 형성하는 단계; 및Forming solder bumps on the bumps 14 to form solder bumps; And 리플로우를 실시하여 상기 솔더범프가 구형이 되도록 하는 단계를 포함하는,Performing a reflow to cause the solder bumps to become spherical; 상기 범프(14)의 높이는 전체 솔더범프 높이의 10% 내지 50%가 되도록 하는 것을 특징으로 하는 솔더범프 제조방법. The height of the bump 14 is a solder bump manufacturing method, characterized in that to be 10% to 50% of the total solder bump height. 청구항 1에 있어서, 상기 범프(14)는 구리 또는 그의 합금으로부터 선택되는 것을 특징으로 하는 고강도 솔더범프 제조방법. 2. The method of claim 1 wherein the bumps are selected from copper or alloys thereof. 청구항 1에 있어서, 상기 솔더(16)는 주석 또는 융점 350 ℃ 이하인 주석 합금으로부터 선택되는 것을 특징으로 하는 솔더범프 제조방법. The method of claim 1, wherein the solder (16) is selected from tin or a tin alloy having a melting point of 350 ° C. or less. 청구항 1항 내지 3항중 어느 한항의 솔더범프 제조방법에 따라 제조된 솔더 범프. Solder bumps produced according to any one of claims 1 to 3 solder bump manufacturing method.
KR1020070070499A 2007-07-13 2007-07-13 Method for manufacturing high strength solder bump through forming copper post KR100871067B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070070499A KR100871067B1 (en) 2007-07-13 2007-07-13 Method for manufacturing high strength solder bump through forming copper post

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070070499A KR100871067B1 (en) 2007-07-13 2007-07-13 Method for manufacturing high strength solder bump through forming copper post

Publications (1)

Publication Number Publication Date
KR100871067B1 true KR100871067B1 (en) 2008-11-27

Family

ID=40284895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070499A KR100871067B1 (en) 2007-07-13 2007-07-13 Method for manufacturing high strength solder bump through forming copper post

Country Status (1)

Country Link
KR (1) KR100871067B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056598A (en) * 2018-11-15 2020-05-25 삼성전자주식회사 Wafer-level package including under bump metal layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013572A (en) * 1997-05-27 2000-01-11 Samsung Electronics Co., Ltd. Methods of fabricating and testing silver-tin alloy solder bumps
KR20000025974A (en) * 1998-10-16 2000-05-06 윤종용 Method for forming solder bump comprising chromium under barrier metal
KR20010098699A (en) * 2000-04-19 2001-11-08 추후제출 Method of forming lead-free bump interconnections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013572A (en) * 1997-05-27 2000-01-11 Samsung Electronics Co., Ltd. Methods of fabricating and testing silver-tin alloy solder bumps
KR20000025974A (en) * 1998-10-16 2000-05-06 윤종용 Method for forming solder bump comprising chromium under barrier metal
KR20010098699A (en) * 2000-04-19 2001-11-08 추후제출 Method of forming lead-free bump interconnections

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056598A (en) * 2018-11-15 2020-05-25 삼성전자주식회사 Wafer-level package including under bump metal layer
US11810878B2 (en) 2018-11-15 2023-11-07 Samsung Electronics Co., Ltd. Wafer-level package including under bump metal layer
KR102617086B1 (en) * 2018-11-15 2023-12-26 삼성전자주식회사 Wafer-level package including under bump metal layer
US11862589B2 (en) 2018-11-15 2024-01-02 Samsung Electronics Co., Ltd. Wafer-level package including under bump metal layer

Similar Documents

Publication Publication Date Title
US8237276B2 (en) Bump structure and fabrication method thereof
TWI451822B (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
TWI493672B (en) Semiconductor device, electronic device, and semiconductor device manufacturing method
US20210210450A1 (en) Semiconductor device and manufacturing method thereof
TWI532110B (en) Solder cap bump in semiconductor package and method of manufacturing the same
JP2008218643A (en) Semiconductor device and its manufacturing method
CN104716120A (en) Semiconductor structure and manufacturing method thereof
JP2014116367A (en) Electronic component, method of manufacturing electronic device and electronic device
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN101030546A (en) Capacitor attachment method
KR20100080352A (en) Semiconductor package substrate with metal bumps
TW201227901A (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR100874588B1 (en) Manufacturing method of flip chip for electrical function test
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
KR100871067B1 (en) Method for manufacturing high strength solder bump through forming copper post
KR100834804B1 (en) Flip-chip interconnecting method using metal stud stack or column, and electric circuit board
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
US9601374B2 (en) Semiconductor die assembly
KR101054294B1 (en) A flip chip package having a bump / pad connection locally enclosed by an adhesive and a method of manufacturing the same
CN110838477B (en) Electronic package and manufacturing method thereof
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
TW201407734A (en) Semiconductor flip-chip bonding structure and process
US20070207605A1 (en) Method for forming reinforced interconnects on a substrate
KR100871066B1 (en) Method for manufacturing a high strength solder bump through forming mini bump
JP5083000B2 (en) Electronic component device and method of manufacturing electronic component device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee