KR100870347B1

KR100870347B1 - Method of manufacturing a image device

Info

Publication number: KR100870347B1
Application number: KR1020020037339A
Authority: KR
Inventors: 신대웅
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2002-06-29
Filing date: 2002-06-29
Publication date: 2008-11-25
Also published as: KR20040002002A

Abstract

본 발명은 이미지 소자의 제조 방법에 관한 것으로, 노광영역, 반투과막 영역 및 차광영역으로 정의된 노광마스크와 게이트 전극 상부에 하부 반사방지막의 낮은 반사율을 이용하여 반도체 기판 상에 포토다이오드 형성 영역만을 자기정렬 방법으로 개방할 수 있는 이미지 소자의 제조 방법을 제공한다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an image device, wherein only a photodiode forming region is formed on a semiconductor substrate using an exposure mask defined as an exposure region, a semi-transmissive layer region, and a light shielding region, and a low reflectance of a lower anti-reflective coating on the gate electrode. A method of manufacturing an image device that can be opened by a self-aligning method is provided.

노광마스크, BARC, 고용량의 N 타입 이온주입, 포토다이오드Exposure mask, BARC, high capacity N type ion implantation, photodiode

Description

이미지 소자의 제조 방법{Method of manufacturing a image device} Method of manufacturing a image device

도 1a 및 도 1b는 종래의 이미지 센서의 제조 공정을 설명하기 위한 단면도 들이다. 1A and 1B are cross-sectional views illustrating a manufacturing process of a conventional image sensor.

도 2a 내지 도 2d는 본 발명에 따른 이미지 소자의 제조 방법을 설명하기 위한 단면도들이다.2A to 2D are cross-sectional views illustrating a method of manufacturing an image device according to the present invention.

도 3a 내지 3c는 본 발명에 따른 노광마스크의 제조 방법을 설명하기 위한 단면도들이다.
3A to 3C are cross-sectional views illustrating a method of manufacturing an exposure mask according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 110 : 반도체 기판 12, 112 : 소자 분리막10, 110: semiconductor substrate 12, 112: device isolation film

14, 114 : 폴리실리콘층 16, 116 : 게이트 전극14, 114: polysilicon layer 16, 116: gate electrode

50, 150 : 노광 마스크 113 : 게이트 산화막50, 150 exposure mask 113: gate oxide film

118 : BARC층 120, 124 : 감광막118: BARC layer 120, 124: photosensitive film

126 : 이온주입 마스크 152 : 투명기판126 ion implantation mask 152 transparent substrate

154 : 반투과막 156 : 차광막154: semi-permeable membrane 156: light shielding membrane

20, 22, 122, 160, 162 : 감광막 패턴20, 22, 122, 160, 162: photosensitive film pattern

본 발명은 노광 마스크 및 이를 이용한 감광막 패턴의 형성 방법에 관한 것으로, 반도체 소자인 이미지 센서(Image Sensor)의 제조 공정 중 고 주입량의 이온주입을 위한 노광마스크 및 이를 이용한 감광막 패턴에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure mask and a method of forming a photoresist pattern using the same. The present invention relates to an exposure mask for implanting ions with a high implantation amount during a manufacturing process of an image sensor, which is a semiconductor device, and a photoresist pattern using the same.

종래의 이미지 센서의 제조 공정에서 게이트 전극을 형성한 다음 포토다이오드(Photodiode)가 형성될 영역에 높은 주입량의 N타입 이온주입을 실시하게 된다. 하지만 게이트 전극 패터닝 후 이온주입을 위한 감광막 패턴의 정렬이 정확하지 않아 이로 인해 많은 문제점을 발생하게 된다. In the manufacturing process of a conventional image sensor, a gate electrode is formed, and then a high implantation amount of N-type ion implantation is performed in a region where a photodiode is to be formed. However, after the gate electrode patterning, the alignment of the photoresist pattern for ion implantation is not accurate, which causes many problems.

도 1a를 참조하면, 포토다이오드영역(A)이 정의된 반도체 기판(10)에 소자간의 분리를 위해 소자 분리막(12)을 형성한다. 전체 구조 상부에 폴리 실리콘(14)을 증착한 다음 평탄화한다. 폴리 실리콘(14) 상부에 감광막을 도포한 다음 패터닝 공정을 실시하여 제 1 감광막 패턴(20)을 형성한다. 제 1 감광막 패턴(20)은 게이트 전극이 형성될 영역 상부에 감광막이 위치하고, 게이트 전극을 제외한 영역의 폴리 실리콘(14)을 노출시킨다. Referring to FIG. 1A, a device isolation layer 12 is formed on a semiconductor substrate 10 in which a photodiode region A is defined to separate devices. Polysilicon 14 is deposited over the entire structure and then planarized. The first photoresist layer pattern 20 is formed by coating a photoresist layer on the polysilicon 14 and then performing a patterning process. In the first photoresist layer pattern 20, the photoresist layer is positioned on the region where the gate electrode is to be formed and exposes the polysilicon 14 in a region excluding the gate electrode.

도 1b를 참조하면, 제 1 감광막 패턴(20)을 식각마스크로 하는 식각공정을 실시하여 게이트 전극(16)을 형성한다. 전체 구조 상부에 감광막을 증착한 다음 높은 주입량의 N타입 이온주입을 위한 노광 마스크(50)를 이용한 노광과 현상공정을 실시하여 제 2 감광막 패턴(22)을 형성한다. 제 2 감광막 패턴(22)은 포토다이오드영역(A)을 노출 시킨다. 이러한 제 2 감광막 패턴(22)을 이온주입마스크로 하는 고용량의 N 타입 이온주입을 실시한다. Referring to FIG. 1B, an etching process using the first photoresist pattern 20 as an etching mask is performed to form the gate electrode 16. The second photoresist layer pattern 22 is formed by depositing a photoresist layer over the entire structure and then performing exposure and development processes using an exposure mask 50 for implanting a high implantation amount of N-type ion. The second photoresist layer pattern 22 exposes the photodiode region A. FIG. A high capacity N-type ion implantation using the second photosensitive film pattern 22 as an ion implantation mask is performed.

이때, 제 2 감광막 패턴(22)을 형성할 때 수행되는 노광공정에서 게이트 전극(16) 상부에 정확히 정렬되지 않고 게이트 전극(16) 상의 제 1 감광막 패턴(20)의 일부 영역이 노출(도 1b의 M참조)되게 된다. 즉, 포토다이오드영역(A)과 인접한 게이트 전극(16) 상부에는 제 1 감광막 패턴(20)으로 이루어진 이온주입 마스크가 형성되고 나머지 영역에는 충분한 두께의 제 2 감광막 패턴(20)으로 이루어진 이온주입 마스크가 형성된다. 이로 인해서 고용량의 N 타입 이온 주입을 실시하게 되면, 게이트 전극(16) 하부에도 원하지 않는 이온층이 형성되게 되고 이로 인해 게이트 전극(16) 하부에 채널링(Channeling) 현상이 발생하게 되고, 소자의 신뢰성 하락을 가져오게 된다. 이는 제 2 감광막 패턴(22)을 형성하기 위한 노광 마스크(50)와 노광장비의 한계로 인해 제 1 감광막 패턴(16)이 잔류하는 게이트 전극(16) 상부에 제 2 감광막 패턴(22)을 정확히 중첩시키지 못하기 때문이다(도 1b의 T₁ 및 T₂참조). 이를 해결하기 위해서는 고비용의 DUV 공정 장비를 사용하게 됨으로 인해 제조 단가가 올라가는 문제가 발생한다.
At this time, in the exposure process performed when the second photoresist pattern 22 is formed, a portion of the first photoresist pattern 20 on the gate electrode 16 is exposed without being accurately aligned on the gate electrode 16 (FIG. 1B). See M). That is, an ion implantation mask formed of the first photoresist pattern 20 is formed on the gate electrode 16 adjacent to the photodiode region A, and an ion implantation mask composed of the second photoresist pattern 20 having a sufficient thickness in the remaining region. Is formed. As a result, when the N-type ion implantation having a high capacitance is formed, an unwanted ion layer is formed under the gate electrode 16, which causes channeling under the gate electrode 16, resulting in deterioration of device reliability. Will bring. This is because the limitation of the exposure mask 50 and the exposure equipment for forming the second photoresist pattern 22 accurately corrects the second photoresist pattern 22 on the gate electrode 16 on which the first photoresist pattern 16 remains. This is because they cannot overlap (see T ₁ and T _{2 in} FIG. 1B). In order to solve this problem, manufacturing cost increases due to the use of expensive DUV process equipment.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 반투과 막을 이용하여 노광 마스크를 형성하고, 게이트 전극 상부에 하부 반사방지막(Bottom Anti-Reflection Coating; 이하 'BARC'라함)의 낮은 반사율(Low Reflectivity)을 이용하여 게이트 전극과 감광막으로 형성된 이온주입마스크간의 자기정렬을 할 수 있는 이미지 소자의 제조 방법을 제공하는데 그 목적이 있다.
Accordingly, the present invention forms an exposure mask using a semi-transmissive film in order to solve the above problems, and low reflectivity of the bottom anti-reflection coating (hereinafter referred to as BARC) on the gate electrode It is an object of the present invention to provide a method of manufacturing an image device capable of self-aligning between a gate electrode and an ion implantation mask formed of a photosensitive film by using a.

상기의 기술적 과제를 달성하기 위한 본 발명은 포토다이오드 영역과 게이트 전극 영역이 정의된 반도체 기판상에 터널 산화막, 폴리실리콘층 및 BARC층을 형성하는 단계와, 게이트 패터닝 공정을 실시하여 상기 게이트 전극 영역에 게이트 전극을 형성하는 단계와, 전체 구조 상부에 감광막을 증착한 다음 노광막, 차광막 및 반투과막이 형성된 노광마스크를 이용한 리소그라피공정을 실시하여 상기 포토다이오드 영역을 개방하는 이온주입 마스크를 형성하는 단계 및 전체 구조 상부에 고용량의 N 타입 이온주입을 실시하는 단계를 포함하는 것을 특징으로 하는 이미지 소자의 제조 방법을 제공한다. According to an aspect of the present invention, a tunnel oxide layer, a polysilicon layer, and a BARC layer are formed on a semiconductor substrate on which a photodiode region and a gate electrode region are defined, and a gate patterning process is performed to perform the gate electrode region. Forming a gate electrode on the substrate, and depositing a photoresist on the entire structure, and then performing a lithography process using an exposure mask having an exposure film, a light shielding film, and a transflective film to form an ion implantation mask that opens the photodiode region. And providing a high capacity N type ion implantation on the entire structure.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하 도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and the scope of the invention to those skilled in the art. It is provided for complete information. Like numbers refer to like elements in the figures.

도 2a를 참조하면, 포토다이오드 영역(A) 및 게이트 전극 영역(Z)이 정의된 반도체 기판(110)에 소자간의 분리를 위해 소자 분리막(112)을 형성한다. 전체 구조 상부에 게이트 산화막(114)과 폴리실리콘층(114)을 증착한 다음 평탄화한다. 폴리실리콘층(114) 상부에 저 반사율을 갖는 BARC(Bottom Anti-Reflection Coating; 이하 'BARC'라함)층(118)을 형성한 다음 제 1 감광막(120)을 도포한다. Referring to FIG. 2A, an isolation layer 112 is formed on the semiconductor substrate 110 in which the photodiode region A and the gate electrode region Z are defined to separate the elements. The gate oxide film 114 and the polysilicon layer 114 are deposited on the entire structure and then planarized. A bottom anti-reflection coating (BARC) layer 118 having low reflectivity is formed on the polysilicon layer 114, and then the first photoresist layer 120 is coated.

도 2b를 참조하면, 제 1 감광막(120)을 패터닝 하여 게이트 전극(116)형성을 위한 제 1 감광막 패턴(122)을 형성한다. 즉, 제 1 감광막 패턴(122)은 게이트 전극(116)이 형성될 BARC층(118) 상부에는 제 1 감광막(120)을 잔류시키고, 나머지 영역의 제 1 감광막(120)을 제거한다. Referring to FIG. 2B, the first photoresist layer 120 is patterned to form a first photoresist pattern 122 for forming the gate electrode 116. That is, in the first photoresist pattern 122, the first photoresist layer 120 remains on the BARC layer 118 where the gate electrode 116 is to be formed, and the first photoresist layer 120 in the remaining region is removed.

제 1 감광막 패턴(122)을 식각마스크로 하는 식각공정을 실시하여 BARC층(118), 폴리실리콘층(114) 및 게이트 산화막(113)을 순차적으로 식각함으로써 게이트 전극(116)을 형성하고, 포토다이오드 영역(A)을 노출한다.An etching process using the first photoresist pattern 122 as an etching mask is performed to sequentially form the gate electrode 116 by etching the BARC layer 118, the polysilicon layer 114, and the gate oxide layer 113. The diode region A is exposed.

도 2c 및 2d를 참조하면, 전체 구조 상부에 고용량의 N 타입 이온주입 마스크로 사용될 제 2 감광막(124)을 도포한다.2C and 2D, a second photosensitive film 124 to be used as a high capacity N type ion implantation mask is coated on the entire structure.

노광 마스크(150)를 이용한 노광과 현상 공정을 실시하여 제 2 감광막(124)을 패터닝 함으로써 이온주입 마스크(126)를 형성하게 된다. 본 발명에서는 게이트 전극(116) 상부에 BARC층(118)이 형성된 하부 반도체 기판(110)에 노광영역(M)과 차광영역(N)의 경계면(즉, 하부 반도체 기판(110)의 포토다이오드 영역(A)과 게이트 전극이 형성된 영역(Z)의 경계면)에 반투과막 영역(L)이 위치한 노광마스크(150)를 이용하여 노광공정을 실시함으로써, 노광마스크(150)의 반투과막과 반도체 기판(110)의 저 반사율을 갖는 BARC층(118)으로 인해 포토다이오드 영역(A)과 게이트 전극 영역(Z)을 구분하기 위한 제 2 감광막(124)의 노광을 자기 정렬로 수행할 수 있다. 반투과막 영역(L)은 빛의 투과율이 40 내지 60%인 몰리브덴(Mo)과 같은 물질로 구성된 영역을 지칭한다.An ion implantation mask 126 is formed by patterning the second photosensitive film 124 by performing exposure and development using the exposure mask 150. In the present invention, the interface between the exposure area M and the light blocking area N is formed on the lower semiconductor substrate 110 having the BARC layer 118 formed on the gate electrode 116 (that is, the photodiode region of the lower semiconductor substrate 110). The exposure process is performed using the exposure mask 150 in which the semi-transmissive film region L is located on the interface (A) and the region Z on which the gate electrode is formed, whereby the semi-transmissive film and the semiconductor of the exposure mask 150 are formed. Due to the BARC layer 118 having the low reflectance of the substrate 110, exposure of the second photosensitive layer 124 to distinguish the photodiode region A and the gate electrode region Z may be performed by self alignment. The semi-permeable membrane region L refers to a region made of a material such as molybdenum (Mo) having a light transmittance of 40 to 60%.

구체적으로, 도면의 기호들을 예를 들어 설명하겠다. 반도체 기판(110) 상에 감광막으로 이루어진 이온주입 마스크(126)를 형성하기 위해 노광영역(M), 차광영역(N) 및 반투과막 영역(L)으로 구분된 노광마스크(150)를 이용하여 노광공정을 실시하게 된다. 노광마스크(150)의 반투과막 영역(L)은 반도체 기판(110)의 게이트 전극 영역(Z)과 포토다이오드 영역(A)의 경계면에 위치하되, 차광영역 방향(N)으로는 게이트 전극 영역(Z)과 포토다이오드 영역(A)의 경계면에 형성된 게이트 전극(116)의 폭(도 2c의 H참조)을 넘지 않는 범위까지 확장할 수 있고, 노광영역(M) 방향으로는 충분한 범위까지 확장한다(도 2c의 K참조). 바람직하게는 차광영역 방향(N)으로는 게이트 전극영역(Z)과 포토다이오드 영역(A)의 경계면에 형성된 게이트 전극(116)의 정중앙(도 2c의 H/2)까지 반투과막 영역(L)이 위치하 고, 노광영역(N) 방향으로는 포토다이오드 영역(A)의 경계면으로부터 차광영역(N) 방향으로 확장된 범위(게이트 전극(116)의 정중앙)만큼 위치하게 한다.Specifically, the symbols in the drawings will be described by way of example. In order to form an ion implantation mask 126 formed of a photoresist film on the semiconductor substrate 110, an exposure mask 150 divided into an exposure area M, a light blocking area N, and a transflective film area L is used. An exposure process is performed. The semi-transmissive layer region L of the exposure mask 150 is positioned at the interface between the gate electrode region Z and the photodiode region A of the semiconductor substrate 110, but the gate electrode region in the light blocking region direction N. It can extend to the range which does not exceed the width | variety (refer to H of FIG. 2C) of the gate electrode 116 formed in the boundary surface of (Z) and the photodiode area | region A, and extends to a range sufficient in the exposure area M direction. (See K of FIG. 2C). Preferably, in the light blocking region direction N, the semi-transmissive layer region L is formed to the center of the gate electrode 116 formed at the interface between the gate electrode region Z and the photodiode region A (H / 2 in FIG. 2C). ) Is positioned in the exposure area (N) direction as much as the range (the center of the gate electrode 116) extended from the boundary surface of the photodiode area (A) toward the light shielding area (N).

상술한 노광 마스크(150)를 이용한 노광공정을 실시할 경우 제 2 감광막(124)에는 노광 마스크(150)를 투과하는 빛에 따라 4 영역에 4 가지의 현상이 나타나게 된다. 노광마스크(150)의 노광영역(M)을 투과하는 빛에 의해 완전히 현상되는 완전투과 현상부분(도 2c의 B영역), 노광마스크(150)의 반투과막 영역(L)을 투과하는 빛과 하부에서 반도체 기판(100)의 표면에 의해 반사된 빛에 의해 완전히 현상되는 반투과 현상부분(도 2c의 C영역), 노광마스크(150)의 반투과막 영역(L)을 투과하는 빛에 의해 일부 현상되어도 하부 게이트 전극(116) 상부에 형성된 BARC층(118)에 의해 반사되는 빛이 없어 완전히 현상되지 못하는 반투과 비현상부분(도 2c의 D영역)과 노광마스크(150)의 차광영역(N)에 의해 빛이 투과하지 못하여 현상되지 못하는 불투과 비현상부분(도 2c의 E영역)으로 나누어지게 된다. 상술한 원리에 의해 포토다이오드 영역(A)과 게이트 전극 영역(Z)의 경계면에 형성된 게이트 전극(116)을 기준으로 제 2 감광막(124)의 현상을 완전히 현상된 부분과 그렇지 못한 부분으로 정확하게 구분할 수 있게 된다. 이로써, 고용량의 N 타입 이온주입시 사용될 이온주입 마스크(126)를 자기정렬 방법으로 형성할 수 있다.When the exposure process using the above-described exposure mask 150 is performed, four phenomena appear in four regions according to the light passing through the exposure mask 150 in the second photosensitive film 124. The light is transmitted through the semi-transmissive layer region L of the fully transmissive developing portion (region B of FIG. 2C), which is completely developed by the light passing through the exposure region M of the exposure mask 150, and the exposure mask 150. The semi-transmissive developing part (C region of FIG. 2C), which is fully developed by the light reflected by the surface of the semiconductor substrate 100 from the lower side, and by the light passing through the semi-transmissive layer region L of the exposure mask 150. Even if partially developed, the semi-transmissive non-developed portion (region D of FIG. 2C) and the light shielding region of the exposure mask 150 are not fully developed due to no light reflected by the BARC layer 118 formed on the lower gate electrode 116. N) is divided into an opaque non-developed portion (region E of FIG. 2C) that does not pass through and cannot develop. According to the above-described principle, the phenomenon of the second photoresist layer 124 can be accurately classified into a fully developed part and a non-developed part based on the gate electrode 116 formed at the interface between the photodiode area A and the gate electrode area Z. It becomes possible. As a result, the ion implantation mask 126 to be used at the time of high-capacity N-type ion implantation can be formed by a self-aligning method.

상술한 노광영역(M), 차광영역(N) 및 반투과막 영역(L)으로 구분된 노광마스크(150)의 제조 방법을 간략히 설명하기로 한다.The manufacturing method of the exposure mask 150 divided into the above-described exposure area M, light blocking area N, and semi-transmissive film area L will be briefly described.

도 3a를 참조하면, 노광영역(M), 차광영역(N)과 반투과막 영역(L)이 정의된 투명기판(152) 상부에 반투과막(154), 차광막(156) 및 감광막을 도포한다. 라이팅 공정을 실시하여 노광영역(M)과 반투과영역(L) 상부에 형성된 차광막(156)을 노출시킬 제 1 감광막 패턴(160)을 형성한다. 상술한 '차광영역'은 일반적으로 크롬막과 같이 노광마스크(150) 상에서 빛이 투과하지 못하는 영역을 지칭한다. '노광영역'은 투명기판이나 위상 반전막과 같이 노광마스크 상에서 빛이 투과하는 모든 영역을 지칭한다. '반투과막 영역'은 빛의 투과율이 40 내지 60%인 몰리브덴(Mo)과 같은 물질인 반투과막(154)이 형성된 영역을 지칭한다.Referring to FIG. 3A, a transflective film 154, a light shielding film 156, and a photoresist film are coated on the transparent substrate 152 on which the exposure area M, the light blocking area N, and the transflective film area L are defined. do. The writing process is performed to form a first photoresist layer pattern 160 through which the light blocking layer 156 formed on the exposure region M and the transflective region L is exposed. The above-described 'shielding region' generally refers to a region in which light does not transmit on the exposure mask 150, such as a chromium film. 'Exposure area' refers to all areas through which light passes on an exposure mask, such as a transparent substrate or a phase reversal film. The semi-permeable membrane region refers to a region in which the semi-permeable membrane 154 is formed of a material such as molybdenum (Mo) having a light transmittance of 40 to 60%.

도 3b 및 3c를 참조하면, 제 1 감광막 패턴(160)을 식각마스크로 하는 식각공정을 실시하여 노광영역(M)과 반투과막 영역(L) 상부의 차광막(156)을 제거하여 반투과막(154)을 노출한다. 제 1 감광막 패턴(160)을 제거한 다음 전체 구조 상부에 감광막을 도포하고, 라이팅 공정을 실시하여 노광영역(M) 상부에 형성된 반투과막(154)을 노출시킬 제 2 감광막 패턴(162)을 형성한다. 제 2 감광막 패턴(162)을 식각마스크로 하는 식각공정을 실시하여 노광영역(M) 상부의 반투과막(154)을 제거하여 투명기판(152)을 노출한다. 제 2 감광막 패턴(162)을 제거함으로써, 투명기판(152)이 위치한 노광영역(M), 반투과막(154)이 위치한 반투과막 영역(L)과 차광막(156)이 위치한 차광영역(N)이 형성된 노광마스크(150)를 제조한다.
3B and 3C, an etching process using the first photoresist layer pattern 160 as an etching mask is performed to remove the light blocking layer 156 over the exposure region M and the semi-transmissive layer region L, thereby removing the semi-transmissive layer. Expose (154). After removing the first photoresist pattern 160, a photoresist is applied over the entire structure, and a writing process is performed to form a second photoresist pattern 162 exposing the transflective layer 154 formed on the exposure area M. do. An etching process using the second photoresist layer pattern 162 as an etching mask is performed to remove the semi-transmissive layer 154 over the exposure area M to expose the transparent substrate 152. By removing the second photoresist pattern 162, the exposure area M on which the transparent substrate 152 is positioned, the semi-transmission film area L on which the transflective film 154 is located, and the light shielding area N on which the light blocking film 156 is located ) To form an exposure mask 150 is formed.

상술한 바와 같이, 본 발명은 노광영역, 반투과막 영역 및 차광영역으로 정의된 노광마스크와 게이트 전극 상부에 BARC층을 형성함으로써, 노광마스크의 반투 과막과 반도체 기판의 BARC층에 의한 자기정렬 방법으로 반도체 기판 상에 포토다이오드 영역만을 개방할 수 있는 감광막을 이용한 이온주입 마스크를 형성할 수 있다. As described above, the present invention forms a BARC layer over the gate electrode and an exposure mask defined as an exposure area, a semi-transmissive film area, and a light shielding area, thereby self-aligning the semi-transmissive film of the exposure mask and the BARC layer of the semiconductor substrate. As a result, an ion implantation mask using a photosensitive film capable of opening only the photodiode region can be formed on the semiconductor substrate.

또한, 이온주입 마스크의 오정렬로 인한 포토다이오드 영역과 게이트 전극 형성 영역의 경계면에 위치한 게이트 전극 하부에 발생하던 채널링 현상을 방지할 수 있고, 감광막을 이용한 이온주입 마스크 형성의 공정 마진을 확보할 수 있다.In addition, it is possible to prevent the channeling phenomenon occurring in the lower portion of the gate electrode located at the interface between the photodiode region and the gate electrode formation region due to misalignment of the ion implantation mask, and to secure a process margin for forming an ion implantation mask using a photosensitive film. .

또한, 저가의 노광장치를 이용하여 이온주입 마스크를 형성할 수 있고, 이로써 생산성 향상을 가져올 수 있다.
In addition, an ion implantation mask can be formed using an inexpensive exposure apparatus, whereby productivity can be improved.

Claims

포토다이오드 영역과 게이트 전극 영역이 정의된 반도체 기판상에 터널 산화막, 폴리실리콘층 및 BARC(Bottom Anti-Reflection Coating)층을 순차적으로 적층하여 형성하는 단계;Sequentially depositing a tunnel oxide film, a polysilicon layer, and a bottom anti-reflection coating (BARC) layer on a semiconductor substrate on which a photodiode region and a gate electrode region are defined;

상기 폴리실리콘층, 상기 터널 산화막을 패터닝하는 게이트 패터닝 공정을 실시하여 상기 게이트 전극 영역에 게이트 전극을 형성하는 단계;Forming a gate electrode in the gate electrode region by performing a gate patterning process of patterning the polysilicon layer and the tunnel oxide layer;

상기 게이트 전극을 포함하는 전체 구조 상부에 감광막을 증착한 노광마스크를 이용한 리소그라피공정을 실시하여 상기 포토다이오드 영역을 개방하는 이온주입 마스크를 형성하는 단계; 및 Forming an ion implantation mask to open the photodiode region by performing a lithography process using an exposure mask in which a photoresist film is deposited on the entire structure including the gate electrode; And

상기 이온주입 마스크를 포함한 전체 구조 상부에 고용량의 N 타입 이온주입을 실시하는 단계를 포함하며,Performing a high-capacity N-type ion implantation on the entire structure including the ion implantation mask,

상기 노광마스크는 노광막과 차광막 사이의 경계면에 형성된 반투과막을 포함하는 것을 특징으로 하는 이미지 소자의 제조 방법.The exposure mask includes a semi-transmissive film formed on the interface between the exposure film and the light shielding film.

제 1 항에 있어서, The method of claim 1,

상기 노광마스크의 상기 반투과막은 상기 반도체 기판의 상기 게이트 전극 영역과 상기 포토다이오드 영역의 경계면에 위치하되, 상기 차광막 방향으로는 상기 게이트 전극 영역과 상기 포토다이오드 영역의 경계면에 형성된 상기 게이트 전극의 폭을 넘지 않는 범위까지 확장하고, 상기 노광막 방향으로는 노광영역 전체 범위까지 확장할 수 있는 것을 특징으로 하는 이미지 소자의 제조 방법.The transflective layer of the exposure mask is positioned at an interface between the gate electrode region and the photodiode region of the semiconductor substrate, and the width of the gate electrode is formed at an interface between the gate electrode region and the photodiode region in the light blocking film direction. It extends to the range which does not exceed, and can extend to the whole range of an exposure area in the said exposure film direction, The manufacturing method of the image element characterized by the above-mentioned.

제 1 항에 있어서, The method of claim 1,

상기 노광마스크의 상기 반투과막은 상기 반도체 기판의 상기 게이트 전극 영역과 상기 포토다이오드 영역의 경계면에 위치하되, 상기 차광막 방향으로는 상기 게이트 전극영역과 상기 포토다이오드 영역의 경계면에 형성된 상기 게이트 전극의 정중앙까지 위치하고, 상기 노광막 방향으로는 상기 포토다이오드 영역의 경계면으로부터 상기 차광막 방향으로 확장된 범위만큼 위치하는 것을 특징으로 하는 이미지 소자의 제조 방법.The transflective layer of the exposure mask is positioned at an interface between the gate electrode region and the photodiode region of the semiconductor substrate, and is formed in the positive direction of the gate electrode formed on the interface between the gate electrode region and the photodiode region in the light blocking film direction. And a position extending in the exposure film direction by a range extending from the boundary surface of the photodiode region to the light shielding film direction.

제 1 항에 있어서, The method of claim 1,

상기 노광마스크의 상기 반투과막은 빛의 투과율이 40 내지 60%인 몰리브덴인 것을 특징으로 하는 이미지 소자의 제조 방법.And the semi-transmissive film of the exposure mask is molybdenum having a light transmittance of 40 to 60%.

제 1 항에 있어서, 상기 게이트 패터닝 공정은, The method of claim 1, wherein the gate patterning process,

상기 BARC층 상부에 감광막을 도포한 다음 리소그라피 공정을 실시하여 제 1 감광막 패턴을 형성하는 단계; 및Applying a photoresist film on the BARC layer and then performing a lithography process to form a first photoresist pattern; And

상기 제 1 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 상기 BARC층, 상기 폴리실리콘층 및 상기 게이트 산화막을 제거하여 상기 게이트 전극을 형 성하되, 상기 게이트 전극 상부의 식각마스크로 사용된 상기 제 1 감광막 패턴을 제거하지 않는 단계를 포함하는 것을 특징으로 하는 이미지 소자의 제조 방법.An etching process using the first photoresist pattern as an etching mask to remove the BARC layer, the polysilicon layer, and the gate oxide layer to form the gate electrode, wherein the gate electrode is used as an etching mask on the gate electrode; A method of manufacturing an image device, comprising the step of not removing the photosensitive film pattern.