KR100870111B1 - 반도체의 결정성장 방법 - Google Patents
반도체의 결정성장 방법 Download PDFInfo
- Publication number
- KR100870111B1 KR100870111B1 KR1020070025270A KR20070025270A KR100870111B1 KR 100870111 B1 KR100870111 B1 KR 100870111B1 KR 1020070025270 A KR1020070025270 A KR 1020070025270A KR 20070025270 A KR20070025270 A KR 20070025270A KR 100870111 B1 KR100870111 B1 KR 100870111B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- crystal
- metal
- crystal growth
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000002109 crystal growth method Methods 0.000 title claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 82
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 20
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000007737 ion beam deposition Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- CQBLUJRVOKGWCF-UHFFFAOYSA-N [O].[AlH3] Chemical class [O].[AlH3] CQBLUJRVOKGWCF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical class [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 반도체의 결정성장 방법에 관한 것으로, 더 상세하게는 버퍼층의 상부에 금속층을 형성하고 상기 금속층을 고온에서 결정성장 시킨 후 그 표면을 산화시킨 층을 씨앗층으로 사용하여, 상기의 씨앗층 위에 반도체 결정을 성장시킴으로서 반도체의 전기적 및 결정학적 특성을 향상시킬 수 있는 반도체의 결정성장 방법에 관한 것이다.
본 발명에 따른 반도체의 결정성장 방법은 다결정이나 비정질의 기판 위에 결정의 크기가 큰 다결정의 금속 산화막으로 이루어진 씨앗층을 형성함으로써, 상기 씨앗층 위에 성장되는 반도체는 결정경계의 밀도가 낮고 전하의 이동도와 수명이 크며, 따라서 전기적 특성이 우수한 반도체 회로를 제작할 수 있다는 장점이 있다.
반도체 기판, 결정성장, 씨앗층, 금속 산화
Description
도 1은 다결정 박막의 결정과 결정경계를 나타내는 도면이다.
도 2는 본 발명의 일 실시 예에 따라 결정 성장된 반도체를 제조하는 공정의 흐름도이다.
도 3은 본 발명의 일 실시 예에 따라 결정 성장된 반도체층이 포함된 단면도이다.
도 4는 본 발명의 일 실시 예에서 사용되는 알루미늄- 산화 알루미늄 의 격자구조 및 산소-알루미늄 Phase Diagram을 나타내는 도면이다.
도 5는 본 발명의 다른 일 실시 예에 따라 결정 성장된 반도체를 제조하는 공정의 흐름도이다.
도 6은 본 발명의 다른 일 실시 예에 따라 결정 성장된 반도체층이 포함된 단면도이다.
본 발명은 반도체의 결정성장 방법에 관한 것으로, 더 상세하게는 결정 크기가 큰 씨앗층을 사용하여 반도체를 결정성장하는 방법에 관한 것이다.
일반적으로 반도체 공정에서 회로를 구성하기 위해서는 실리콘 단결정 기판을 사용한다. 단결정 실리콘은 내부에 결함(defect)이 없으므로 전자나 정공 등의 이동도(mobility)와 수명(life time)이 높은 특성을 갖는다. 따라서 결정 내부에서 전자-정공의 재결합에 의한 손실이 없으므로 우수한 회로 특성을 갖지만 가격이 비싸고, 제한된 크기의 잉곳(ingot)만을 생산할 수 있으므로 LCD등의 대면적의 기판으로 적용이 불가능하며, 다층의 반도체 기판을 제작하는데 많은 비용과 복잡한 공정이 필요하다.
이에 대한 대안으로 대면적의 소자 형성을 위하여 비정질의 수소화된 실리콘이 일반적으로 사용되고 있다. 수소화된 비정질의 실리콘은 실리콘 내부의 반응하지 않고 남은 끊어진 결합(dangling bond)을 수소와 결합시켜 제거한 것으로 반도체의 특성을 나타내지만 내부에 많은 결함을 가지므로 이동도와 수명이 작다. 따라서 수소화된 비정질 실리콘으로 MOSFET를 제작하는 경우 크기가 크고 누설전류(leakage current)가 큰 단점이 있다. 또한 수소화된 비정질 실리콘을 태양전지로 사용하는 경우, 빛의 흡수율이 높아서 얇은 박막을 사용하여도 충분히 빛을 흡수할 수 있지만 내부의 결함들에 의하여 재결합이 높아지므로 효율은 일정한 한계를 갖게 된다.
위와 같은 수소화된 비정질 실리콘 박막의 특성을 개선하기 위하여 다결정의 실리콘 박막에 대한 연구가 많이 진행되고 있다. 유리 등의 비정질 기판이나 금속과 같은 다결정의 기판위에 결정질의 반도체 층을 형성하는 기술은 LCD나 태양전지와 같은 대면적의 반도체 소자의 핵심 기술로 사용되고 있다. 일반적인 다결정 실 리콘 박막은 Si을 증착하고 약 700도 정도의 고온에서 장시간 열처리하는 방법인 고체상 에피택시 공정(Solid phase epitaxy: 이하 'SPC'라 한다.)을 사용하는데 고온과 긴 공정 시간은 생산성을 떨어뜨리는 중요한 요인이 되며, 위와 같은 방법으로 형성된 다결정 실리콘 박막은 결정크기(grain size)가 증착 두께 정도인 수 ㎛ 정도인데, 작은 결정크기에 의하여 많은 결정경계(grain boundary)를 갖게 되어 캐리어의 이동도와 수명이 낮아지는 중요한 요인이 된다. 결정의 크기와 결함밀도(defect density)와의 관계를 설명하면 다음과 같다.
도 1은 일반적인 다결정 반도체 박막의 결정과 결정경계를 나타내는 도면이다.
도 1을 참조하면, 반도체 박막(100)이 각 변의 길이(105)가 L이고, 일정한 두께(110) t를 갖고, 동일한 결정크기(120) a를 갖는다고 가정하면, 결정경계의 면적은 다음과 같이 표현된다.
박막을 증착하고 열처리하는 고체상 에피택시 공정(SPC)을 사용하는 다결정 박막은 결정크기가 거의 박막의 두께 정도이므로 결정 경계의 면적은 거의 표면적과 일치하게 된다.
또한 표면의 결함(dangling bond, vacancy 등...)의 밀도를 ns라 하고, 결정경계상의 결함의 밀도를 nb라 하면 반도체 박막 내의 결함은 다음과 같이 표현된다.
일반적으로 표면 결함은 열처리와 수소처리에 의하여 제거될 수 있는데 반하여 결정경계내의 결함은 제거하기 어렵다. 따라서 수소처리 등을 거친 박막에서는 결정경계 내의 결함이 전체 결함의 주요 원인이 된다. 또한 수소처리 등을 거친 박막에서 결정 크기가 두께 정도인 박막에 비하여 결정 크기가 두께의 두 배의 크기를 갖는 박막에서의 결함의 수는 두 배 작아지므로 캐리어의 이동도와 수명은 증가하게 된다.
따라서 결정의 크기를 증가시키고 저온에서의 공정이 가능한 방법으로 사용되는 금속유도결정화(Metal induced crystallization: 이하 'MIC'라 한다.)에 관한 연구가 활발하게 진행되고 있으나 금속유도결정화(MIC)에 의해 결정성장된 실리콘 내부에는 금속 불순물이 높은 밀도로 존재하게 되어 회로특성이 떨어지는 문제점이 있다.
또한 결정의 정렬도를 높이는 방법으로 이온빔증착(Ion beam deposition:이하 'IBD'라 한다.)이나 경사진 기판을 사용하는 증착(inclined substrate deposition: 이하 'ISD'라 한다.)등을 사용할 수 있으나 공정이 복잡하고 고가의 장치들이 필요하여 가격이 상승하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 다결정이나 비정질 기판위에 간단한 방법으로 결정크기(grain size)가 큰 반도체를 결정 성장시킬 수 있는 씨앗층을 형성하고, 상기의 씨앗층 위에 반도체 층을 결정 성장시켜, 결정크기(grain size)가 크고, 반도체 내부에 불순물이 없는 결정질 반도체 층을 얻는 방법을 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체의 결정성장 방법은, 기판 상부에 버퍼층을 형성하는 버퍼층 형성 단계, 상기 버퍼층 상부에 금속층을 형성하는 금속층 형성 단계, 상기 금속층을 결정성장 시키는 금속층 결정성장 단계, 결정성장된 상기 금속층의 표면을 산화시켜 금속산화막층을 형성하는 금속산화막층 형성 단계 및 상기 금속산화막층 상부에 반도체층을 결정성장 시키는 반도체층 결정성장 단계를 포함하는 것을 특징으로 한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 반도체의 결정성장 방법은, 기판 상부에 버퍼층을 형성하는 버퍼층 형성 단계, 상기 버퍼층 상부에 금속층을 형성하는 금속층 형성 단계, 상기 금속층을 결정성장 시키는 금속층 결정성장 단계, 결정성장된 상기 금속층의 표면을 질화시켜 금속질화막층을 형성하는 금속질화막층형성 단계 및 상기 금속질화막층 상부에 반도체층을 결정성장 시키는 반도체층 결정성장 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체의 결정성장 방법에 있어서, 상기 기판은 다결정 기판 또는 비정질 기판으로 이루어지는 것이 바람직하다.
본 발명에 따른 반도체의 결정성장 방법에 있어서, 금속의 표면 산화를 이용하는 경우 상기 금속층은 Al, In, Sn, Ti, Cu, Ag. Au 및 그 화합물 중 선택된 어 느 하나로 형성되는 것이 바람직하다.
본 발명에 따른 반도체의 결정성장 방법에 있어서, 금속의 표면 질화를 이용하는 경우 상기 금속층은 Ti, Ni, Ta, Al, Cr, Si, Ga 및 그 화합물 중 선택된 어느 하나로 형성되는 것이 바람직하다.
본 발명에 따른 반도체의 결정성장 방법에 있어서, 상기 금속층은 100 ㎛ 이하의 두께를 갖는 것이 바람직하다.
본 발명에 따른 반도체의 결정성장 방법에 있어서, 상기 금속산화막층은 투명 전극으로 사용될 수 있다.
본 발명에 따른 반도체의 결정성장 방법에 있어서, 상기 반도체층은 고체상 에피택시 공정(SPC) 또는 이온빔증착(IBD)을 통해 형성될 수 있다.
이하 본 발명에 따른 반도체의 결정성장 방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따라 결정 성장된 반도체를 제조하는 공정의 흐름도이고, 도 3은 본 발명의 일 실시예에 따라 결정 성장된 반도체층이 포함된 단면도이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 반도체의 결정성장 방법은, 기판(310) 상부에 버퍼층(320)을 형성하는 버퍼층 형성 단계(S201). 상기 버퍼층(320) 상부에 금속층(330)을 형성하는 금속층 형성 단계(S202), 상기 금속층(330)을 결정성장 시키는 금속층 결정성장 단계(S203), 결정성장된 상기 금속층(330)의 표면을 산화시켜 금속산화막층(340)을 형성하는 금속산화막층 형성 단 계(S204) 및 상기 금속산화막층(340) 상부에 반도체층(350)을 결정성장 시키는 반도체층 결정성장 단계(S205)를 포함한다.
본 발명에 따른 반도체 결정성장 방법은 먼저 기판(310) 상부에 버퍼층(320)을 형성한다(S201). 상기 기판(310)은 다결정 기판 또는 비정질 기판이 사용될 수 있다. 상기 기판(310)으로 비정질의 유리를 사용하는 경우 상기 버퍼층(320)은 확산방지막(diffusion barrier)으로 SiN을 사용할 수 있고, 금속과 같은 다결정의 기판을 사용하는 경우 비정질의 확산방지막을 상기 버퍼층(320)으로 사용하는 것이 바람직하다.
일반적으로 유리등의 비정질의 기판 위에 금속을 증착하는 경우 금속은 선호하는 하나의 방향으로 정렬하게 되고, 결정의 방향은 두개의 방향에 의하여 결정되므로, 증착된 금속층은 한 축 방향에 대하여 무작위로 분포하는 결정들로 이루어진다.
위와 같이 증착된 금속층(330)을 금속의 녹는점 근처까지 가열하면 금속 원자의 이동도가 높아지므로 각각의 결정 사이에 원자의 이동이 발생하고 우세한 결정이 인접한 결정을 병합하는 결정성장(grain growth)이 발생한다(S203). 성장된 금속 결정이 산소를 접하게 되면 금속산화막층(340)을 형성하며(S204), 금속 산화막이 특별한 두께 이하인 경우에 금속산화막층(340)은 하부의 금속막의 결정 방향에 의존하여 특별한 결정 방향을 유지하게 된다. 이후 상기 금속산화막층(340)위에 결정 성장된 반도체층(350)을 형성한다(S205).
도 4는 본 발명의 일 실시예에서 사용되는 알루미늄과 알루미늄 산화막의 격 자구조 및 알루미늄-산소의 Phase Diagram을 나타내는 도면이다.
도 4를 참조하여 알루미늄 산화막을 사용하는 결정질 반도체 박막의 제조과정의 예는 다음과 같다. 유리등의 비정질 기판위에 알루미늄(Al)을 증착하고(S202), 약 660도의 근처까지 올린 상태에서 일정시간을 유지하여 Al의 결정을 성장시킨 후(S203), 산소와 접하게 하면 표면은 Al2O3의 결정 상태가 된다(S204). 이때 알루미늄의 금속층(330)은 100㎛이하의 두께를 갖는 것이 바람직하다.
이 경우, 고온에서 Al은 유리 기판으로 확산되므로 이를 방지하기위하여 유리와 금속 박막 사이에서 확산방지막(diffusion barrier)의 역할을 하도록 SiN과 같은 상기 버퍼층(320)을 사용하는 것이 바람직하다(S201, S202).
상기 금속층(330)은 저온에서의 결정성장이 가능하도록 낮은 용융점(melting point)을 갖고 산화가 이루어지는 온도에서 낮은 증기압을 갖는 것이 바람직하며, 상기 금속산화막층(340)위에 형성될 반도체층(350)과 격자 상수가 크게 차이가 나지 않는 것으로 선택되어야 한다. 예를 들어서 상기 반도체층(350)으로 실리콘이 사용되는 경우, 상기 금속층(330)으로 알루미늄(Al)을 선택하는 것이 바람직하다.
또한 상기 금속층(330)에 적당한 도핑을 함으로써 형성된 금속산화막층(340)은 투명전극으로 사용할 수도 있다. 예를 들어서 인듐(In)과 주석(Sn)의 합금을 금속층(330)으로 사용함으로써 투명전극인 산화인듐주석(Indium Tin Oxide:이하 'ITO'라 한다.) 박막을 얻을 수 있다.
반도체층(350)의 결정성장은 반도체층을 형성하고 결정화시키는 고체상 에피 택시 공정(SPC)을 사용하거나 이온빔증착(IBD)등을 사용하여 얻어질 수 있다. 일반적인 고체상 에피택시 공정(SPC)을 사용하는 경우, 씨앗층이 없이 결정이 무작위로 성장하여 장시간의 열처리가 필요하고 결정의 크기가 작음에 비하여 본 발명에 의해 얻어지는 반도체 결정은 씨앗층이 존재하므로 결정의 성장 시간이 짧고 결정의 크기가 크며, 결정의 방향이 씨앗층에 의하여 선택된 방향을 갖게 된다. 또한 하부의 금속은 반도체 층과 격리되므로, 형성된 반도체층은 금속 불순물을 포함하지 않는다.
도 5는 본 발명의 다른 일 실시 예에 따라 결정 성장된 반도체를 제조하는 공정의 흐름도이고, 도 6은 본 발명의 다른 일 실시 예에 따라 결정 성장된 반도체층이 포함된 단면도이다.
도 5 및 도 6을 참조하면, 본 발명에 따른 반도체의 결정성장 방법은, 기판(610) 상부에 버퍼층(620)을 형성하는 버퍼층 형성 단계(S501). 상기 버퍼층(620) 상부에 금속층(630)을 형성하는 금속층 형성 단계(S502), 상기 금속층(630)을 결정성장 시키는 금속층 결정성장 단계(S503), 결정성장된 상기 금속층(630)의 표면을 질화시켜 금속질화막층(640)을 형성하는 금속질화막층 형성 단계(S504) 및 상기 금속질화막층(640) 상부에 반도체층(650)을 결정성장 시키는 반도체층 결정성장 단계(S505)를 포함한다.
상기 버퍼층 형성 단계(S501). 상기 금속층 형성 단계(S502) 및 상기 금속층 결정성장 단계(S503)는 도 2에 도시된 방법과 동일하며 도 2의 결정성장된 상기 금속층(330)의 표면을 산화시켜 금속산화막층(340)을 형성하는 금속산화막층 형성 단 계(S204)는 상기 금속층(630)의 표면을 질화시켜 금속질화막층(640)을 형성하는 금속질화막층 형성 단계(S504)로 대체될 수 있다.
상기 금속질화막층(640)을 사용하는 경우에 상기 금속층(630)으로 Ti, Ni, Ta, Al, Cr, Si, Ga이나 그 화합물이 사용될 수 있으며, 상기 금속층(630)은 표면 산화(S204)를 사용하지 않고 질소 분위기에서 질화시키는 과정(S604)을 사용한다.
이후 반도체층(650)의 결정성장은 반도체층(650)을 형성하고 결정화시키는 고체상 에피택시 공정(SPC)을 사용하거나 이온빔증착(IBD)등을 사용하여 얻어질 수 있다.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체의 결정성장 방법은 금속층을 결정화 시키고 상기 금속층의 표면을 산화 또는 질화시키는 방법을 사용함으로써 비교적 낮은 온도에서 간단한 공정을 통해 금속 불순물을 포함하지 않으면서 결정 크기가 큰 반도체 결정 성장용 씨앗층을 얻을 수 있는 효과가 있다.
또한 이와같이 결정 크기가 큰 씨앗층위에 결정 성장된 반도체는 결정경계의 밀도가 낮으므로 이동도와 수명이 크고, 따라서 전기적 특성이 우수한 반도체 회로 를 제작할 수 있다는 장점이 있다.
Claims (8)
- 기판 상부에 버퍼층을 형성하는 버퍼층 형성 단계;상기 버퍼층 상부에 금속층을 형성하는 금속층 형성 단계;상기 금속층을 결정성장 시키는 금속층 결정성장 단계;결정성장된 상기 금속층의 표면을 산화시켜 금속산화막층을 형성하는 금속산화막층 형성 단계; 및상기 금속산화막층 상부에 반도체층을 결정성장 시키는 반도체층 결정성장 단계를 포함하는 것을 특징으로 하는 반도체의 결정성장 방법.
- 기판 상부에 버퍼층을 형성하는 버퍼층 형성 단계;상기 버퍼층 상부에 금속층을 형성하는 금속층 형성 단계;상기 금속층을 결정성장 시키는 금속층 결정성장 단계;결정성장된 상기 금속층의 표면을 질화시켜 금속질화막층을 형성하는 금속질화막층 형성 단계; 및상기 금속질화막층 상부에 반도체층을 결정성장 시키는 반도체층 결정성장 단계를 포함하는 것을 특징으로 하는 반도체의 결정성장 방법.
- 제 1항 또는 2항에 있어서, 상기 기판은다결정 기판 또는 비정질 기판인 것을 특징으로 하는 반도체의 결정성장 방 법.
- 제 1항에 있어서, 상기 금속층은Al, In, Sn, Ti, Cu, Ag. Au 및 그 화합물 중 선택된 어느 하나인 것을 특징으로 하는 반도체의 결정성장 방법.
- 제 2항에 있어서, 상기 금속층은Ti, Ni, Ta, Al, Cr, Si, Ga 및 그 화합물 중 선택된 어느 하나인 것을 특징으로 하는 반도체의 결정성장 방법.
- 제 1항 또는 2항에 있어서, 상기 금속층은100 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 반도체의 결정성장 방법.
- 제 1항에 있어서, 상기 금속산화막 층은투명 전극으로 사용되는 것을 특징으로 하는 반도체의 결정성장 방법.
- 제 1항 또는 제 2항에 있어서, 상기 반도체층은고체상 에피택시 공정(SPC) 또는 이온빔증착(IBD)을 통해 형성되는 것을 특징으로 하는 반도체의 결정성장 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070025270A KR100870111B1 (ko) | 2007-03-15 | 2007-03-15 | 반도체의 결정성장 방법 |
| PCT/KR2008/001434 WO2008111814A1 (en) | 2007-03-15 | 2008-03-14 | Method of growing crystals in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070025270A KR100870111B1 (ko) | 2007-03-15 | 2007-03-15 | 반도체의 결정성장 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080084098A KR20080084098A (ko) | 2008-09-19 |
| KR100870111B1 true KR100870111B1 (ko) | 2008-11-25 |
Family
ID=39759706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070025270A KR100870111B1 (ko) | 2007-03-15 | 2007-03-15 | 반도체의 결정성장 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100870111B1 (ko) |
| WO (1) | WO2008111814A1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012005389A1 (ko) * | 2010-07-06 | 2012-01-12 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| KR20190111725A (ko) * | 2018-03-23 | 2019-10-02 | 잉 홍 | 수직 나노와이어 반도체 소자 및 그 제조 방법 |
| US11342183B2 (en) | 2018-03-23 | 2022-05-24 | Ying Hong | Vertical nanowire semiconductor device and manufacturing method therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040069526A (ko) * | 2003-01-29 | 2004-08-06 | 엘지전자 주식회사 | 질화물 화합물 반도체의 결정성장 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194295B1 (en) * | 1999-05-17 | 2001-02-27 | National Science Council Of Republic Of China | Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal |
| US6265297B1 (en) * | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
| US6495422B1 (en) * | 2001-11-09 | 2002-12-17 | Taiwan Semiconductor Manfacturing Company | Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application |
-
2007
- 2007-03-15 KR KR1020070025270A patent/KR100870111B1/ko not_active IP Right Cessation
-
2008
- 2008-03-14 WO PCT/KR2008/001434 patent/WO2008111814A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040069526A (ko) * | 2003-01-29 | 2004-08-06 | 엘지전자 주식회사 | 질화물 화합물 반도체의 결정성장 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012005389A1 (ko) * | 2010-07-06 | 2012-01-12 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| KR20190111725A (ko) * | 2018-03-23 | 2019-10-02 | 잉 홍 | 수직 나노와이어 반도체 소자 및 그 제조 방법 |
| KR102188570B1 (ko) * | 2018-03-23 | 2020-12-09 | 홍잉 | 수직 나노와이어 반도체 소자 및 그 제조 방법 |
| US11342183B2 (en) | 2018-03-23 | 2022-05-24 | Ying Hong | Vertical nanowire semiconductor device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080084098A (ko) | 2008-09-19 |
| WO2008111814A1 (en) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5818853B2 (ja) | ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス | |
| US6821875B2 (en) | Low area metal contacts for photovoltaic devices | |
| US9406730B2 (en) | Thin film transistor and organic light emitting device including polycrystalline silicon layer | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR101304286B1 (ko) | 다결정층 제조방법 | |
| KR100870111B1 (ko) | 반도체의 결정성장 방법 | |
| US11476116B2 (en) | Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology | |
| KR20020056114A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6703289B2 (en) | Method for forming crystalline silicon layer and crystalline silicon semiconductor device | |
| KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20210359146A1 (en) | Highly-textured thin films | |
| JP2010534412A (ja) | 結晶性半導体薄膜の製造方法 | |
| US7175706B2 (en) | Process of producing multicrystalline silicon substrate and solar cell | |
| KR101040984B1 (ko) | 비정질 물질의 상변화 방법 | |
| JP2004172556A (ja) | 半導体素子及びその製造方法 | |
| US11417519B2 (en) | High mobility silicon on flexible substrates | |
| RU100336U1 (ru) | Тонкопленочный фотоэлектрический элемент | |
| KR100786801B1 (ko) | 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 | |
| JP4614616B2 (ja) | ＺｎＴｅ単結晶及びその製造方法 | |
| KR100271812B1 (ko) | 비정질막을결정화하는방법 | |
| AU2001255984B2 (en) | Low area metal contacts for photovoltaic devices | |
| JPH02291123A (ja) | 炭化珪素半導体装置 | |
| KR100476169B1 (ko) | Ｍｏ기판을 이용한 다결정 ＴＦＴ의 제조방법 | |
| AU2001255984A1 (en) | Low area metal contacts for photovoltaic devices | |
| KR20030047571A (ko) | 실리콘박막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |