KR100869855B1 - Ｃｃｄ이미지신호의 고속 상관이중샘플링 구조 - Google Patents

Abstract

본 발명은 CCD 이미지 센서의 출력 기준신호 및 이미지신호를 정밀하게 샘플링하기 위한 상관이중샘플링 기법에 관한 것으로서, 더욱 상세하게는 기준신호 및 이미지신호의 샘플링 클럭의 공정, 공급전압 및 온도 변이에 따른 불확실성을 제거함으로써, 고속의 샘플링이 가능하게 하는 기법에 관한 것이다.

이를 위하여 본 발명은, 두 개의 샘플링 클럭에 대해 각각 클럭 보정장치를 사용하는데, 상기 클럭 보정장치는 부의 지연을 이용하여 입력 클럭에 대해 지연이 없는 클럭을 발생함으로써 클럭지연 시간의 변이를 제거하도록 구성된다. 이렇게 발생된 클럭을 상관이중샘플링장치에 가하여 일정한 위치에서 샘플링 함으로써 아날로그 파형이 급격히 변하는 고속의 CCD이미지 센서 신호의 샘플링 오차가 발생하지 못하도록 하는 효과가 있다.

CCD, 상관이중샘플링, CDS, 아날로그 프론트 앤드, AFE, 클럭 보정

Description

ＣＣＤ이미지신호의 고속 상관이중샘플링 구조{High-Speed Sampling Structure for CCD Image Signal}

본 발명은 CCD 이미지센서의 아날로그 출력신호를 입력받아 디지털 출력으로 변환하여 주는 CCD 이미지센서용 아날로그 프론트 엔드(Analog Front End:AFE)칩에 적용할 수 있는 상관이중샘플링(Correlated Double Sampling:CDS) 기법에 관한 것으로서, 더욱 상세하게는 고속 데이터 입력의 경우 샘플링 클럭의 흔들림에 의한 불확실성에 의해 발생하는 샘플링 오차를 제거할 수 있는 CCD 이미지 신호의 고속 샘플링 구조에 관한 것이다.

도 3은 저주파 CCD 이미지센서의 출력신호의 한 주기를 도시한 도면이다.

도 3을 참조하면, 클럭A로는 기준신호에 해당하는 사전충전 값을 샘플링하고, 클럭B로는 아날로그 이미지 신호를 샘플링하며, 이 두 번의 연속 샘플링을 통해 그 차이에 해당하는 값으로 CCD이미지신호가 형성되는 상관이중샘플링을 수행한다.

상관이중샘플링이란 상기 기준신호와 아날로그 이미지 신호의 차이를 이용하여 잡음을 제거하는데, 일반적으로 아날로그 신호를 증폭 또는 감쇄시키고 디지털로 변환하는 회로를 하나의 칩 상에 집적화시킨 아날로그 프론트 엔드칩에 포함되어 구성되어 있다.

일반적으로 CCD 이미지센서로부터 입력되는 신호를 샘플링하기 위한 아날로그 프론트 앤드 회로의 구성을 도 1를 통해 살펴본다.

상기 아날로그 프론트 앤드 회로(100)는 외부로부터 입력되는 클럭을 레벨변환 및 버퍼링하여 출력하는 클럭변환수단(10)과; 상기 클럭변환수단(10)에서 제공되는 클럭으로 CCD 이미지센서로부터 출력되는 기준신호와 아날로그 이미지 신호를 샘플링하고, 샘플링된 기준신호와 아날로그 이미지 신호의 차를 구하는 상관이중샘플링수단(20)과; 상기 상관이중샘플링수단(20)에서 제공되는 신호를 증폭하는 가변이득수단(30); 및 상기 가변이득수단(30)으로부터 제공되는 신호를 디지털 데이터 신호로 변환하는 아날로그 디지털 변환수단(40)으로 이루어진다.

상기와 같이 구성된 아날로그 프론트 앤드 회로(100)에서 CCD 이미지센서로부터 출력되는 기준신호와 아날로그 이미지신호를 샘플링하기 위해서는 기준신호를 샘플링하기 위한 클럭1과 아날로그 이미지를 샘플링하기 위한 클럭2가 필요한데, 클럭1이나 클럭2는 상기 아날로그 프론트 앤드(100) 칩 밖에서 공급되기 때문에 상기 클럭변환수단(10)은 클럭1과 클럭2를 레벨변환 및 버퍼링을 하여 클럭A와 클럭B로 각각 변환하는 것이다.

그러나, 상관이중샘플링을 위한 두 개의 입력 클럭1과 클럭2를 도 3에서와 같이 레벨변환 및 버퍼링하는 경우 출력되는 클럭A 및 클럭B에는 일정한 크기의 지연시간 d를 발생하게 되고, 이 지연시간 d는 공정, 공급전압 및 온도변화에 대해서 일정하지 않고 흔들림이 발생하므로 샘플링의 불확실 구간을 갖게 된다.

실제로 클럭변환수단(10)의 클럭1, 2에 대해 출력되는 클럭A, B의 파형은 도 4에 보이는 바와 같이 입력 클럭1, 2에 비해 d만큼 지연되었으며, 클럭 파형이 불확실해 진 것을 확인할 수 있다.

그러므로, 상기 샘플 앤 홀더에서 이러한 불확실 구간을 갖는 클럭A와 클럭B로 기준신호 값과 아날로그 이미지 신호 값을 샘플링하게 되면, 기준신호 값과 아날로그 이미지 신호 값이 흔들리게 되고 특히, 고속의 CCD이미지 신호의 경우는 샘플링 클럭의 지연이 더 큰 영향을 끼치게 된다.

도 5에 보이는 바와 같이, 일반적으로 고속의 CCD이미지 신호는 도 3의 저속 CCD 이미지 신호에 비해 기준신호 값과 아날로그 이미지 신호 값이 빨리 변하기 때문에 사전 충전 값을 제공하는 구간과 이미지 신호구간이 명확하지 않게 되는데, 이러한 특성을 갖는 고속 CCD이미지 신호를 상기 클럭A, B로 샘플링하게 되면, 저속의 CCD이미지 신호에 비해 기준신호 값과 아날로그 이미지 신호 값이 많이 흔들리게 되는 것이다.

따라서, 종래의 상관샘플링기법으로 저속의 CCD 이미지신호를 샘플링하면 이러한 불확실 구간이 샘플링의 정밀도에 큰 영향이 미치지 않으나, 고속의 경우에는 큰 영향을 미치게 되어 결국 상관이중샘플링 된 신호에 오차를 발생시키게 되는 문제점이 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 샘플링 클럭의 레벨이동이나 버퍼링을 위하여 필연적으로 수반되는 클럭 지연시간 d를 상쇄시킴으로써, 샘플링 클럭의 시간지연 및 불확실 구간에 의한 샘플링 오차를 제거하고자 하는 것을 그 목적으로 한다.

이와 같은 목적을 달성하기 위해 본 발명은 고주파 CCD 이미지센서의 출력 영상을 상관이중샘플링함에 있어서, 샘플링 클럭1, 2를 레벨이동이나 버퍼링하는 과정에서 발생되는 클럭지연시간 d를 부(negative)의 지연을 구현하여 보상하는 클럭보정수단으로 상쇄시키도록 하는 것을 특징으로 한다.

바람직하기는 상기 클럭보정수단은 내부에 피드백 루프를 가지고 있어 부(negative)의 지연을 구현하여 클럭 지연경로의 지연시간을 보상할 수 있는 지연고정루프(Delay-Locked Loop)로 이루어진다.

바람직하기는 또한 상기 클럭보정수단은 내부에 피드백 루프를 가지고 있지 않지만 오픈루프(open loop)를 이용하여 부의 지연시간을 구현해 클럭 지연경로의 지연시간을 보상할 수 있는 오픈루프 클럭 회로(open loop clocking circuit)로 이 루어진다.

이상에서와 같이 본 발명에 의하면, 클럭보정수단에 의해 출력 클럭(클럭A, B)의 위상이 입력 클럭(클럭1, 2)과 동일하게 됨으로써, 15MSPS이상의 고속 CCD 이미지 신호의 정밀한 샘플링이 가능하여 정확한 상관이중샘플링을 수행할 수 있는 효과가 있다.

본 발명은 도 6에 보이는 바와 같이 구성된다.

이하, 도면을 참조하여 본 발명의 구성을 살펴본다.

도 6은 본 발명에 따른 아날로그 프론트 앤드 회로도를 도시한 도면이고, 도 7은 본 발명에 따른 CCD이미지신호의 고속 상관이중샘플링 구조를 개략적으로 도시한 도면이며, 도 8은 본 발명의 클럭보정장치에 지연고정루프를 구성한 회로도이고, 도 9는 본 발명의 클럭보정수단에 지연고정루프를 구성한 회로도이다.

먼저, 외부로부터 입력되는 클럭의 레벨이동이나 버퍼링을 하고, 이 과정에서 발생한 지연시간을 부(negative)의 지연을 구현하여 상쇄시켜 입력과 동일한 위상의 클럭을 출력하는 클럭보정수단(50)과; CCD의 블랙레벨 검색 구간 동안 하기 샘플 앤 홀드수단(21)의 출력을 입력받아 기준신호와 이미지신호의 블랙레벨 값을 구하는 블랙레벨처리수단(22)과; 샘플링 구간 동안 상기 블랙레벨처리수단(22)에서 제공되는 각 기준신호 및 이미지신호의 블랙레벨을 상기 클럭보정수단(50)의 클럭 주기에 따라 각각 샘플링하여 기준신호 및 이미지신호에서 블랙레벨을 제거하는 샘플 앤 홀드 수단(21)과; 상기 샘플 앤 홀드 수단(21)으로부터 기준신호와 이미지신호를 입력받아 두 신호의 차를 출력하는 데이터동기 및 버퍼링 수단(23)과; 상기 샘플된 신호를 증폭하는 가변이득수단(30) 및 상기 가변이득수단(30)으로부터 제공되는 신호를 디지털 데이터 신호로 변환하는 아날로그 디지털 변환수단(40)로 이루어진다.

상기 클럭보정수단(50)은 부(negative)의 지연을 구현하여 상쇄시켜 입력과 동일한 위상의 클럭을 출력하는 지연고정루프(51)를 더 포함하는데, 두 개의 샘플링 클럭1과 클럭2에 대해 각각 클럭보정수단(50)을 구성한다.

상기와 같이 구성된 본 발명의 CCD이미지신호의 고속 상관이중샘플링 과정은 우선, 종래와 동일하게 클럭보정수단(50)에서 외부로부터 입력받은 클럭1, 2를 레벨변환 및 버퍼링하게 되는데, 이때 지연고정루프(51)는 이 과정에서 발생하는 지연시간을 부(negative)의 지연을 구현하여 클럭지연경로의 지연시간을 보상함으로써, 지연시간을 상쇄시켜 주게 된다.

이로써 상기 클럭보정수단(50)에서 출력되는 클럭5와 클럭6은 입력받은 클럭 1 및 클럭2와 같은 위상을 갖게 되는 것이다.

이렇게 출력된 상기 클럭5와 클럭6은 상관이중샘플링수단(20)으로 가해지고, 상기 상관이중샘플링수단(20)은 CCD 이미지센서로부터 입력되는 기준신호와 아날로그 이미지신호의 블랙레벨 값을 구한 뒤, 각각의 기준신호와 아날로그 이미지신호에서 블랙레벨을 제거하고, 블랙레벨이 제거된 두 신호 기준신호와 아날로그 이미지신호의 차를 구해 가변이득수단(30)으로 출력하면, 상기 가변이득수단(30)은 입력받은 신호를 증폭하고, 증폭된 신호는 아날로그 디지털 변환수단(40)을 거쳐 디지털 데이터 신호로 변환되어 출력된다.

한편, 상기 클럭보정수단(50)을 도 9에 도시된 바와 같이 부의 지연시간을 구현하여 클럭지연경로의 지연시간을 보상할 수 있는 또 따른 회로인 오픈루프 클럭회로(52)를 하여 동일한 효과를 얻을 수도 있다.

도 1은 종래의 CCD이미지센서로부터 입력되는 신호를 샘플링하기 위한 구성을 개략적으로 도시한 도면

도 2는 종래의 클럭변환수단의 클럭경로 모델을 개략적으로 도시한 도면

도 3은 저주파 CCD이미지센서의 출력신호의 한 주기를 도시한 도면

도 4는 종래의 클럭변환수단의 클럭1, 클럭2에 대해 출력되는 클럭A, 클럭B의 파형을 도시한 도면

도 5는 일반적인 고주파 CCD 이미지센서의 출력 파형을 도시한 도면

도 6은 본 발명에 따른 아날로그 프론트 앤드 회로도를 도시한 도면

도 7은 본 발명에 따른 CCD이미지신호의 고속 상관이중샘플링 구조를 개략적으로 도시한 도면

도 8은 본 발명의 클럭보정수단에 지연고정루프를 구성한 회로도

도 9는 본 발명의 클럭보정수단에 지연고정루프를 구성한 회로도

<도면의 주요부분에 대한 설명>

100:아날로그 프론트 앤드(analog front end) 회로

10:클럭변환수단 20:상관이중샘플링수단

21:샘플 앤 홀드 수단 22:블랙레벨처리수단

23:데이터동기 및 버퍼링수단 30:가변이득수단

40:아날로그 디지털 변환수단 50:클럭보정수단

51:지연고정루프(delay locked loop)

52:오픈 루프 클럭회로(open loop clocking circuit)

Claims (3)

1. CCD 이미지 센서의 아날로그 출력신호를 디지털 신호로 변경하는 아날로그 프론트-엔드 칩에 입력되는 기준신호와 이미지신호를 각각 다른 타이밍과 다른 클럭으로 상관이중샘플링하는 기법에 있어서,

   외부로부터 입력되는 클럭의 레벨이동이나 버퍼링을 하고, 이 과정에서 발생한 지연시간을 부(negative)의 지연을 구현하여 상쇄시켜 입력과 동일한 위상의 클럭을 출력하는 클럭보정수단과; 상기 클럭보정수단에서 제공되는 클럭으로 CCD이미지센서의 기준신호와 아날로그 이미지신호를 샘플링하고, 두 샘플링 신호의 차를 구하는 상관이중샘플링수단과; 상기 상관이중샘플링수단에서 제공되는 신호를 증폭하는 가변이득수단; 및 상기 가변이득수단으로부터 제공되는 신호를 디지털 데이터 신호로 변환하는 아날로그 디지털 변환수단으로 이루어진 것을 특징으로 하는 CCD이미지신호의 고속 상관이중샘플링 구조
2. 제1항에 있어서,

   상기 클럭보정수단은 내부에 피드백 루프를 가지고 있어 부(negative)의 지연을 구현하여 클럭지연경로의 지연시간을 보상할 수 있는 지연고정루프(Delay-Locked Loop)로 이루어진 것을 특징으로 하는 CCD이미지신호의 고속 상관이중샘플링 구조
3. 제1항에 있어서,

   상기 클럭보정수단은 내부에 피드백 루프를 가지고 있지 않지만 오픈루프(open loop)를 이용하여 부의 지연시간을 구현해 클럭지연경로의 지연시간을 보상할 수 있는 오픈루프 클럭 회로(open loop clocking circuit)로 이루어진 것을 특징으로 하는 CCD이미지신호의 고속 상관이중샘플링 구조

Images