KR100867084B1 - 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법 - Google Patents

액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법 Download PDF

Info

Publication number
KR100867084B1
KR100867084B1 KR1020070066390A KR20070066390A KR100867084B1 KR 100867084 B1 KR100867084 B1 KR 100867084B1 KR 1020070066390 A KR1020070066390 A KR 1020070066390A KR 20070066390 A KR20070066390 A KR 20070066390A KR 100867084 B1 KR100867084 B1 KR 100867084B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
analog buffer
signal
input terminal
crystal cell
Prior art date
Application number
KR1020070066390A
Other languages
English (en)
Inventor
유충식
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070066390A priority Critical patent/KR100867084B1/ko
Application granted granted Critical
Publication of KR100867084B1 publication Critical patent/KR100867084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 아날로그 버퍼에서 액정표시소자에 데이터신호를 인가할 때 순간적인 전류흐름에 의해 발생되는 쇼트전류를 감쇠시킬 수 있도록 외부에서 발생되는 전압을 내부의 아날로그 버퍼의 입력으로 재활용하도록 하는 액정표시소자 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법에 관한 것이다.
본 발명에 따른 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법은, 아날로그 버퍼에서 외부 패널의 액정셀들로 공급되는 신호전압을 절환하는 멀티플렉서를 개방시키는 하이 임피던스 구간에서는 제1 액정셀의 입력전압을 하이신호를 출력하는 제1 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시킴과 아울러 제2 액정셀의 입력전압을 로우신호를 출력하는 제2 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시키는 단계와, 제1 액정셀의 입력전압을 로우신호를 출력하는 제2 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시킴과 아울러 제2 액정셀의 입력전압을 하이신호를 출력하는 제1 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시키는 단계를 반복하고, 구동구간에서는 액정셀의 각 입력전압이 아날로그 버퍼측으로 궤환입력되는 것을 차단한 상태에서 제1, 제2 아날로그 버퍼의 출력을 제1 액정셀과 제2 액정셀에 교번공급하도록 함을 특징으로 한다.
아날로그 버퍼, 쇼트전류, 액정표시소자,

Description

액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법{Control method of Device for reducing short current of analog buffer for LCD}
도 1은 종래 연산증폭기를 이용한 아날로그 버퍼,
도 2는 도 1에 도시된 아날로그 버퍼의 구동시 파형도,
도 3은 본 발명의 구성도,
도 4는 도 3에 도시된 아날로그 버퍼의 구동시 파형도,
도 5는 본 발명의 사용상태도.
<도면의 주요부분에 대한 부호의 설명>
10 -- 아날로그 버퍼, 20 -- 멀티플렉서,
30 -- 출력 리셋 스위치, 40 -- 액정셀,
50 -- 출력궤환스위치, 60 -- 신호입력스위치,
70 -- 저항열, 80 -- 감마 버퍼.
본 발명은 액정표시소자를 구동하기 위해 사용되는 아날로그 버퍼에서 액정표시소자에 데이터신호를 인가할 때 순간적인 전류흐름에 의해 발생되는 쇼트전류를 감쇠시키기 위한 액정표시소자 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법에 관한 것으로, 더욱 상세하게는 외부에서 발생되는 전압을 내부의 아날로그 버퍼의 입력으로 재활용하여 쇼트전류를 감쇠시킬 수 있도록 액정표시소자 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법에 관한 것이다.
일반적으로, 액정표시장치는 유전 이방성을 갖는 액정셀이 매트릭스 형태로 배치된 액정패널과 상기 액정패널을 구동하기 위한 구동회로를 구비하고, 아울러 행방향과 열방향으로 데이터라인들과 게이트라인들이 각각 교차배열되어 각 교점에 각 액정셀이 연결된다. 그리고 상기 게이트라인들에는 타이밍 콘트롤러에서 발생되는 수평동기신호 및 수직동기신호에 근거하여 발생되는 게이트신호가 인가되고 데이터라인에는 적, 청, 녹 비디오신호에 근거하여 발생되는 데이터신호가 인가되어 각 액정셀의 광투과율을 조절함으로써 원하는 영상을 표시하게 된다.
즉, 각 액정셀에는 상기 게이트라인에 게이트가 연결되고 데이터라인에 소오스가 연결된 박막 트랜지스터가 구비되어 있어서, 상기 박막 트랜지스터는 게이트라인에 하이신호가 공급될 때 턴온되어 데이터라인으로부터의 비디오신호를 액정셀에 공급될 수 있도록 하고 게이트라인에 로우신호가 공급될 때 턴오프되어 액정셀에 충전된 비디오신호가 유지되게 한다.
특히, 게이트라인과 데이터라인에는 게이트 드라이버와 데이터 드라이버를 통해 신호를 공급하게 되며, 각 드라이버에는 각 라인의 RC 로드량에 따라 각 라인으로 공급되는 신호의 왜곡을 방지하기 위하여 아날로그 버퍼가 구비되어 있다. 이러한 아날로그 버퍼는 통상 연산증폭기나 인버터 등을 이용하여 회로구성을 하고 있다.
도 1은 종래 연산증폭기를 이용한 아날로그 버퍼(10:10A, 10B)를 액정셀(40:40A, 40B)의 구동소자로 사용하는 도면을 나타낸다. 여기서 도 1의 (a)는 하이신호를 출력하는 제1 아날로그 버퍼(10A)가 제1 액정셀(40A)로 하이신호를 전송하고 로우신호를 출력하는 제2 아날로그 버퍼(10B)가 제2 액정셀(40B)로 로우신호를 전송하는 구동상태를 나타내는 한편 도 1의 (b)는 제1 아날로그 버퍼(10A)가 제2 액정셀(10B)로 하이신호를 전송하고 제2 아날로그 버퍼(10B)가 제1 액정셀(40A)로 로우신호를 전송하는 구동상태를 나타낸다. 이는 동일한 액정셀 즉 픽셀에 하이신호나 로우신호를 계속해서 보내주면 액정의 상태가 나빠져 화면에 이상이 생기므로 하이신호와 로우신호를 교번으로 보내주기 위함이다. 이를 위해 제1, 제2 아날로그버퍼(10A)(10B)와 제1, 제2 액정셀(40A)(40B) 사이에는 한 쌍의 스위칭소자가 각각 구비된 멀티플렉서(20: 20A, 20B)가 연결되어 있다.
아울러, 도 1의 (c)는 출력 리셋(Out Reset)을 사용하는 경우의 하이 임피던스 상태를 나타내고, 도 1의 (d)는 출력 리셋(Out Reset)을 사용하지 않는 경우의 하이 임피던스 상태를 나타낸다.
그리고 도 2는 도 1에 도시된 아날로그 버퍼의 구동시 파형도를 나타낸 것으 로, 도 2의 (a)는 출력 리셋을 사용하는 경우의 파형도를 나타내고, 도 2의 (b)는 출력 리셋을 사용하지 않는 경우의 파형도를 나타낸다. 도 2에서 점선으로 표시된 파형은 내부 아날로그 버퍼(10)의 출력을 나타내며, 실선으로 표시된 파형은 외부 액정셀(40)의 입력을 나타낸다.
또한, 연산증폭기로 이루어진 아날로그 버퍼(10)의 출력단과 반전단자가 연결되고 비반전단자로 해당 데이터신호가 입력되도록 이루어져 있으며, 출력 리셋시 액정셀(40)들을 쇼트시키는 출력 리셋 스위치(30)를 구비하고 있다. 여기서 액정셀(40) 내의 저항과 콘덴서들은 액정패널의 한 픽셀이 갖는 부하를 등가회로로 나타낸 것이다.
이와 같은 회로에서, 도 2에 도시된 바와 같이 타이밍 콘트롤러(도시되지 않음)에서 랫치 인풋 또는 데이터 전송 이라는 신호(TCON)를 액정구동회로로 보내주면, 액정구동회로에서는 내부 랫치에 저장하고 있던 정보를 내부 디코더를 를 거쳐 외부 출력 버퍼 즉 아날로그 버퍼(10)로 출력한다. 이와 같이 타이밍 콘트롤러에서 '랫치인풋' 또는 '랫치 인에이블' 또는 '데이터 전송'이라고 불리는 신호(TCON)가 나오는 시점에서 아날로그 버퍼(10)는 입력 데이터를 받아서 드라이빙을 시작한다.
즉, 아날로그 버퍼(10)의 출력은 도 1의 (c)에 도시된 바와 같이 액정셀(40) 측으로의 신호를 절환하는 멀티플렉서(20)가 개방되고 출력 리셋 스위치(30)가 접속된 상태를 유지하여 하이 임피던스 구간으로 존재하고, 이때 받은 데이터와 외부 데이터간에 전압차가 발생한다. 이와 같이 전압차가 발생함에 따라 아날로그 버퍼(10) 내부와 외부간의 순간적인 전류의 흐름이 생기게 되고, 또한 아날로그 버 퍼(10) 외부단인 액정셀(40)에서의 순간적인 전압변동이 도 2에서 A로 표시한 바와 같은 쇼트성 출력전압으로 발생하게 된다.
도 2에서 A는 도 1에 도시된 종래 회로에서 발생되어지는 쇼트성 출력 파형을 나타내고, 또한 도 2 (a)의 B는 버퍼 측면에서 하이 임피던스인 구간으로서 액정셀(40)에서의 출력 리셋 또는 전하 분배(Charge Sharing) 구간을 나타내고, 도 2의 (b)에서의 B 는 출력 리셋을 하지 않고 단순히 하이 임피던스인 구간을 나타낸다.
이와 같은 쇼트성 전류변화는 액정셀(40)의 데이터라인과 게이트라인간의 혼선(Cross Talk)현상을 유발할 수 있고, 액정 화면의 화상을 깨뜨리게 된다.
또한, 쇼트성 전류 변화는 아날로그 버퍼(10)를 통하여, 액정셀의 밝기를 나타내는 저항열(R-String)의 전압과, 저항열의 기본전압(Gamma Tap)을 유지시켜주는 감마 버퍼의 전압에도 영향을 주어, 원하지 않는 저항열의 변동과 더 많은 감마 버퍼의 소비전력을 증가시키는 문제점이 있다.
본 발명은 상기한 문제점을 개선하기 위하여 발명한 것으로, 아날로그 버퍼의 외부에서 발생되는 전압을 내부의 아날로그 버퍼의 입력으로 재활용하여, 구동회로의 원치 않는 급변하는 전압변동을 제거하고, 이로 인한 내,외부의 동작시 순간 소비 전력을 줄이고, 외부 액정패널의 혼선(Cross Talk)을 제거할 수 있도록 된 액정표시소자 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법을 제공하고자 함에 발명의 목적이 있다.
삭제
삭제
삭제
본 발명에 따른 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법은, 아날로그 버퍼에서 외부 패널의 액정셀들로 공급되는 신호전압을 절환하는 멀티플렉서를 개방시키는 하이 임피던스 구간에서는 제1 액정셀의 입력전압을 하이신호를 출력하는 제1 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시킴과 아울러 제2 액정셀의 입력전압을 로우신호를 출력하는 제2 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시키는 단계와, 제1 액정셀의 입력전압을 로우신호를 출력하는 제2 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시킴과 아울러 제2 액정셀의 입력전압을 하이신호를 출력하는 제1 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시키는 단계를 반복하고, 구동구간에서는 액정셀의 각 입력전압이 아날로그 버퍼측으로 궤환입력되는 것을 차단한 상태에서 제1, 제2 아날로그 버퍼의 출력을 제1 액정셀과 제2 액정셀에 교번공급하도록 함을 특징으로 한다.
상기에 있어서, 하이 임피던스 상태에서 모든 액정셀들의 입력단을 쇼트시켜 출력 리셋을 수행하도록 함을 특징으로 한다.
상기에 있어서, 하이 임피던스 상태에서 모든 액정셀들의 입력단을 개방시켜 출력 리셋을 수행하지 않음을 특징으로 한다.
이하 예시도면에 의거하여 본 발명의 바람직한 일실시예에 대한 구성 및 작용을 설명한다. 다만, 아래의 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 충분히 이해할 수 있도록 제공되는 것이지, 본 발명의 범위가 다음에 기술되는 실시예에 의해 한정되는 것은 아니다. 또한, 본 발명의 실시예에서 도 1에 도시된 종래 회로의 구성요소와 동일한 기능을 수행하는 구성요소에 대하여는 동일 참조부호를 기재하고 설명의 중복을 피하기 위해 상세한 설명은 생략한다.
도 3은 본 발명에 따른 구성도를 나타낸다. 특히, 도 3의 (a)는 아날로그 버퍼의 구동상태를 나타내는 것으로, 좌측의 회로는 제1 아날로그 버퍼(10A)의 하이신호를 제1 액정셀(40A)로 전송하고 제2 아날로그 버퍼(10B)의 로우신호를 제2 액정셀(40B)로 전송하는 상태의 경우를 나타내는 한편, 우측도면은 제1 아날로그 버퍼(10A)의 하이신호를 제2 액정셀(40B)로 전송하고 제2 아날로그 버퍼(10B)의 로우신호를 제1 액정셀(40A)로 전송하는 상태의 경우를 나타낸다.
이와 같은 아날로그 버퍼(10)의 구동상태에서는, 아날로그 버퍼(10)의 출력단과 액정셀(40)과의 사이에 연결되어 있는 멀티플렉서(20)와 아날로그 버퍼(10)의 신호입력단인 비반전단자에 연결되어 있는 신호입력스위치(60)를 온상태로 접속시키는 한편 외부 패널의 액정셀(40)들을 쇼트시키는 출력 리셋 스위치(30)와 액정셀(40)의 입력측과 아날로그 버퍼(10)의 비반전단자 사이에 연결되어 있는 출력궤환스위치(50)를 개방시켜 외부 패널의 액정셀(40) 측으로 데이터를 전송한다.
이로써, 아날로그 버퍼(10)는 외부 패널의 액정셀(40) 측으로 안정된 출력을 인가할 수 있다.
또한, 도 3의 (b)는 출력 리셋을 사용하는 경우의 하이 임피던스 상태를 나타내고 도 3의 (c)는 출력 리셋을 사용하지 않는 경우의 하이 임피던스 상태를 나 타내는 것으로, 도 3의 (b)와 (c)에서 좌측회로는 제1 액정셀(40A)의 입력단 전압이 제1 궤환스위치(501A)를 매개로 제1 아날로그 버퍼(10A)로 궤환되고 제2 액정셀(40B)의 입력단 전압이 제3 궤환스위치(501B)를 매개로 제2 아날로그 버퍼(10B)로 궤환되는 한편, 우측회로는 제2 액정셀(40B)의 입력단 전압이 제2 궤환스위치(502A)를 매개로 제1 아날로그 버퍼(10A)로 궤환되고 제1 액정셀(40A)의 입력단 전압이 제4 궤환스위치(502B)를 매개로 제2 아날로그 버퍼(10B)로 궤환되는 상태를 나타낸다.
도 3의 (a) 내지 (c)의 좌측과 우측에 도시된 회로는 제1 내지 제4 궤환스위치(501A,502A,501B,502B)들의 접속상태에 따라 동작상태가 교번으로 반복됨을 나타내는 것으로, 이를 통해 동일전압이 지속적으로 액정셀(40)에 인가됨에 따라 액정셀(40)에서 발생될 수 있는 열화가 방지된다.
도 4는 도 3에 도시된 회로의 작동에 따른 파형도를 도시한 것으로, 도 4의 (a)는 출력 리셋을 사용하는 경우의 파형도를 나타내고, 도 4의 (b)는 출력 리셋을 사용하지 않는 경우의 파형도를 나타낸다.
첨부도면에 도시된 바와 같이 본 발명에서 아날로그 버퍼(10)의 출력단이 반전입력단으로 궤환연결되고, 아날로그 버퍼(10)의 출력단에는 액정셀(40)과의 사이에 액정셀(40)로 공급되는 신호전압을 절환하는 멀티플렉서(20)가 각각 연결되며, 상기 신호전압이 입력되는 액정셀(40)들의 입력단들이 출력 리셋 구간에서 액정셀(40)들을 쇼트시키는 출력 리셋 스위치(30)에 의해 상호연결되는 부분은 도 1에 도시된 구조와 동일하다.
본 발명은 이와 더불어 아날로그 버퍼(10)의 출력단과 비반전입력단 사이에 액정패널측에서 발생되는 전압을 궤환시킬 수 있도록 출력궤환스위치(50:501A,502A,501B,502B)가 연결되고, 아날로그 버퍼(10)의 비반전단자에는 신호입력스위치(60:60A,60B)를 통해 신호전압이 인가되는 구조가 추가되어 있다.
보통 액정패널을 구동하기 위한 구동회로의 출력측에 연결되는 아날로그 버퍼(10)의 구동시에는 액정패널의 픽셀 수 만큼의 아날로그 버퍼(10)를 구동하게 되고, 이때 그전에 유지되어 있던 출력값이 무엇이냐에 따라 크기는 입력 전압 전영역 만큼을 구동하게 된다.
이때, 수백 개의 아날로그 버퍼(10)가 동시에 구동하면서, 상당한 양의 전력을 소비하게 되는데, 이때 발생되는 전력의 소비를 줄이기 위하여 출력 리셋(Output Reset) 또는 전하 분배(Charge Sharing)라는 방법을 사용하여, 최대 구동 동작 영역을 '입력전압'에서 '입력전압'을 반으로 줄인 '입력전압/2'만큼으로 줄일 수 있다.
본 발명은 이러한 출력 리셋 방식을 이용하는 아날로그 버퍼 구동에서는 리셋된 전위를 아날로그 버퍼(10)의 입력단으로 입력시키고, 출력 리셋을 하지 않는 구간에서는 현재값을 유지하도록 설계되었다.
즉, 타이밍 콘트롤러(도시되지 않음)에서 액정패널 구동회로 내로 제어신호(도 4의 TCON)가 입력되면, 액정패널 구동회로 내에서는 내부 랫치에 저장하고 있던 데이터를 내부 디코더를 거쳐 아날로그 버퍼(10)의 입력측으로 전송한다.
이때, 출력 리셋을 사용하는 하이 임피던스 구간에서는 도 3의 (b)에 도시된 바와 같이 외부 패널의 모든 픽셀(액정셀(40)로 단일 픽셀만 도시)들을 쇼트시키는 출력 리셋 스위치(30)를 온상태로 접속시키고, 제1 액정셀(10A)과 제2 액정셀(10B)이 교번으로 제1 아날로그 버퍼(10A)와 제 2 아날로그 버퍼(10B)에 접속되도록 출력궤환스위치(50:501A,502A,501B,502B)를 접속시킨다. 또한, 아날로그 버퍼(10)의 출력단과 액정셀(40)과의 사이에 연결되어 있는 멀티플렉서(20)를 모두 개방시키고 아날로그 버퍼(10)의 신호입력단인 비반전단자에 연결되어 있는 신호입력스위치(60)를 개방시킨다.
이와 같이 외부 패널의 모든 픽셀, 즉 액정셀(40)들을 쇼트시킴으로써 '입력전압/2'의 상태를 만들어 낼 수 있고, 이때 발생된 전압을 다시 내부 아날로그 버퍼(10)의 입력단으로 보내면, 내부 아날로그 버퍼(10)의 입.출력은 외부 패널의 모든 액정셀(40)이 가지고 있는 전압으로 같아진다.
그리하여, 타이밍 콘트롤러의 제어신호(TCON)가 하이레벨에서 로우레벨로 떨어지는 시점(도 4에서 B 구간이 끝나는 시점), 즉 아날로그 버퍼(10)가 데이터를 출력하는 시점에서 외부 패널측 입력전압과 내부 아날로그 버퍼(10)의 입력전압간 차이가 없어, 입.출력 쇼트성 파형이 발생되지 않는다. 이와 같은 상태는 도 4의 (b)에 도시되어 있다. 도 4의 (b)에서 점선으로 도시된 파형은 아날로그 버퍼의 출력전압을 나타내고 실선으로 도시된 파형은 액정셀(40)의 입력전압을 나타낸다.
또한, 출력 리셋을 사용하지 않는 하이 임피던스 구간에서는 도 3의 (c)에 도시된 바와 같이 외부 패널의 모든 액정셀(40)들을 쇼트시키는 출력 리셋 스위치(30)를 개방시키고, 그 이외의 스위치들의 접속상태는 도 3의 (b)에 도시된 바와 같다.
이와 같이 출력 리셋을 사용하지 않는 상태의 하이 임피던스 상태에서는 도 4의 (b)에 도시된 바와 같이 현재의 값을 그대로 유지시켜 쇼트성 파형을 만들어 내지 않는다.
도 5는 본 발명의 개략적인 사용상태도를 도시한 것으로, 본 발명에 따른 아날로그 버퍼(10)가 채용된 액정패널의 구동회로에서 저항열(70)과 감마 버퍼(80)의 구성에서 감마 버퍼(80)의 출력단인 C 지점과 감마 탭의 D 지점의 전압을 안정화시켜 고정 전압의 흔들림이 없어지므로 원하지 않는 전력소비를 만들지 않는다.
상기한 바와 같이 본 발명은 디스플레이 등의 부하를 구동시키는 LCD 소스 드라이버, 유기 EL의 OLED 드라이버 및 STN 드라이버 등에 적용하여, 드라이버의 외부에서 발생되는 전압을 드라이버 내부의 아날로그 버퍼의 입력으로 재활용함으로써, 구동회로의 원치않는 급변하는 전압변동을 제거할 수 있고, 이로 인한 내,외부의 동작시 순간 소비 전력을 줄일 수 있으며, 외부 패널의 혼선(Cross Talk)을 제거할 수 있는 효과가 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 아날로그 버퍼에서 외부 패널의 액정셀들로 공급되는 신호전압을 절환하는 멀티플렉서를 개방시키는 하이 임피던스 구간에서는 제1 액정셀의 입력전압을 하이신호를 출력하는 제1 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시킴과 아울러 제2 액정셀의 입력전압을 로우신호를 출력하는 제2 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시키는 단계와, 제1 액정셀의 입력전압을 로우신호를 출력하는 제2 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시킴과 아울러 제2 액정셀의 입력전압을 하이신호를 출력하는 제1 아날로그 버퍼의 신호입력단인 비반전입력단자로 궤환시키는 단계를 반복하고, 구동구간에서는 액정셀의 각 입력전압이 아날로그 버퍼측으로 궤환입력되는 것을 차단한 상태에서 제1, 제2 아날로그 버퍼의 출력을 제1 액정셀과 제2 액정셀에 교번공급하도록 함을 특징으로 하는 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법.
  4. 제3항에 있어서, 하이 임피던스 상태에서 모든 액정셀들의 입력단을 쇼트시켜 출력 리셋을 수행하도록 함을 특징으로 하는 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법.
  5. 제3항에 있어서, 하이 임피던스 상태에서 모든 액정셀들의 입력단을 개방시켜 출력 리셋을 수행하지 않음을 특징으로 하는 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법.
KR1020070066390A 2007-07-03 2007-07-03 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법 KR100867084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070066390A KR100867084B1 (ko) 2007-07-03 2007-07-03 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070066390A KR100867084B1 (ko) 2007-07-03 2007-07-03 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법

Publications (1)

Publication Number Publication Date
KR100867084B1 true KR100867084B1 (ko) 2008-11-04

Family

ID=40283654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066390A KR100867084B1 (ko) 2007-07-03 2007-07-03 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법

Country Status (1)

Country Link
KR (1) KR100867084B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000295044A (ja) * 1999-04-05 2000-10-20 Nec Corp 出力回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000295044A (ja) * 1999-04-05 2000-10-20 Nec Corp 出力回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路

Similar Documents

Publication Publication Date Title
KR100910562B1 (ko) 표시 장치의 구동 장치
KR100527157B1 (ko) 표시장치, 그 구동회로 및 구동방법
KR100968985B1 (ko) 액정 표시 장치 및 그 제어 방법과 휴대 단말기
US5754156A (en) LCD driver IC with pixel inversion operation
US6977635B2 (en) Image display device
CN1979626B (zh) 用于减少其内的热生成的显示面板驱动器
US20070024568A1 (en) Shift register and display device using same
JP4939096B2 (ja) 増幅器及びこれを用いた駆動回路
US20090207118A1 (en) Data driving unit and liquid crystal display
US8223137B2 (en) Liquid crystal display device and method for driving the same
KR100759967B1 (ko) 플랫 패널 표시 장치
JP2008139860A (ja) 表示品質の改善された液晶表示システム及び関連駆動方法
JP2007128033A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US7973785B2 (en) Control board and display apparatus having the same
KR100386128B1 (ko) 액정디스플레이 및 그 구동방법
US7961170B2 (en) Drive circuit of display device and method for driving the display device
JP2014186158A (ja) 表示装置
US9460673B2 (en) LCD panel having overvoltage driving table and method for driving the LCD panel
US8009155B2 (en) Output buffer of a source driver applied in a display
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
US6717468B1 (en) Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
KR101385465B1 (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
KR100867084B1 (ko) 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법
KR20050085739A (ko) 통합된 샘플-앤드-홀드 증폭기와 칼럼 버퍼를 갖는 비디오구동기
KR101100879B1 (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee