KR100864929B1 - 플래시 기억 소자의 형성 방법 - Google Patents

플래시 기억 소자의 형성 방법 Download PDF

Info

Publication number
KR100864929B1
KR100864929B1 KR1020060137327A KR20060137327A KR100864929B1 KR 100864929 B1 KR100864929 B1 KR 100864929B1 KR 1020060137327 A KR1020060137327 A KR 1020060137327A KR 20060137327 A KR20060137327 A KR 20060137327A KR 100864929 B1 KR100864929 B1 KR 100864929B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
film
semiconductor substrate
protective oxide
Prior art date
Application number
KR1020060137327A
Other languages
English (en)
Other versions
KR20080062047A (ko
Inventor
남상우
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137327A priority Critical patent/KR100864929B1/ko
Publication of KR20080062047A publication Critical patent/KR20080062047A/ko
Application granted granted Critical
Publication of KR100864929B1 publication Critical patent/KR100864929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

플래시 기억 소자의 형성 방법을 제공한다. 이 방법은 플로팅 게이트 및 제어 게이트 전극을 수소 리치 산화물로 보호한다. 이로써, 침투된 불소는 수소 리치 산화물에 캡쳐되어 수소화불소로 변환된다. 그 결과, 종래의 불소로 야기되던 문제점을 최소화할 수 있다.
플래시 기억 소자, 불소, 수소화불소, 보호 산화막

Description

플래시 기억 소자의 형성 방법{Method of Forming a Flash Memory Device}
도 1은 종래의 플래시 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 2 내지 도 4는 본 발명의 제1 구현예에 따른 플래시 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 제2 구현예에 따른 플래시 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 플래시 기억 소자의 형성 방법에 관한 것이다.
플래시 기억 소자는 전원 공급을 중단할지라도 저장된 데이터를 그대로 유지하는 비휘발성 특성을 갖는다. 또한, 플래시 기억 소자는 전기적으로 데이터의 기입 및 소거가 가능하다. 이러한 특성들로 인하여, 플래시 기억 소자는 새로운 저장매체로서 각광 받고 있다. 플래시 기억 소자는 전기적으로 고립된 플로팅 게이트내 전하들의 존재유무에 따른 트랜지스터 형태의 셀의 문턱전압 차이를 이용하여 데이터를 저장한다. 즉, 플로팅 게이트내로 전하들이 저장되거나, 플로팅 게이트로부터 전하들을 방출함으로써, 논리 "0" 및 논리 "1"의 데이터를 저장할 수 있다.
종래의 플래시 기억 소자의 형성 방법을 도면을 참조하여 설명한다.
도 1은 종래의 플래시 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 차례로 적층된 터널 산화막(12), 플로팅 게이트(14), ONO막(16) 및 제어 게이트 전극(18)을 포함하는 게이트 패턴을 형성한다. 게이트 패턴 양측의 반도체 기판(10)에 소오스/드레인 영역(20)을 형성하고, 게이트 패턴 양측벽에 스페이서(22)를 형성한다.
식각저지막으로 사용되는 실리콘 질화막(24)을 반도체 기판(10) 상에 형성하고, 실리콘 질화막(24) 상에 산화막(26)을 형성한다. 이어서, 산화막(26) 및 실리콘 질화막(24)을 연속적으로 패터닝하여 소오스/드레인 영역(20)을 노출시키는 콘택홀(28)을 형성하고, 콘택홀(28)을 채우는 콘택 플러그(30)를 형성한다.
상기 콘택홀(28)을 형성하는 식각 공정은 불소를 포함하는 가스를 사용할 수 있다. 또한, 콘택 플러그(30)가 CVD 텅스텐을 포함하는 경우에 WF6 가스를 사용할 수 있다. 이러한 공정들에 의해 발생된 불소는 플로팅 게이트(14) 및 제어 게이트 전극(18)의 측벽을 보호하는 스페이서(22)내로 침투할 수 있다. 침투된 불소는 스페이서(22)를 열화시키고, 특히, 고정된 전하등을 발생시켜 플래시 기억 셀의 특성을 열화시킬 수있다. 예컨대, 플래시 기억 셀의 데이터 유지 능력이 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 종래의 문제점을 해결하기 위한 것으로, 불소로 야기되는 플래시 기억 셀의 특성 열화를 최소화할 수 있는 플래시 기억 소자의 형성 방법을 제공하는데 있다.
본 발명의 다른 기술적 과제는 침투된 불소를 캡쳐(capture)할 수 있는 플래시 기억 소자의 형성 방법을 제공하는데 있다.
본 발명에 따른 플래시 기억 소자의 형성 방법은 플로팅 게이트 및 제어 게이트 전극을 포함하는 셀 게이트 패턴의 측벽을 수소 리치 산화물(Hydrogen rich oxide)으로 보호하는 것이 특징이다. 본 발명의 일 실시예에 따른 플래시 기억 소자의 형성 방법은 반도체 기판 상에 차례로 적층된 터널 절연막, 플로팅 게이트, 블로킹 절연 패턴 및 제어 게이트 전극을 포함하는 게이트 패턴을 형성하고, 게이트 패턴 양측의 반도체 기판에 소오스/드레인 영역을 형성하고, 게이트 패턴 양측벽에 스페이서를 형성하고, 반도체 기판 전면 상에 식각저지막을 형성하고, 식각 저지막 상에 보호 산화막을 형성하는 것을 포함할 수 있다. 보호 산화막 상에 평탄화용 절연막을 형성하고, 평탄화 절연막, 보호 산화막 및 식각저지막을 연속적으로 관통하여 소오스/드레인 영역과 접촉하는 콘택 플러그를 형성한다.
보호 산화막은 침투된 불소를 수소화불소(HF)로 변환하여 캡쳐한다. 이에 따라, 종래의 불소로 야기되던 여러 문제점들을 방지할 수 있다.
본 발명의 다른 실시예에 따른 플래시 기억 소자의 형성 방법은 반도체 기판 상에 차례로 적층된 터널 절연막, 플로팅 게이트, 블로킹 절연 패턴 및 제어 게이트 전극을 포함하는 게이트 패턴을 형성하고, 게이트 패턴 양측의 반도체 기판에 소오스/드레인 영역을 형성하고, 게이트 패턴 양측벽에 보호 산화막으로 이루어진 스페이서를 형성하는 것을 포함할 수 있다. 반도체 기판 전면 상에 식각저지막을 형성하고, 식각저지막 상에 평탄화용 절연막을 형성하고, 평탄화 절연막 및 식각저지막을 연속적으로 관통하여 소오스/드레인 영역과 접촉하는 콘택 플러그를 형성한다.
이하 첨부된 도면을 참조하여 본 발명의 구현예들을 상세하게 설명한다.
제1 구현예
도 2 내지 도 4는 본 발명의 제1 구현예에 따른 플래시 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 반도체 기판(50)에 소자분리막(미도시함)을 형성하여 활성영역을 한정한다. 활성영역 상에 게이트 패턴을 형성한다. 게이트 패턴은 차례로 적층된 터널 절연막(52), 플로팅 게이트(54), 블로킹 절연 패턴(56) 및 제어 게이트 전극(58)을 포함한다. 제어 게이트 전극(58)은 활성영역을 가로지르고, 플로팅 게이트(54)는 제어 게이트 전극(58)과 활성영역 사이에 개재된다. 터널 절연막(52)은 플로팅 게이트(54)와 활성영역 사이에 개재되고, 블로킹 절연 패턴(56)은 제어 게이트 전극(58)과 플로팅 게이트(54) 사이에 개재된다. 터널 절연막(52)은 산화막, 특히, 열산화막으로 형성될 수 있다. 플로팅 게이트(54)는 도핑된 폴리실리콘 또는 언도프트(undoped) 폴리실리콘등으로 형성할 수 있다. 블로킹 절연 패턴(56)은 터널 절연막(52)에 비하여 두꺼운 산화막으로 형성하거나, ONO막으로 형성하거나, 고유전막으로 형성할 수 있다. 제어 게이트 전극(58)은 도전 물질인 도핑된 폴리실리콘으로 형성할 수 있다.
게이트 패턴 양측의 반도체 기판(50)에 도펀트 이온들을 주입하여 소오스/드레인 영역(60)을 형성한다. 게이트 패턴 양측벽에 스페이서(62)를 형성한다. 스페이서(62)는 산화막으로 형성할 수 있다. 이어서, 반도체 기판(50) 전면 상에 금속막을 형성하고, 실리사이드화 공정을 수행하여 금속실리사이드(64)를 형성한다. 금속실리사이드(64)는 제어 게이트 전극(58) 및 소오스/드레인 영역(60)의 표면 상에 형성된다. 이어서, 실리사이드화 공정시 미반응된 금속막을 제거한다. 금속막을 형성하는 공정 및 실리사이드화 공정은 인시츄(in-situ)로 수행할 수 있다.
도 3을 참조하면, 반도체 기판(50) 상에 식각저지막(66)을 콘포말(conformal)하게 형성한다. 식각저지막(66)은 질화막 또는 산화질화막등으로 형성할 수 있다. 식각저지막(66) 상에 보호 산화막(68)을 콘포말하게 형성한다. 보호 산화막(68)은 수소가 풍부한 산화막이다. 보호 산화막(68)은 증착 공정시 SiH4 가스의 량을 증가시켜 형성할 수 있다.
도 4를 참조하면, 보호 산화막(68)을 갖는 반도체 기판(50) 상에 평탄화용 절연막(70)을 형성한다. 평탄화용 절연막(70)은 산화막으로 형성될 수 있다. 평탄화용 절연막(70), 보호 산화막(68) 및 식각저지막(66)을 연속적으로 패터닝하여 소오스/드레인 영역(60)상의 금속실리사이드(64)를 노출시키는 콘택홀(72)을 형성한다. 이어서, 콘택홀(72)을 채우는 도전막을 반도체 기판(50) 상에 형성하고, 도전막을 평탄화용 절연막(70)이 노출될때까지 평탄화시켜 콘택홀(72)을 채우는 콘택 플러그(74)를 형성한다. 도전막은 CVD 텅스텐을 포함할 수 있다.
상술한 플래시 기억 소자의 형성 방법에 따르면, 보호 산화막(68)이 평탄화용 절연막(70)을 형성하기 전에 형성된다. 이로써, 보호 산화막(68)은 플로팅 게이트(54), 제어 게이트 전극(58) 및 스페이서(62)를 보호한다. 그 결과, 콘택홀(72) 및/또는 콘택 플러그(74)을 형성할때 발생되는 불소는 보호 산화막(68)내 수소와 결합되어 수소화불소(HF)로 변환되어 보호 산화막(68)내에 캡쳐(capture)된다. 이로써, 종래의 불소로 야기되던 여러 문제점을 최소화할 수 있다.
제2 구현예
본 구현예에서는 수소 리치 산화물이 다른 형태로 플로팅 게이트 및 제어 게이트 전극을 보호한다. 본 구현예에서, 상술한 제1 구현예와 동일한 구성요소는 동일한 참조부호를 사용한다.
도 5는 본 발명의 제2 구현예에 따른 플래시 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 본 구현예에 따른 플래시 기억 소자의 형성 방법은 도 2를 참조하여 설명한 게이트 패턴 및 소오스/드레인 영역(60)을 형성하는 방법을 포함할 수 있다. 게이트 패턴 및 소오스/드레인 영역(60)을 갖는 반도체 기판(50) 상에 보호 산화막을 콘포말하게 형성하고, 보호 산화막을 전면 이방성 식각하여 스페이서(80)를 형성한다. 즉, 스페이서(80)는 보호 산화막으로 형성된다. 스페이서(80)를 형성하기 위한 보호 산화막은 SiH4 가스의 량을 증가시킴으로써 형성될 수 있다.
이어서, 도 2를 참조하여 설명한 금속실리사이드(64)를 형성하고, 식각저지막(66) 및 평탄화용 절연막(70)을 차례로 형성한다. 이어서, 평탄화용 절연막(70) 및 식각저지막(66)을 연속적으로 패터닝하여 콘택홀(72)을 형성하고, 콘택홀(72)을 채우는 콘택 플러그(74)를 형성한다.
본 구현예에서는 스페이서(80)를 보호 산화막으로 형성한다. 이에 따라, 스페이서(80) 이후에 수행되는 반도체 공정들이 불소를 사용할지라도, 스페이서(80)가 불소를 캡쳐하여 수소화불소로 변환시킨다. 그 결과, 종래의 불소로 야기되던 문제점을 최소화할 수 있다.
상술한 바와 같이 본 발명에 따르면, 플로팅 게이트 및 제어 게이트 전극을 수소 리치 산화물로 보호함으로써, 침투되는 불소는 수소 리치 산화물에 캡쳐되어 수소화불소로 변환된다. 이에 따라, 종래의 불소로 야기되던 문제점을 최소화할 수 있다.

Claims (5)

  1. 반도체 기판 상에 차례로 적층된 터널 절연막, 플로팅 게이트, 블로킹 절연 패턴 및 제어 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 양측의 반도체 기판에 소오스/드레인 영역을 형성하는 단계;
    상기 게이트 패턴 양측벽에 스페이서를 형성하는 단계;
    상기 반도체 기판 전면 상에 식각저지막을 형성하는 단계;
    상기 식각 저지막 상에 보호 산화막을 형성하는 단계;
    상기 보호 산화막 상에 평탄화용 절연막을 형성하는 단계; 및
    상기 평탄화 절연막, 보호 산화막 및 식각저지막을 연속적으로 관통하여 상기 소오스/드레인 영역과 접촉하는 콘택 플러그를 형성하는 단계를 포함하는 플래시 기억 소자의 형성 방법.
  2. 제1항에서,
    상기 보호 산화막은 SiH4 가스를 이용하여 형성하는 플래시 기억 소자의 형성 방법.
  3. 반도체 기판 상에 차례로 적층된 터널 절연막, 플로팅 게이트, 블로킹 절연 패턴 및 제어 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 양측의 반도체 기판에 소오스/드레인 영역을 형성하는 단계;
    상기 게이트 패턴 양측벽에 보호 산화막으로 이루어진 스페이서를 형성하는 단계;
    상기 반도체 기판 전면 상에 식각저지막을 형성하는 단계;
    상기 식각저지막 상에 평탄화용 절연막을 형성하는 단계; 및
    상기 평탄화 절연막 및 식각저지막을 연속적으로 관통하여 상기 소오스/드레인 영역과 접촉하는 콘택 플러그를 형성하는 단계를 포함하는 플래시 기억 소자의 형성 방법.
  4. 제3항에서,
    상기 스페이서를 형성하는 단계는,
    상기 셀 게이트 패턴을 갖는 반도체 기판 상에 보호 산화막을 콘포말하게 형성하는 단계; 및
    상기 보호 산화막을 전면 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 플래시 기억 소자의 형성 방법.
  5. 제3항 또는 제4항에서,
    상기 보호 산화막은 SiH4 가스를 이용하여 형성하는 것을 특징으로 하는 플래시 기억 소자의 형성 방법.
KR1020060137327A 2006-12-29 2006-12-29 플래시 기억 소자의 형성 방법 KR100864929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137327A KR100864929B1 (ko) 2006-12-29 2006-12-29 플래시 기억 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137327A KR100864929B1 (ko) 2006-12-29 2006-12-29 플래시 기억 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20080062047A KR20080062047A (ko) 2008-07-03
KR100864929B1 true KR100864929B1 (ko) 2008-10-22

Family

ID=39814224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137327A KR100864929B1 (ko) 2006-12-29 2006-12-29 플래시 기억 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR100864929B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061478A (ko) * 1999-12-28 2001-07-07 박종섭 플래시 메모리 소자의 금속배선 형성방법
KR20040051306A (ko) * 2002-12-12 2004-06-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061478A (ko) * 1999-12-28 2001-07-07 박종섭 플래시 메모리 소자의 금속배선 형성방법
KR20040051306A (ko) * 2002-12-12 2004-06-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20080062047A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
US20160035739A1 (en) Semiconductor device and a manufacturing method thereof
KR100642898B1 (ko) 반도체 장치의 트랜지스터 및 그 제조방법
US9905429B2 (en) Semiconductor device and a manufacturing method thereof
US8110461B2 (en) Flash memory device and manufacturing method of the same
KR101736246B1 (ko) 비휘발성 메모리 소자 및 이의 제조방법
KR20060133166A (ko) 불휘발성 메모리 장치의 게이트 형성 방법
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
US10192879B2 (en) Semiconductor device and manufacturing method thereof
KR20140028944A (ko) 반도체 장치 및 그 제조 방법
KR20080099460A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR100806787B1 (ko) 플래쉬 반도체 소자의 제조방법
US8445351B2 (en) Floating-gate nonvolatile semiconductor memory device and method of making
US20090004795A1 (en) Method of manufacturing flash memory device
JP2009253259A (ja) 不揮発性半導体記憶装置及びその製造方法
US20080160784A1 (en) Method of manufacturing semiconductor device
KR100864929B1 (ko) 플래시 기억 소자의 형성 방법
US20210028181A1 (en) Semiconductor device and fabrication method thereof
JP2008098567A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20050064233A (ko) Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법
US6974989B1 (en) Structure and method for protecting memory cells from UV radiation damage and UV radiation-induced charging during backend processing
US20040062076A1 (en) Flash memory structure and method of fabrication
KR100910524B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US11264473B2 (en) Method for manufacturing semiconductor device
KR100594391B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100604532B1 (ko) 비휘발성 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee