KR100864488B1 - a liquid crystal display - Google Patents

a liquid crystal display Download PDF

Info

Publication number
KR100864488B1
KR100864488B1 KR1020010079422A KR20010079422A KR100864488B1 KR 100864488 B1 KR100864488 B1 KR 100864488B1 KR 1020010079422 A KR1020010079422 A KR 1020010079422A KR 20010079422 A KR20010079422 A KR 20010079422A KR 100864488 B1 KR100864488 B1 KR 100864488B1
Authority
KR
South Korea
Prior art keywords
pixel
data line
blue
pixels
gate
Prior art date
Application number
KR1020010079422A
Other languages
Korean (ko)
Other versions
KR20030049259A (en
Inventor
홍문표
홍완식
노남석
정규하
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010079422A priority Critical patent/KR100864488B1/en
Priority to JP2003551602A priority patent/JP4195387B2/en
Priority to PCT/KR2002/000318 priority patent/WO2003050605A1/en
Priority to CNB028270169A priority patent/CN100470338C/en
Priority to US10/470,116 priority patent/US7075601B2/en
Priority to AU2002235022A priority patent/AU2002235022A1/en
Priority to TW091103970A priority patent/TWI290258B/en
Publication of KR20030049259A publication Critical patent/KR20030049259A/en
Application granted granted Critical
Publication of KR100864488B1 publication Critical patent/KR100864488B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명에 따른 액정 표시 장치에서는, 행 방향으로는 적, 녹, 청 화소가 순차적으로 배열되어 있으며, 열 방향으로는 적 및 녹 화소가 교대로 배열되어 있으며, 청 화소는 이웃하는 적 및 녹 화소 열의 사이에서 두 화소 행에 대하여 하나씩 배열되어 있으며, 청 화소에 이웃하는 적 및 녹의 네 화소는 청 화소를 중심으로 마주하여 배치되어 있다. 이때, 가로 방향으로는 화소 행에 대하여 각각 배치되어 화소에 주사 신호 또는 게이트 신호를 전달하는 게이트선이 형성되어 있으며, 세로 방향으로는 게이트선과 절연 교차하여 배치되어 데이터 신호를 전달하며 화소 열에 대하여 각각 데이터선이 형성되어 있다. 또한, 각각의 화소에는 화소 전극 및 게이트선과 연결되어 있는 게이트 전극, 데이터선과 연결되어 있는 소스 전극 및 화소 전극과 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 여기서, 소정의 단위로 서로 이웃하는 적 또는 녹 화소 열의 데이터선은 서로 교차되어 화상 신호를 전달하며, 두 청 화소 열에 화상 신호를 전달하는 데이터선은 서로 연결되어 있다. 또한, 화소 전극과 게이트선 및 데이터선은 서로 중첩되어 있으며, 이들 사이에는 낮은 유전율을 가지는 유기 물질 또는 SiOC 또는 SiOF 등의 절연 물질로 이루어진 보호막이 형성되어 있다.

Figure R1020010079422

화소, 도트, 펜타일, 패드,

In the liquid crystal display according to the present invention, red, green, and blue pixels are sequentially arranged in the row direction, red and green pixels are alternately arranged in the column direction, and the blue and green pixels are adjacent to the red and green pixels. The pixels are arranged one by one for two rows of pixels, and four pixels of red and green adjacent to the blue pixel are disposed to face the blue pixel. In this case, gate lines are formed in the horizontal direction to transfer the scan signal or the gate signal to the pixels, and in the vertical direction, the gate lines are insulated from and cross the gate lines to transfer the data signals. The data line is formed. Each pixel is formed with a thin film transistor including a pixel electrode and a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to the pixel electrode. Here, data lines of red or green pixel columns that are adjacent to each other in a predetermined unit cross each other to transmit an image signal, and data lines that transmit image signals to two blue pixel columns are connected to each other. In addition, the pixel electrode, the gate line, and the data line overlap each other, and a protective film made of an organic material having a low dielectric constant or an insulating material such as SiOC or SiOF is formed therebetween.

Figure R1020010079422

Pixels, dots, pentiles, pads,

Description

액정 표시 장치{a liquid crystal display}Liquid crystal display {a liquid crystal display}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소 배열 구조를 도시한 배치도이고, 1 is a layout view illustrating a pixel array structure of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2 및 도 3은 도 1에서 II-II' 및 III-III' 선을 따라 잘라 도시한 액정 표시 장치용 박막 트랜지스터 어레이 기판의 단면도이고,2 and 3 are cross-sectional views of a thin film transistor array substrate for a liquid crystal display device taken along lines II-II 'and III-III' of FIG. 1,

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에서 연결부의 구조를 도시한 배치도이고,4 is a layout view illustrating a structure of a connection unit in a thin film transistor array substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5는 도 4에서 V-V' 선을 따라 잘라 도시한 단면도이고,FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4;

도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 화소 배열 구조를 도시한 배치도이고, 6 is a layout view illustrating a pixel array structure of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 7은 도 6에서 VII-VII' 선을 따라 잘라 도시한 단면도이고,FIG. 7 is a cross-sectional view taken along the line VII-VII ′ of FIG. 6;

도 8 내지 도 10은 본 발명의 제4 내지 제6 실시예에 따른 액정 표시 장치의 반전 구동 방법 및 배선의 연결 구조를 도시한 도면이고,8 to 10 are diagrams illustrating an inversion driving method and a connection structure of wirings of a liquid crystal display according to a fourth to sixth embodiments of the present invention;

도 11 및 12는 본 발명의 제5 실시예에 따른 액정 표시 장치의 칼럼(column) 반전 구동 및 2 도트 반전 구동을 도시한 도면이고,11 and 12 illustrate a column inversion driving and a two dot inversion driving of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 13 내지 도 15는 본 발명의 제7 내지 제9 실시예에 따른 액정 표시 장치의 구조 및 도트 반전 구동을 도시한 도면이고, 13 to 15 illustrate structures and dot inversion driving of the liquid crystal display according to the seventh to ninth embodiments of the present invention.                 

도 16 및 도 17은 본 발명의 제4 내지 제9 실시예에 따른 액정 표시 장치에서 데이터선 교차 연결부를 도시한 평면도이고,16 and 17 are plan views illustrating data line cross connection portions in the liquid crystal display according to the fourth to ninth embodiments of the present invention.

도 18은 본 발명의 제4 내지 제9 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 데이터선 연결부 및 데이터선 교차 연결부를 도시한 평면도이다.FIG. 18 is a plan view illustrating a data line connection unit and a data line cross connection unit in the thin film transistor substrate for liquid crystal display according to the fourth to ninth embodiments.

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정 표시 장치는 일반적으로 전기장을 생성하는 전극을 가지고 있는 두 기판 사이에 액정 물질을 주입해 놓고 두 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between two substrates having an electrode generating an electric field, and applies an electric potential different from each other to form an electric field to change the arrangement of liquid crystal molecules, thereby transmitting light. It is a device that expresses the image by adjusting.

이러한 액정 표시 장치는 표시 동작을 하며 화소 전극과 적, 녹, 청의 컬러 필터가 형성되어 있는 다수의 화소를 가지며, 이 화소들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 주사 신호를 전달하는 주사 신호선 또는 게이트선, 화상 신호를 전달하는 화상 신호선 또는 데이터선이 있으며, 각 화소는 하나의 게이트선 및 하나의 데이터선과 연결되어 있는 박막 트랜지스터가 형성되어 있으며 이를 통하여 화소에 형성되어 있는 화소 전극에 전달되는 화상 신호가 제어된다. Such a liquid crystal display has a display operation and includes a plurality of pixels in which pixel electrodes and color filters of red, green, and blue are formed, and the pixels are driven by signals applied through wirings. The wiring includes a scan signal line or a gate line for transmitting a scan signal, an image signal line or a data line for transferring an image signal, and each pixel includes a thin film transistor connected to one gate line and one data line. The image signal transmitted to the pixel electrode formed in the is controlled.

이때, 각각에 화소에 적(R), 녹(G), 청(B)의 컬러 필터들을 다양하게 배열하 는 방법이 있으며, 동일 색의 칼라 필터를 화소 열을 단위로 배열하는 스트라이프 (stripe)형, 열 및 행 방향으로 적(R), 녹(G), 청(B)의 칼라 필터를 순차적으로 배열하는 모자이크(mosaic)형, 열 방향으로 단위 화소들을 엇갈리도록 지그재그 형태로 배치하고 적(R), 녹(G), 청(B)의 칼라 필터를 순차적으로 배열하는 델타(delta)형 등이 있다. 델타형의 경우에는 적(R), 녹(G), 청(B)의 컬러 필터를 포함하는 세 개의 단위 화소를 하나의 도트(dot)로 화상을 표시할 때 화면 표시에서 원형이나 대각선을 표현하는데 있어 유리한 표현 능력을 가지고 있다.In this case, there is a method of arranging red (R), green (G), and blue (B) color filters in various ways in each pixel, and a stripe for arranging color filters of the same color in pixel columns. Mosaic type that arranges red (R), green (G), and blue (B) color filters sequentially in the shape, column, and row directions, and arranges the unit pixels in a zigzag form and staggers them in a column direction. And a delta type in which color filters of R), green (G), and blue (B) are sequentially arranged. In the case of the delta type, three unit pixels including red (R), green (G), and blue (B) colors are represented as round or diagonal lines on the screen display when the image is displayed as one dot. It has the ability to express well.

또한, "ClairVoyante Laboratories"에서는 화상을 표시할 때 보다 유리한 고해상도의 표현 능력을 가지는 동시에 설계 비용을 최소화할 수 있는 "The PenTile Matrix™ color pixel arrangement"라는 화소 배열 구조를 제안하였다. 이러한 펜타일 매트릭스(PenTile Matrix)의 화소 배열 구조에서는, 청색의 단위 화소는 두 개의 도트를 표시할 때 함께 공유되어 있으며, 서로 이웃하는 청색의 단위 화소는 하나의 데이터 구동 집적회로에 의해 데이터 신호가 전달되고 서로 다른 게이트 구동 집적 회로에 의해 구동된다. 이러한 펜타일 매트릭스 화소 구조를 이용하면 SVGA급의 표시 장치를 이용하여 UXGA급의 해상도를 구현할 수 있으며, 저가의 게이트 구동 집적 회로의 수는 증가하지만 상대적으로 고가의 데이터 구동 집적 회로의 수를 줄일 수 있어 표시 장치의 설계 비용을 최소화할 수 있다.In addition, "ClairVoyante Laboratories" has proposed a pixel array structure called "The PenTile Matrix ™ color pixel arrangement" which can minimize the design cost and at the same time have a higher resolution and more favorable display capacity. In the pixel array structure of the PenTile matrix, the blue unit pixels are shared together when displaying two dots, and the blue unit pixels adjacent to each other are separated by one data driving integrated circuit. And are driven by different gate drive integrated circuits. Using the pentile matrix pixel structure, the UXGA-class resolution can be realized using an SVGA-class display device, and the number of low-cost gate driver integrated circuits is increased, but the number of relatively expensive data driver integrated circuits can be reduced. Therefore, the design cost of the display device can be minimized.

그러나, 이러한 펜타일 매트릭스의 화소 배열을 가지는 액정 표시 장치의 경우에는 청 화소는 마름모 모양으로 배열되어 있고 이에 대응하여 데이터 신호를 전달하는 데이터 신호선만 길이가 길어져 청색의 단위 화소에 전달되는 데이터 신호 에만 지연이 심하게 발생하여 표시 특성이 불균일해지며, 대형의 액정 표시 장치에는 펜타일 매트릭스의 화소 배열을 적용하는데는 한계가 있다. 또한, 두 개의 화소 열에서 하나의 청색의 화소 양쪽에 적색 또는 녹색의 화소가 각각 배치되어 있고 청색의 화소는 적색 또는 녹색의 화소와 크기가 달라 액정 표시 장치에서 필수적으로 요구되는 유지 용량을 형성하기가 매우 어려운 단점을 가지고 있다. 또한, 적색 또는 녹색의 화소에 데이터 신호를 전달하는 데이터 신호선 또는 두 개의 게이트 신호선이 서로 인접하게 형성되어 있어 배선의 단락이 쉽게 발생하여 공정 수율이 감소되며 이웃하는 데이터 신호선간의 간접으로 인하여 표시 특성이 저하될 수 있다. 또한, 인접한 청색의 화소는 하나의 구동 집적 회로에 의해 구동되므로 반드시 화상이 표시되는 표시 영역을 중심으로 양쪽에 데이터 구동 집적 회로를 배치해야 하므로 표시 장치의 크기가 커지는 동시에 배선의 단선 또는 단락을 수리하기 위한 수리선을 표시 영역의 둘레에 형성하기 어려운 단점을 가지고 있다. 또한, 액정의 열화를 방지하기 위해 반전 구동을 실시해야 하는데 적색, 녹색 및 청색 화소에 대하여 극성이 불규칙하게 발생하며, 이를 통하여 플리커(flicker)가 발생하며 화소 열간에 휘도차가 발생하는 등 표시 장치의 화질이 저하되는 문제점이 발생한다.However, in the liquid crystal display having the pixel array of the pentile matrix, the blue pixels are arranged in a rhombus shape, and correspondingly, only the data signal lines for transmitting the data signals are long and only the data signals transmitted to the blue unit pixels. Delays are severely generated, resulting in uneven display characteristics, and there is a limit in applying a pixel array of a pentile matrix to a large liquid crystal display. In addition, red or green pixels are disposed on both sides of one blue pixel in two pixel columns, and blue pixels are different in size from red or green pixels to form a storage capacitor, which is required in a liquid crystal display. Has very difficult drawbacks. In addition, since the data signal line or the two gate signal lines that transmit the data signals to the red or green pixels are formed adjacent to each other, short-circuit of the wiring is easily generated, resulting in reduced process yield, and indirect display between adjacent data signal lines. Can be degraded. In addition, since adjacent blue pixels are driven by one driving integrated circuit, data driving integrated circuits must be disposed on both sides of the display area where an image is displayed, thereby increasing the size of the display device and repairing disconnection or short circuit in the wiring. It is difficult to form a repair line for the periphery of the display area. In addition, in order to prevent deterioration of the liquid crystal, inversion driving should be performed. Irregular polarities are generated for the red, green, and blue pixels, thereby causing flicker and a luminance difference between the columns of pixels. The problem of deterioration of image quality occurs.

한편. 이러한 펜타일 매트릭스의 화소 배열을 가지는 액정 표시 장치에서도 고해상도로 화상을 표시하기 위해서는 렌더링(rendering) 기법을 이용하여 화소를 구동해야 한다.Meanwhile. In the liquid crystal display having the pixel array of the pentile matrix, the pixel must be driven using a rendering technique in order to display an image at a high resolution.

본 발명의 기술적 과제는 표시 능력이 우수한 동시에 서로 이웃하는 화소의 신호선간의 단락을 방지할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 데 있다.  SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor substrate for a liquid crystal display device which has excellent display capability and can prevent a short circuit between signal lines of neighboring pixels.

또한, 본 발명의 다른 기술적 과제는 표시 능력이 우수한 동시에 유지 용량을 안정적으로 확보할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 데 있다. In addition, another technical problem of the present invention is to provide a thin film transistor substrate for a liquid crystal display device capable of stably securing a holding capacity while having excellent display capability.

또한, 본 발명의 다른 기술적 과제는 표시 능력이 우수한 동시에 기판의 크기를 최소화할 수 있으며, 배선의 단락 또는 단선을 수리하기 위한 수리선을 용이하게 취할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 데 있다.In addition, another technical problem of the present invention is to provide a thin film transistor substrate for a liquid crystal display device which can display a good line and at the same time minimize the size of the substrate, and can easily take a repair line for repairing a short circuit or disconnection of the wiring. There is.

또한, 본 발명의 다른 기술적 과제는 규칙성의 반전 구동을 실시할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 데 있다.In addition, another technical problem of the present invention is to manufacture a thin film transistor substrate for a liquid crystal display device capable of performing inversion driving of regularity.

또한, 본 발명의 다른 기술적 과제는 고해상도로 화상을 표시하기 위한 렌더링 기법을 용이하게 적용할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 데 있다. In addition, another technical problem of the present invention is to provide a thin film transistor substrate for a liquid crystal display device which can easily apply a rendering technique for displaying an image at a high resolution.

이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는 서로 이웃하는 청 화소 열의 데이터선을 하나의 패드로 전기적으로 연결하는 데이터 패드 연결부가 형성되어 있거나, 서로 이웃하는 게이트선 또는 데이터선은 서로 이격되어 배치되어 있다. The thin film transistor substrate for a liquid crystal display according to the present invention is provided with a data pad connection portion for electrically connecting data lines of adjacent blue pixel columns with one pad, or adjacent gate lines or data lines are spaced apart from each other. It is arranged.

또한, 적, 청, 녹의 화소가 열 방향으로 순차적으로 배열되어 있는 펜타일 매트릭스 화소 배열 구조에서 첫 번째 또는 두 번째로 이웃하는 청의 화소 열의 데이터선을 하나의 패드에 연결하여 화상 신호를 전달하는 동시에 서로 이웃하는 적 및 녹의 화소 열의 데이터선을 서로 교차시켜 화상 신호를 전달한다. In addition, in the pentile matrix pixel array structure in which red, blue, and green pixels are sequentially arranged in the column direction, an image signal is transmitted by connecting data lines of the first or second neighboring blue pixel columns to one pad. Image signals are transmitted by crossing data lines of neighboring red and green pixel columns with each other.

이때, 각각의 화소에 형성되어 있는 화소 전극은 게이트선 또는 데이터선과 중첩되어 있으며, 이들 사이에는 유기 절연 물질의 유기 절연막 또는 화학 기상 증착을 통하여 형성되며 SiOC 또는 SiOF 등으로 이루어진 저유전율 절연막이 형성되어 있다. In this case, the pixel electrode formed in each pixel overlaps the gate line or the data line, and a low dielectric constant insulating film made of SiOC, SiOF, or the like is formed between the organic insulating film or chemical vapor deposition of an organic insulating material therebetween. have.

더욱 상세하게, 본 발명의 실시예에 따른 액정 표시 장치는 행 방향으로는 적, 청, 녹 화소가 순차적으로 배열되어 있으며, 열 방향으로는 적 및 녹 화소는 교대로 배열되어 있으며, 청 화소는 이웃하는 적 및 녹 화소 열의 사이에서 두 화소 행에 대하여 하나씩 배열되어 있어 청 화소에 이웃하는 적 및 녹의 네 화소는 청 화소를 중심으로 마주하도록 배치되어 있는 화소 배열을 가진다. 이때, 화소에 주사 신호 또는 게이트 신호를 전달하는 게이트선이 가로 방향으로 화소 행에 대하여 각각 배치되어 있으며, 세로 방향으로 게이트선과 절연 교차하여 배치되어 있으며, 화상 또는 데이터 신호를 전달하며 화소 열에 대하여 각각 배치되어 있는 데이터선이 형성되어 있다. 또한, 각각의 화소에는 게이트선과 연결되어 있는 게이트 전극, 데이터선과 연결되어 있는 소스 전극 및 화소 전극과 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 또한, 게이트선 및 데이터선을 덮고 있는 보호막은 아크릴계의 유기 절연 물질 또는 화학 기상 증착법을 통하여 형성된 4.0 이하의 저유전율 절연 물질로 이루어져 있으며, 그 상부에는 가장자 리 부분은 보호막을 매개로 상기 게이트선 또는 데이터선과 중첩되어 있는 화소 전극이 형성되어 있다.More specifically, in the liquid crystal display according to the exemplary embodiment of the present invention, red, blue, and green pixels are sequentially arranged in the row direction, red and green pixels are alternately arranged in the column direction, and the blue pixel is Four pixels of red and green neighboring to the blue pixel are arranged one by one for two pixel rows between neighboring red and green pixel columns, and have pixel arrays arranged to face the blue pixel. In this case, gate lines for transmitting a scan signal or a gate signal to the pixels are arranged in the horizontal direction with respect to the pixel rows, and gate lines are insulated and intersected with the gate lines in the vertical direction. Arranged data lines are formed. Each pixel is formed with a thin film transistor including a gate electrode connected to a gate line, a source electrode connected to a data line, and a drain electrode connected to a pixel electrode. In addition, the passivation layer covering the gate line and the data line is made of an acryl-based organic insulating material or a low dielectric constant insulating material of 4.0 or less formed by chemical vapor deposition, and the upper edge portion of the passivation layer is formed on the upper portion of the gate line through the protective film. Alternatively, a pixel electrode overlapping the data line is formed.

이러한 박막 트랜지스터 기판을 포함하는 액정 표시 장치는 렌더링 구동 기법으로 구동하는 것이 바람직하며, 화소 전극은 이웃하는 전단의 화소 행에 주사 또는 게이트 신호를 전달하는 전단의 게이트선 또는 게이트선과 분리되어 있으며 게이트선과 동일한 층으로 형성되어 있는 유지 용량용 전극과 중첩하여 유지 용량을 형성한다.It is preferable that the liquid crystal display including the thin film transistor substrate is driven by a rendering driving technique, and the pixel electrode is separated from the gate line or the gate line of the previous stage which transfers the scan or gate signal to the pixel row of the neighboring front stage. The storage capacitor is formed by overlapping with the storage capacitor electrode formed of the same layer.

이웃하는 두 청의 화소 열을 단위로 화소 열에 데이터 신호를 전달하는 데이터선을 하나의 패드로 연결하는 데이터 패드 연결부를 더 포함하는 것이 바람직하며, 화소 전극은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어질 수 있다.It is preferable to further include a data pad connection unit for connecting a data line for transmitting a data signal to a pixel column in units of two adjacent pixel columns with one pad, and the pixel electrode is made of a transparent conductive material or a conductive material having reflectivity. Can be.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치에 대한 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, embodiments of the liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소 구조를 도시한 배치도이고, 도 2 및 도 3은 도 1에서 II-II' 및 III-III' 선을 따라 잘라 도시한 박막 트랜지스터 어레이 기판의 단면도이다. 여기서, 도 2는 화소부와 패드부를 상세하게 도시한 단면도이고, 도 3은 이웃하는 두 청 화소(B1, B2)에 데이터 신호를 전달하는 데이터선을 하나의 패드로 연결하기 위한 연결부(C)를 구체적으로 도시한 단면도이다. 1 is a layout view illustrating a pixel structure of a liquid crystal display according to a first exemplary embodiment of the present invention, and FIGS. 2 and 3 are thin film transistors cut along lines II-II 'and III-III' of FIG. 1. A cross section of an array substrate. 2 is a cross-sectional view illustrating in detail a pixel portion and a pad portion, and FIG. 3 is a connection portion C for connecting a data line for transmitting a data signal to two neighboring blue pixels B1 and B2 with one pad. Is a cross-sectional view showing in detail.                     

도 1에서 보는 바와 같이, 본 발명의 제1 실시예에 따른 액정 표시 장치에는 매트릭스 형태로 배열되어 있는 적, 청, 녹의 칼라 필터용 화소(‥ R, B1, G, R, B2, G, ‥)들이 형성되어 있다. 이때, 행 방향으로는 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥)들이 순차적으로 배열되어 있으며, 열 방향으로는 이웃하는 행 방향과 동일하게 적, 녹, 청의 화소(‥ R, B1, G, R, B2, G, ‥)들이 배열되어 있다. 여기서는 서로 이웃하는 열의 적 및 녹 화소(R, G)가 동일하게 배열되어 있지만, 청 화소(B1, B2)를 중심으로 대각선 방향으로 적 및 녹 화소(R, G)가 동일하게 마주하도록 배치할 수도 있다. 이때, 도 1에서 보는 바와 같이, 가로 방향으로는 주사 신호 또는 게이트 신호를 전달하는 게이트선(또는 주사 신호선, 22)이 화소의 행 방향으로 각각의 화소 행에 대하여 하나씩 형성되어 있으며, 세로 방향으로는 데이터 신호를 전달하며 게이트선(22)과 교차하여 단위 화소를 정의하는 데이터선(62)이 게이트선(22)과 절연되어 화소(‥ R, B1, G, R, B2, G, ‥) 열에 대하여 형성되어 있다. 여기서, 게이트선(22)과 데이터선(62)이 교차하는 부분에는 게이트선(22)과 연결되어 있는 게이트 전극(26)과 데이터선(62)과 연결되어 있는 소스 전극(65) 및 게이트 전극(26)에 대하여 소스 전극(65)과 맞은편에 형성되어 있는 드레인 전극(66) 및 반도체층(40)을 포함하는 박막 트랜지스터가 형성되어 있으며, 각각의 화소에는 박막 트랜지스터를 통하여 게이트선(22) 및 데이터선(62)과 전기적으로 연결되어 잇는 화소 전극(82)이 형성되어 있다. 이때, 이웃하는 두 행의 청 화소(B1, B2)에 형성되어 있는 화소 전극(82)은 화소 열에 대하여 교대로 형성되어 있는 제1 및 제2 화소 전극 연결부(851, 852)를 통하여 서로 연결되어 있으 며, 이러한 화소 전극(82)을 가지는 청 화소(B1, B2)에는 두 화소 행에 대하여 박막 트랜지스터가 교대로 하나씩 배치되어 있다. 여기서, 제1 및 제2 화소 전극 연결부(851, 852)는 하나의 게이트선(22)과 중첩되도록 배치되어 있지만, 박막 트랜지스터와 같이 두 화소 행에 대하여 교대로 하나씩 배치될 수도 있으며, 이러한 경우에는 제1 및 제2 화소 전극 연결부(851, 852) 모두 자신의 화소 열에 주사 신호를 전달하는 게이트선과 중첩시킬 수도 있으며, 그렇지 않을 수도 있다. As shown in FIG. 1, in the liquid crystal display according to the first embodiment of the present invention, pixels for red, blue, and green color filters arranged in the form of a matrix (R, B1, G, R, B2, G, ... ) Are formed. At this time, the red, blue, and green pixels (... R, B1, G, R, B2, G, ...) are sequentially arranged in the row direction, and in the column direction, red, green, Blue pixels (... R, B1, G, R, B2, G, ...) are arranged. Here, the red and green pixels R and G in the neighboring columns are arranged identically, but the red and green pixels R and G face the same in the diagonal direction with respect to the blue pixels B1 and B2. It may be. At this time, as shown in Figure 1, in the horizontal direction, a gate line (or scan signal line 22) for transmitting a scan signal or a gate signal is formed one for each pixel row in the pixel row direction, and in the vertical direction Transmits a data signal and the data line 62 defining the unit pixel by crossing the gate line 22 is insulated from the gate line 22 so that the pixels R, B1, G, R, B2, G, ... It is formed against heat. Here, the gate electrode 26 connected to the gate line 22 and the source electrode 65 and the gate electrode connected to the data line 62 are formed at a portion where the gate line 22 and the data line 62 cross each other. A thin film transistor including a drain electrode 66 and a semiconductor layer 40 formed opposite to the source electrode 65 is formed with respect to the 26, and each pixel includes a gate line 22 through a thin film transistor. ) And a pixel electrode 82 electrically connected to the data line 62. In this case, the pixel electrodes 82 formed in the two adjacent blue pixels B1 and B2 are connected to each other through the first and second pixel electrode connecting portions 851 and 852 that are alternately formed with respect to the pixel column. In the blue pixels B1 and B2 having the pixel electrode 82, thin film transistors are alternately arranged with respect to two pixel rows. Here, the first and second pixel electrode connectors 851 and 852 are disposed to overlap one gate line 22, but may be alternately arranged one by one with respect to two pixel rows, such as a thin film transistor. Both the first and second pixel electrode connectors 851 and 852 may or may not overlap a gate line that transmits a scan signal to its pixel column.

다음은, 이러한 화소 배열 구조를 가지는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 도 1 내지 도 3을 참조하여 더욱 상세하게 설명하기로 한다.Next, a structure of the thin film transistor substrate for a liquid crystal display according to the first embodiment of the present invention having the pixel array structure will be described in more detail with reference to FIGS. 1 to 3.

먼저, 도 1내지 도 3에서 보는 바와 같이, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에는, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 또는 은 또는 은 합금(Au Alloy) 등의 금속 또는 도전체를 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 이중으로 뻗어 있는 주사 신호선 또는 게이트선(22, 28), 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26) 및 이중의 게이트선(22, 28)을 연결하는 게이트선 연결부(27) 및 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(24)를 포함한다. 게이트 배선(22, 26, 27, 28)은 후술할 이웃하는 화소 행의 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 향상시키기 위한 유지 용량을 가지는 유지 축전기를 이룬다. 이때, 유지 용량이 충분하지 않는 경우 게이트 배선(22, 26, 27, 28)과 동일한 층으로 후술할 화소 전극(82)과 중첩되는 유지 용량용 배선을 별도로 형성할 수도 있다. 한편, 게이트 배선(22, 26, 27, 28)과 동일한 층에는 서로 이웃하는 청 화소(B1, B2) 열의 화소 전극(82)에 공통으로 데이터 신호를 전달하기 위해 서로 이웃하는 청(B) 화소 열의 데이터선(62)을 하나의 데이터 패드(68)로 연결하기 위한 제1 데이터 패드 연결부(21)가 청 화소 열에 대하여 각각 표시 영역(D) 밖의 C 부분에 형성되어 있다. 여기서, 표시 영역(D)은 화상이 표시되며, 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥)들의 집합으로 이루어진 영역을 의미한다. First, as shown in FIGS. 1 to 3, in a thin film transistor array substrate for a liquid crystal display according to a first embodiment of the present invention, aluminum, aluminum alloy, molybdenum on an insulating substrate 10 is formed. A gate wiring including a metal or a conductor such as (Mo), chromium (Cr), tantalum (Ta) or silver or silver alloy (Au Alloy) is formed. The gate wiring is a gate connecting the scan signal lines or gate lines 22 and 28 extending in the horizontal direction, the gate electrode 26 of the thin film transistor that is part of the gate line 22, and the dual gate lines 22 and 28. It is connected to the end of the line connecting portion 27 and the gate line 22 includes a gate pad 24 for receiving a scan signal from the outside to transfer to the gate line 22. The gate wirings 22, 26, 27, and 28 overlap with the pixel electrodes 82 of neighboring pixel rows, which will be described later, to form a storage capacitor having a storage capacitor for improving the charge storage capability of the pixel. In this case, when the storage capacitor is not sufficient, the storage capacitor wiring may be separately formed on the same layer as the gate wirings 22, 26, 27, and 28 and overlap the pixel electrode 82 to be described later. On the other hand, blue (B) pixels adjacent to each other in order to transmit a data signal in common to the pixel electrodes 82 of the blue pixels B1 and B2 columns adjacent to each other on the same layer as the gate wirings 22, 26, 27, and 28. First data pad connection portions 21 for connecting the data lines 62 in the column to one data pad 68 are formed in the C portion outside the display area D with respect to the blue pixel column. Here, the display area D refers to an area in which an image is displayed and is composed of a set of red, blue, and green pixels (R, B1, G, R, B2, G, ...).

게이트 배선(22, 26, 27, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.The gate wirings 22, 26, 27, and 28 may be formed in a single layer, but may also be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials, and a double layer of Cr / Al (or Al alloy) or Bilayers are an example.

게이트 배선(22, 26, 27, 28) 및 데이터 패드 연결부(21) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 26, 27, 28) 및 데이터 패드 연결부(21)를 덮고 있다.A gate insulating layer 30 made of silicon nitride (SiN x ) is formed on the gate wirings 22, 26, 27, 28, and the data pad connection portion 21 to form the gate wirings 22, 26, 27, 28, and data pads. The connecting portion 21 is covered.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층 (40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위 로 이루어진 저항성 접촉층(ohmic contact layer) 또는 중간층(55, 56)이 형성되어 있다.A semiconductor layer 40 made of a semiconductor such as hydrogenated amorphous silicon is formed on the gate insulating layer 30, and the semiconductor layer 40 is heavily doped with n-type impurities such as phosphorus (P) on the semiconductor layer 40. An ohmic contact layer or intermediate layers 55 and 56 made of amorphous silicon are formed.

접촉층(55, 56) 위에는 Al 또는 Al 합금, Mo 또는 MoW 합금, Cr, Ta, Cu 또는 Cu 합금 따위의 도전 물질을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)에 연결되어 있는 박막 트랜지스터의 소스 전극(65) 및 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68)로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 65, 68)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 반도체층(40)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다. 이때, 서로 이웃하는 청 화소(B1, B2) 열의 데이터선(62)은 그 끝 부분에서 다른 부분보다 넓은 폭으로 돌출된 제2 데이터 패드 연결부(61)를 가지고 있으며, 제1 데이터 패드 연결부(21)는 제2 데이터 패드 연결부(61)에 인접하게 배치되어 있다. On the contact layers 55 and 56, data wirings including conductive materials such as Al or Al alloys, Mo or MoW alloys, Cr, Ta, Cu or Cu alloys are formed. The data line is connected to one end of the data line 62 formed in the vertical direction, the source electrode 65 of the thin film transistor connected to the data line 62 and the data line 62 to apply an image signal from the outside. A data line portion made up of a receiving data pad 68, and is separated from the data line portions 62, 65, and 68, and the source electrode 65 with respect to the gate electrode 26 or the semiconductor layer 40 of the thin film transistor. A drain electrode 66 of the thin film transistor positioned on the opposite side. In this case, the data lines 62 of the adjacent blue pixel columns B1 and B2 have second data pad connectors 61 protruding wider than other portions at the ends thereof, and the first data pad connectors 21 ) Is disposed adjacent to the second data pad connector 61.

데이터 배선(62, 65, 66, 68) 및 제2 데이터 패드 연결부(61)도 게이트 배선(22, 26, 27, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.The data lines 62, 65, 66, 68 and the second data pad connection portion 61 may also be formed in a single layer like the gate lines 22, 26, 27, and 28, but may also be formed in a double layer or a triple layer. have. Of course, when forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials.

접촉층(55, 56)은 그 하부의 반도체층(40)과 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이의 접촉 저항을 낮추어 주는 역할을 한다. The contact layers 55 and 56 lower the contact resistance between the semiconductor layer 40 below and the source electrode 65 and the drain electrode 66 above.                     

데이터 배선(62, 65, 66, 68) 및 데이터 배선으로 가리지 않는 반도체층(40) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다. 또한, 보호막(70)에는 제2 데이터 패드 연결부(61)를 드러내는 접촉 구멍(71)과 게이트 절연막(30)과 함께 제1 데이터 패드 연결부(21)를 드러내는 접촉 구멍(72)을 가지고 있다. A passivation layer 70 made of silicon nitride is formed on the data lines 62, 65, 66, and 68 and the semiconductor layer 40 not covered by the data line, and the passivation layer 70 includes a drain electrode 66 and a data pad ( 68 has contact holes 76 and 78 which expose 68, and a contact hole 74 which exposes the gate pad 24 together with the gate insulating film 30. As shown in FIG. In addition, the passivation layer 70 has a contact hole 71 exposing the second data pad connection portion 61 and a contact hole 72 exposing the first data pad connection portion 21 together with the gate insulating film 30.

보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 공통 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 이웃하는 화소 행에 형성되어 있는 박막 트랜지스터의 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(80)은 앞단으로 이웃하는 화소 행에 형성되어 있는 박막 트랜지스터에 주사 신호를 전달하는 전단의 게이트 배선(22, 26, 27, 28)과 중첩되어 유지 용량을 형성한다. 하지만, 유지 용량이 충분하지 않은 경우에는 유지 배선을 별도로 형성하여 충분한 유지 용량을 확보할 수도 있다. 이때, 이웃하는 청 화소(B1, B2) 행의 화소 전극(82)은 제1 및 제2 화소 전극 연결부(851, 852)를 통하여 각각 연결되어 있으며, 서로 연결되어 있는 청 화소(B1, B2)의 화소 전극(82)은 두 화소 행에 대하여 이웃하는 청 화소 열에 교대로 하나씩 배치되어 있는 박막 트랜지스터와 연결되어 있다. 그러므로, B 부분에서는 제2 화소 전극 연결부(852)가 전단의 게이트선(22)과 중첩하지만 이웃하는 두 청 화소(B1, B2) 중 나머지 한 청 화소(B1)의 화소 전극(82)을 연결하는 제1 화소 전극 연결부(851)는 A 부분에서 보는 바와 같이 해당하는 행의 화소에 게이트 신호를 전달하는 자신의 게이트선(22)과 중첩하게 된다. 이로 인하여, 제1 화소 전극 연결부(851)와 게이트선(22)의 중첩으로 형성되는 기생 용량이 형성되며, 이는 해당하는 화소 전극(82)에 인가된 화소 전압을 저하시키는 킥백 전압의 원인으로 작용하며, 이로 인하여 이웃하는 청 화소 열의 휘도 차가 발생한다. 이러한 문제점을 최소화하기 위해, 전단의 게이트 배선(22, 27, 28)과 화소 전극(82)의 중첩을 통하여 유지 용량을 형성하는 이와 같은 제1 실시예에 따른 구조에서 유지 용량을 균일하게 형성하도록 해야 하며, 이를 위하여 A 부분에서 제1 화소 전극 연결부(851)와 자신의 게이트선(22)의 중첩으로 형성되는 기생 용량은 해당하는 화소의 액정 용량 및 유지 용량의 합에 대하여 5%를 넘지 않도록 제1 화소 전극 연결부(851)와 게이트선(22)이 중첩하는 면적을 최적화하는 것이 요구된다. 왜냐하면, 해당하는 화소의 액정 용량 및 유지 용량의 합에 대하여 제1 화소 전극 연결부(851)와 게이트선(22) 사이의 기생 용량이 5%를 넘는 경우에는 킥백 전압이 약 1 Volt 이상 증가하게 되어 화소간의 휘도 차이가 심하게 나타나게 된다. 한편, 화소 전극(82)과 동일한 층에는 보호막(70) 및 게이트 절연막(30)의 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들의 적용 여부는 선택적이다. 또한, 화소 전극(82)과 동일한 층에는 이웃하는 두 청 화소(B1, B2) 열에 데이터 신호를 전달하는 데이터선(62)을 하나의 데이터 패드(68)로 전기적으로 연결하기 하는 제3 데이터 패드 연결부(81)가 형성되어 있다. 이때, 이웃하는 두 청 화소(B1, B2) 열에 데이터 신호를 전달하는 데이터선(62)에 연결되어 있는 두 제2 데이터 패드 연결부(61) 및 이들과 인접한 제1 데이터 패드 연결부(21)는 이들을 드러내는 접촉 구멍(71, 72)을 통하여 제3 데이터 패드 연결부(81)와 연결되어 있으며, 이는 이웃하는 적 및 녹 화소(G, G)의 데이터선과 절연되어 교차하여 이웃하는 청 화소의 두 데이터선(62)을 하나의 데이터 패드(68)에 전기적으로 연결한다. 이때, 제1 내지 제2 데이터 패드 연결부(21, 61, 81)를 이용하여 이웃하는 청 화소(B1, B2)의 데이터선(62)을 하나의 데이터 패드(68)로 연결함으로써 접촉 구멍(71, 72)을 포함하는 접촉부의 접촉 저항과 제1 내지 제2 데이터 패드 연결부(21, 61, 81)의 배선 저항으로 인하여 데이터 신호가 전달될 때 부하 저항이 추가될 수 있다. 이때, 이렇게 연결부를 추가로 형성하여 발생하는 추가 부하 저항은 데이터선(62)의 총 부하 저항에 대하여 20%를 넘지 않도록 연결부를 설계하는 것이 바람직하다. 왜냐하면, 이러한 연결부의 추가로 인하여 발생하는 추가 부하 저항이 데이터선(62)의 총 부하 저항에 대하여 20%를 넘는 경우에는 화소의 충전 용량이 5% 이상 감소하게 되며, 이는 화상을 표시할 때 표시 특성을 저하시키게 된다.A pixel electrode 82 is formed on the passivation layer 70 to receive an image signal from the thin film transistor and generate an electric field together with the common electrode of the upper plate. The pixel electrode 82 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), and the drain electrode 66 of the thin film transistor formed in the adjacent pixel row through the contact hole 76. ) Is connected physically and electrically to receive an image signal. The pixel electrode 80 overlaps with the gate wirings 22, 26, 27, and 28 of the previous stage for transmitting the scan signal to the thin film transistors formed in the adjacent pixel rows at the front end to form the storage capacitor. However, in the case where the holding capacitance is not sufficient, the holding wiring may be separately formed to ensure sufficient holding capacitance. In this case, the pixel electrodes 82 of the neighboring blue pixels B1 and B2 rows are connected through the first and second pixel electrode connectors 851 and 852, respectively, and the blue pixels B1 and B2 are connected to each other. Pixel electrodes 82 are connected to thin film transistors that are alternately arranged one by one in a neighboring blue pixel column with respect to two pixel rows. Therefore, in the portion B, the second pixel electrode connection part 852 overlaps the gate line 22 of the previous stage, but connects the pixel electrode 82 of the other blue pixel B1 of the two neighboring blue pixels B1 and B2. As shown in part A, the first pixel electrode connection part 851 overlaps with its gate line 22 that transmits a gate signal to the pixels of the corresponding row. As a result, a parasitic capacitance formed by overlapping the first pixel electrode connection portion 851 and the gate line 22 is formed, which acts as a cause of the kickback voltage to lower the pixel voltage applied to the corresponding pixel electrode 82. As a result, luminance differences between neighboring blue pixel columns are generated. In order to minimize this problem, in the structure according to the first embodiment in which the storage capacitor is formed through the overlap of the gate wirings 22, 27, 28 and the pixel electrode 82 at the front end, To this end, the parasitic capacitance formed by the overlap of the first pixel electrode connection portion 851 and its gate line 22 in the A portion does not exceed 5% of the sum of the liquid crystal capacitance and the storage capacitance of the corresponding pixel. It is required to optimize the area where the first pixel electrode connection part 851 and the gate line 22 overlap. If the parasitic capacitance between the first pixel electrode connection portion 851 and the gate line 22 exceeds 5% with respect to the sum of the liquid crystal capacitance and the storage capacitance of the corresponding pixel, the kickback voltage is increased by about 1 Volt or more. The difference in luminance between the pixels appears to be severe. Meanwhile, an auxiliary gate pad 84 connected to the gate pad 24 and the data pad 68 through the contact holes 74 and 78 of the passivation layer 70 and the gate insulating layer 30 is formed on the same layer as the pixel electrode 82. ) And auxiliary data pads 88, and whether or not they are applied is optional. In addition, a third data pad that electrically connects a data line 62 that transmits a data signal to two neighboring blue pixels B1 and B2 to one data pad 68 is formed on the same layer as the pixel electrode 82. The connection part 81 is formed. At this time, the two second data pad connecting portions 61 and the first data pad connecting portions 21 adjacent to the two second data pad connecting portions 21 connected to the data lines 62 transmitting data signals to two neighboring blue pixels B1 and B2 columns are formed. It is connected to the third data pad connection portion 81 through exposed contact holes 71 and 72, which are insulated from and intersect with the data lines of the neighboring red and green pixels G and G, and the two data lines of the neighboring blue pixels. Electrically connect 62 to one data pad 68. In this case, the contact hole 71 is connected by connecting the data line 62 of the neighboring blue pixels B1 and B2 to one data pad 68 using the first to second data pad connection parts 21, 61, and 81. , A load resistance may be added when a data signal is transmitted due to the contact resistance of the contact portion including the contact portion 72, and the wiring resistance of the first to second data pad connectors 21, 61, and 81. In this case, it is preferable to design the connection part such that the additional load resistance generated by additionally forming the connection part does not exceed 20% of the total load resistance of the data line 62. If the additional load resistance caused by the addition of such a connection exceeds 20% of the total load resistance of the data line 62, the charge capacity of the pixel is reduced by 5% or more, which is displayed when displaying an image. It will lower the characteristics.

한편, 도 1 내지 도 3의 구조에서는 두 청 화소(B1, B2)에 데이터 신호를 전달하는 데이터선을 하나의 패드로 연결하기 위한 연결부를 화소 전극(82)과 동일한 층의 제3 데이터 패드 연결부(81)를 이용하였지만, 제2 데이터 패드 연결부만을 이용할 수도 있다. 이에 대하여 도 4 및 도 5를 참조하여 연결부의 구조를 상세하게 설명하기로 한다Meanwhile, in the structure of FIGS. 1 to 3, a third data pad connection part of the same layer as the pixel electrode 82 is connected to a connection part for connecting a data line for transmitting a data signal to the two blue pixels B1 and B2 with one pad. Although 81 is used, only the second data pad connection portion may be used. This will be described in detail with reference to FIGS. 4 and 5.

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에서 이웃하는 두 청 화소(B1, B2)에 데이터 신호를 전달하는 데이터선을 하나의 패드로 연결하기 위한 연결부를 도시한 평면도이고, 도 5는 도 4에서 V-V' 선을 따라 잘라 도시한 단면도이다. 여기서, 대부분의 구조는 제1 실시예와 동일한 상세한 도면은 생략하기로 한다.FIG. 4 is a connection part for connecting a data line for transmitting a data signal to two neighboring blue pixels B1 and B2 in a structure of a thin film transistor array substrate for a liquid crystal display according to a second exemplary embodiment of the present invention. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4. Here, the detailed drawings of the same parts as those of the first embodiment will be omitted.

도 4 및 도 5에서 보는바와 같이, 이웃하는 두 청 화소의 데이터선(62)을 연결하기 위한 두 개의 제1 데이터 패드 연결부(21)는 연결용 패턴(211)을 통하여 서로 연결되어 있으며, 게이트 절연막(30)은 두 개의 제1 데이터 패드 연결부(21)를 각각 드러내는 접촉 구멍(32)을 가지고 있다. 이때, 이웃하는 두 청 화소에 데이터 신호를 전달하는 두 개의 데이터선(62)은 각각에 연결된 제2 데이터 패드 연결부(61)가 각각 접촉 구멍(32)을 통하여 제1 데이터 패드 연결부(21)에 연결되어 있어 전기적으로 서로 연결되어 있다.As shown in FIGS. 4 and 5, two first data pad connecting portions 21 for connecting the data lines 62 of two neighboring blue pixels are connected to each other through a connection pattern 211, and a gate The insulating film 30 has contact holes 32 exposing two first data pad connectors 21, respectively. At this time, the two data lines 62 which transmit data signals to two neighboring blue pixels are respectively connected to the first data pad connection part 21 by the second data pad connection part 61 connected to each other through the contact hole 32. They are electrically connected to each other.

여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO 또는 IZO로 사용한 투과형 모드의 액정 표시 장치용 박막 트랜지스터 기판을 들었으나, 화소 전극(82)을 반사도를 가지는 알루미늄 또는 알루미늄 합금, 은 또는 은 합금 등과 같이 반사도를 가지는 도전 물질로 형성될 수도 있다.Although a thin film transistor substrate for a liquid crystal display device of a transmissive mode using transparent ITO or IZO is used as an example of the material of the pixel electrode 82, the pixel electrode 82 is made of aluminum, an aluminum alloy, silver, or a silver alloy having reflectivity. Likewise, it may be formed of a conductive material having reflectivity.

이러한 본 발명의 실시예에 따른 구조에서는, 펜타일 매트릭스의 화소 배열 구조와 유사하여 화상을 표시할 때 원 또는 대각선 모양을 표시할 할 때 쉽게 적용할 수 있어 글자 및 도형 모양의 표현을 용이하게 하여 SVGA급의 화소 배열만으로 도 UXGA급의 해상도를 구현할 수 있는 동시에 데이터 패드(68)의 수를 감소시킬 수 있어 고가의 데이터 구동 집적 회로의 수를 줄일 수 있어 표시 장치의 설계 비용을 최소화할 수 있다. 또한, 청의 단위 화소에 신호를 전달하는 데이터선이 다른 배선과 동일하게 적 및 녹의 단위 화소에 신호를 전달하는 데이터선과 동일한 모양으로 형성되어 있어 표시 특성이 불균일해지는 것을 방지할 수 있다. 또한, 전단의 게이트선과 화소 전극의 중첩을 통하여 유지 용량을 확보하는 동시에 자신의 게이트선과 화소 전극 연결부의 중첩으로 발생하는 기생 용량을 최적화하여 유지 용량을 균일하게 형성할 수 있다. 또한, 적색 또는 녹색의 화소에 데이터 신호를 전달하는 데이터선이 단위 화소를 사이에 두고 배치되어 있어 이웃하는 데이터 배선의 단락이 방지할 수 있다. 또한, 인접한 청의 화소를 하나의 구동 집적 회로를 이용하여 구동함에 있어서 데이터 패드 연결부를 이용하여 표시 영역을 중심으로 한쪽에 데이터 구동 집적 회로를 배치할 수 있어 표시 장치의 크기가 최적화할 수 있으며 이를 통하여 배선의 단선 또는 단락을 수리하기 위한 수리선을 표시 영역의 둘레에 용이하게 형성할 수 있다.In the structure according to the embodiment of the present invention, it is similar to the pixel array structure of the pentile matrix, and can be easily applied to display a circle or a diagonal shape when displaying an image, thereby facilitating the representation of letters and figures. The SVGA class pixel array can realize UXGA class resolution and can reduce the number of data pads 68, thereby reducing the number of expensive data driving integrated circuits, thereby minimizing the design cost of the display device. . In addition, since the data line which transmits a signal to the blue unit pixel is formed in the same shape as the data line which transmits a signal to the red and green unit pixels like other wirings, the display characteristics can be prevented from being uneven. In addition, the storage capacitance can be secured through the overlapping of the gate line and the pixel electrode at the front end, and the parasitic capacitance generated by the overlapping of the gate line and the pixel electrode connection part of the front end can be optimized to uniformly form the storage capacitance. In addition, data lines for transmitting data signals to red or green pixels are arranged with unit pixels interposed therebetween, whereby short circuits of neighboring data lines can be prevented. In addition, in driving adjacent blue pixels using one driving integrated circuit, the data driving integrated circuit may be disposed on one side of the display area using a data pad connection unit, thereby optimizing the size of the display device. Repair lines for repairing disconnection or short circuit of the wiring can be easily formed around the display area.

한편, 도 1 및 도 3에서는 전단의 게이트선과 화소 전극이 중첩되어 유지 용량을 형성하는 구조에 대하여 설명하였지만, 도 6 및 도 7을 참조하여 유지 용량을 형성하기 위해 별도의 유지 용량용 배선을 본 발명의 제3 실시예에 따른 액정 표시 장치의 구조에 대하여 구체적으로 설명하기로 한다.In FIGS. 1 and 3, the structure in which the front gate line and the pixel electrode overlap each other to form a storage capacitor is described. However, referring to FIGS. 6 and 7, a separate storage capacitor wiring line is illustrated to form the storage capacitor. The structure of the liquid crystal display according to the third embodiment of the present invention will be described in detail.

도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 화소 구조를 도시한 배치도이고, 도 7은 도 6에서 VII-VII' 선을 따라 잘라 도시한 단면도이다. FIG. 6 is a layout view illustrating a pixel structure of a liquid crystal display according to a third exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view taken along the line VII-VII ′ of FIG. 6.                     

도 6에서 보는 바와 같이, 본 발명의 제3 실시예에 따른 액정 표시 장치에는 펜타일 매트릭스 형태로 적, 청, 녹의 칼라 필터용 화소(‥ R, B1, G, R, B2, G, ‥)들이 배열되어 있다. 이때, 제1 실시예와 동일하게 행 방향으로는 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥)들이 순차적으로 배열되어 있으며, 열 방향으로는 이웃하는 행 방향과 동일하게 적, 녹, 청의 화소(‥ R, B1, G, R, B2, G, ‥)들이 배열되어 있다. 다만, 제1 실시예와 다른 점은 청 화소(B1, B2)는 마름모 모양을 가지며 이웃하는 적, 녹의 두 화소(R, G) 열의 사이에서 서로 이웃하는 두 화소(R, G) 행 및 열에 대하여 하나씩 배열되어 네 녹 및 청(G, B)의 중심에 위치하며, 청 화소(B1, B2)를 중심으로 배치되어 있는 적, 녹의 네 화소(R, G)는 마름모 모양의 청 화소(B1, B2)의 4변에 각각 마주하여 배치되어 이다. 이때, 도 1에서 보는 바와 같이, 가로 방향으로는 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥) 행에 주사 신호 또는 게이트 신호를 전달하는 게이트선(또는 주사 신호선, 221, 222)이 각각의 화소 행에 대하여 하나씩 형성되어 있으며, 세로 방향으로는 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥) 열에 데이터 신호를 전달하는 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G,‥)이 게이트선(221, 222)과 절연되어 교차하면서 화소(‥ R, B1, G, R, B2, G, ‥)의 열 방향에 대하여 각각 형성되어 있다. 또한, 각각의 화소(‥ R, B1, G, R, B2, G, ‥)에는 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G,‥)을 통하여 화상 신호가 전달되는 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥)이 형성되어 있다. 또한, 화소의 열 방향으로는 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥)과 중첩되어 유지 용량을 형성 하며 가로 방향으로 뻗어 있는 유지 용량용 제1 배선(231, 232)과 이들로부터 청 화소의 화소 전극(82B1, 82B2)의 변을 따라 연장되어 있는 유지 용량용 제2 배선(25, 27, 29)을 포함하는 유지 용량 배선이 형성되어 있다. 여기서도, 각각의 화소에는 게이트선(221, 222), 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G,‥) 및 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥)과 각각 연결되어 있는 게이트 전극(26), 소스 전극(65) 및 드레인 전극(66)을 포함하는 박막 트랜지스터가 각각 배치되어 있다. As shown in FIG. 6, in the liquid crystal display according to the third exemplary embodiment of the present invention, pixels of red, blue, and green color filters in the form of pentile matrix (R, B1, G, R, B2, G, ...) Are arranged. At this time, as in the first embodiment, red, blue, and green pixels (.R, B1, G, R, B2, G, ...) are sequentially arranged in the row direction, and neighboring row directions in the column direction. Similarly, red, green, and blue pixels (... R, B1, G, R, B2, G, ...) are arranged. However, the difference from the first embodiment is that the blue pixels B1 and B2 have a rhombus shape and are arranged in rows and columns of two neighboring pixels R and G between two neighboring red and green columns of pixels R and G. The red and green pixels R and G, which are arranged one by one and are positioned at the center of four green and blue (G and B), and are arranged around the blue pixels B1 and B2, have a rhombus-shaped blue pixel (B1). , B2) are arranged facing each other. At this time, as shown in Figure 1, in the horizontal direction, the gate line (or scan) to transfer the scan signal or the gate signal to the red (blue, green, green) pixels (R, B1, G, R, B2, G, ...) row Signal lines 221 and 222 are formed for each pixel row, and in the vertical direction, data signals are transmitted to the red, blue, and green pixels (R, B1, G, R, B2, G, ...) columns. Columns of pixels R, B1, G, R, B2, G, ... while the data lines (62R, 62B1, 62G, 62R, 62B2, 62G, ...) are insulated from and cross the gate lines 221 and 222. It is formed with respect to a direction, respectively. In addition, each pixel (... R, B1, G, R, B2, G, ...) is provided with a pixel electrode through which data signals are transmitted through data lines (... 62R, 62B1, 62G, 62R, 62B2, 62G, ...). 82R, 82B1, 82G, 82R, 82B2, 82G, ... are formed. Further, in the column direction of the pixels, the first wirings 231 and 232 extending in the horizontal direction to form the storage capacitors and overlap the pixel electrodes (... 82R, 82B1, 82G, 82R, 82B2, 82G, ...). And storage capacitor wirings including the storage capacitor second wirings 25, 27, and 29 extending along the sides of the pixel electrodes 82B1 and 82B2 of the blue pixel. Here, each pixel also includes gate lines 221 and 222, data lines (62R, 62B1, 62G, 62R, 62B2, 62G, ...) and pixel electrodes (... 82R, 82B1, 82G, 82R, 82B2, 82G, ... Thin film transistors including a gate electrode 26, a source electrode 65, and a drain electrode 66, which are respectively connected to each other, are disposed.

더욱 상세하게, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 투명한 절연 기판(10) 상부에 게이트 배선과 유지 배선이 교대로 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(221, 222) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하며, 제1 실시예에와 같이 게이트선(221, 222)의 끝에 각각 연결되어 있는 게이트 패드를 포함할 수 있다. 이때, 하나의 게이트선(221)에 연결되어 있는 게이트 전극(26)은 청 화소(B1) 열에만 형성되어 있으며 나머지 게이트선(222)에 연결되어 있는 게이트 전극(26)은 청 화소(B2) 열에만 형성되어 있다. 유지 배선은 가로 방향으로 뻗어 게이트선(221, 222)과 교대로 형성되어 있는 유지 용량용 제1 배선(231, 232)과 유지 용량용 제1 배선(231, 232)에 각각 연결되어 있으며 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥) 경계로 연장되어 있는 유지 용량용 제2 배선(25, 27, 29)을 포함한다. 유지 배선(231, 231, 25, 27, 29)은 후술할 화소(‥ R, B1, G, R, B2, G, ‥)의 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥) 과 각각 중첩되어 화소의 전하 보존 능력을 향상시키기 위한 유지 용량을 가지는 유지 축전기를 이룬다. 이때, 서로 이웃하는 두 개의 게이트선(221, 222)은 유지 용량용 제1 배선(231, 232)의 양쪽에 이격되어 형성되어 있어 게이트 배선의 단락을 방지할 수 있다.More specifically, in the thin film transistor substrate for a liquid crystal display according to the third embodiment of the present invention, gate wiring and sustain wiring are alternately formed on the transparent insulating substrate 10. The gate wiring includes a scan signal line or gate lines 221 and 222 extending in the horizontal direction and a gate electrode 26 of a thin film transistor that is part of the gate line 22. As in the first embodiment, the gate lines 221 and The gate pads may include gate pads respectively connected to the ends of the 222. In this case, the gate electrode 26 connected to one gate line 221 is formed only in the blue pixel B1 column, and the gate electrode 26 connected to the other gate line 222 is the blue pixel B2. It is formed only in heat. The storage wiring extends in the horizontal direction and is connected to the first storage wirings 231 and 232 and the first storage wirings 231 and 232 formed alternately with the gate lines 221 and 222, respectively. And the second wirings 25, 27, and 29 for storage capacitors that extend to the boundaries of blue and green pixels (R, B1, G, R, B2, G, ...). The sustain wirings 231, 231, 25, 27, and 29 are pixel electrodes (... 82R, 82B1, 82G, 82R, 82B2, 82G,) of pixels (... R, B1, G, R, B2, G, ...) to be described later. And a superimposition capacitor having a storage capacitor for improving the charge storage capability of the pixel. In this case, two gate lines 221 and 222 neighboring each other are formed to be spaced apart from both sides of the first wirings 231 and 232 for the storage capacitor, thereby preventing a short circuit of the gate wirings.

게이트 배선(221, 222, 26) 및 유지 배선(231, 232, 25, 27, 29)을 덮는 게이트 절연막(30)의 상부에는 저저항의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 적, 청, 녹의 화소(‥ R, B1, G, R, B2, G, ‥)의 화소 단위로 하나씩 배열되어 있는 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G, ‥), 이와 연결되어 있는 박막 트랜지스터의 소스 전극(65) 및 게이트 전극(26) 또는 박막 트랜지스터의 반도체층(40)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함하며, 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드를 포함할 수 있다. 이때, 적 화소(R) 열의 데이터선(62R)은 적 및 녹 화소(R, G)의 경계에 형성되어 있지만, 청 화소(B1, B2) 열의 데이터선(62B1, 62B2)은 적 및 청 화소 열의 중앙을 가로질러 형성되어 있으며, 녹 화소(G) 열의 데이터선(62G)도 녹 화소 열의 중앙을 가로질러 형성되어 있어 각 화소 열에 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G, ‥)은 서로 이격되어 배치되어 있어 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G, ‥)간의 단락을 방지할 수 있으며, 데이터선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G, ‥)에 전달되는 데이터 신호간의 간접을 방지할 수 있다. A data line made of a low resistance conductive material is formed on the gate insulating layer 30 covering the gate lines 221, 222, 26 and the sustain lines 231, 232, 25, 27, and 29. The data lines are formed in the vertical direction and are arranged one by one in pixel units of red, blue, and green pixels (... R, B1, G, R, B2, G, ...), and the data lines (... 62R, 62B1, 62G, 62R, 62B2, 62G, ..., and the drain of the thin film transistor positioned opposite to the source electrode 65 with respect to the source electrode 65 and the gate electrode 26 of the thin film transistor connected thereto or the semiconductor layer 40 of the thin film transistor. It includes an electrode 66, and may include a data pad connected to one end of the data line 62 to receive an image signal from the outside. At this time, the data line 62R in the red pixel R column is formed at the boundary between the red and green pixels R and G, while the data lines 62B1 and 62B2 in the blue pixel B1 and B2 columns are red and blue pixels. It is formed across the center of the column, and the data line 62G of the green pixel (G) column is also formed across the center of the green pixel column, so that the data lines (‥ 62R, 62B1, 62G, 62R, 62B2, 62G, ... are spaced apart from each other to prevent short circuit between data lines (62R, 62B1, 62G, 62R, 62B2, 62G, ...), and data lines (62R, 62B1, 62G, 62R, 62B2, 62G). It is possible to prevent indirect between data signals transmitted to,.                     

데이터 배선(62R, 62B1, 62G, 62R, 62B2, 62G, 65, 66) 및 이들로부터 가리지 않는 반도체층(40)의 상부에는 질화 규소나 아크릴계 따위의 유기 절연 물질로 이루어진 보호막(70)이 형성되어 있으며, 보호막(70)의 상부에는 접촉 구멍(76)을 통하여 드레인 전극(76)과 연결되어 있는 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥)이 각각의 화소(‥ R, B1, G, R, B2, G, ‥)에 화소 모양을 따라 형성되어 있다. On the data lines 62R, 62B1, 62G, 62R, 62B2, 62G, 65, 66 and the semiconductor layer 40 not covered therefrom, a protective film 70 made of an organic insulating material such as silicon nitride or acrylic is formed. In the upper portion of the passivation layer 70, pixel electrodes (... 82R, 82B1, 82G, 82R, 82B2, 82G, ...) connected to the drain electrode 76 through the contact hole 76 are each pixel (... R). , B1, G, R, B2, G, ... are formed along the pixel shape.

물론, 이러한 본 발명의 제3 실시예에 따른 구조에서도 제1 실시예에서 제공한 이웃하는 두 청 화소를 단위로 데이터선을 하나의 데이터 패드로 연결하는 데이터 패드 연결부의 구조를 동일하게 적용할 수 있으며, 이러한 데이터 패드 연결부는 종래의 팬 타일 구조에서도 동일하게 적용할 수 있다.Of course, in the structure according to the third embodiment of the present invention, the structure of the data pad connection unit for connecting the data lines to one data pad in units of two neighboring blue pixels provided in the first embodiment may be equally applied. The data pad connection unit may be similarly applied to a conventional fan tile structure.

이러한 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 유지 배선을 이용하여 유지 용량을 확보하는 구조인데, 펜타일 매트릭스의 화소 배열을 취하고 있어 표시 특성이 우수한 동이세 이웃하는 화소 행 및 열에 게이트 및 데이터 신호를 전달하는 신호선이 일정한 간격으로 이격되어 있어 배선의 단락을 방지할 수 있다. 또한, 데이터선이 화소의 중앙의 가로질러 최적의 길이로 형성되어 있어 데이터선을 통하여 전달되는 신호의 지연을 균일하게 할 수 있다. 한편, 이와 같은 구조는 신호선이 화소의 중앙을 가로 질로 형성되어 있어 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥)을 반사도를 가지는 도전 물질의 반사막으로 형성하여 반사형 액정 표시 장치에 적용하는 것이 유리하다. 이때, 데이터 배선(‥ 62R, 62B1, 62G, 62R, 62B2, 62G, ‥)과 화소 전극(‥ 82R, 82B1, 82G, 82R, 82B2, 82G, ‥) 사이의 보호막(70)은 낮은 유전율을 가지는 유기 절연 물질로 이루어져 층간의 배선을 충분히 확보하는 것이 바람직하다. 이때, 반사막의 반사율을 높이기 위해 요철을 가지도록 보호막(70)의 표면을 형성될 수도 있으며, 보호막(70)은 입사광에 대하여 반사율 및 투과율이 낮은 색의 절연막으로 채택하여 이웃하는 화소 사이에서 누설되는 빛을 차단하거나 박막 트랜지스터의 반도체층(40)으로 입사하는 빛을 차단하여 블랙 매트릭스(black matrix)의 기능을 부여할 수도 있으며, 게이트 배선, 데이터 배선 및 유지 배선의 모양을 변경하여 화소 사이에서 누설되는 빛을 차단하는 블랙 매트릭스로 사용할 수도 있다.The thin film transistor substrate for a liquid crystal display device according to the third exemplary embodiment of the present invention has a structure in which a storage capacitor is secured by using a storage wiring, and has a pixel array of a pentile matrix, so that the same row of neighboring pixels has excellent display characteristics. And signal lines that transfer gates and data signals to columns are spaced at regular intervals to prevent short circuits. In addition, the data line is formed to an optimal length across the center of the pixel, so that the delay of the signal transmitted through the data line can be made uniform. On the other hand, in such a structure, the signal line is formed to cross the center of the pixel, and thus the pixel electrodes (... 82R, 82B1, 82G, 82R, 82B2, 82G, ...) are formed as a reflective film of a conductive material having a reflectivity, thereby forming a reflective liquid crystal display. It is advantageous to apply to the device. At this time, the passivation layer 70 between the data wirings (62R, 62B1, 62G, 62R, 62B2, 62G, ...) and the pixel electrodes (... 82R, 82B1, 82G, 82R, 82B2, 82G, ...) has a low dielectric constant. It is preferable to ensure sufficient wiring between layers which consist of organic insulating materials. In this case, the surface of the protective film 70 may be formed to have irregularities in order to increase the reflectance of the reflective film, and the protective film 70 is adopted as an insulating film having a low reflectance and transmittance with respect to incident light and leaks between neighboring pixels. Blocking the light or blocking the light incident to the semiconductor layer 40 of the thin film transistor may impart a black matrix function, and change the shape of the gate wiring, data wiring and sustain wiring to leak between pixels. It can also be used as a black matrix to block out light.

한편, 액정 표시 장치의 구동 방법에 있어서 액정의 열화를 방지하기 위해 화소 전극에 전달되는 화상 신호를 공통 전극에 대해 양, 음 반복되도록 구동하며, 이와 같은 구동 방식을 반전 구동 방식이라 한다. 이때, 화소의 반전 극성이 불규칙하게 구동되는 경우에는 화소 전극에 전달되는 화상 신호가 심하게 왜곡되어 플리커(flicker)가 발생하며 이로 인하여 액정 표시 장치의 화질이 저하되는 문제점이 발생한다. 이러한 문제를 해결하기 위해 본 발명의 실시예에 따른 펜타일 매트릭스의 화소 배열을 가지며, 적, 청, 녹의 화소 열이 순차적으로 배열되어 있는 구조에서, 첫 번째 또는 두 번째로 이웃하는 청의 화소 열의 데이터선을 하나의 패드에 연결하는 동시에 하나의 패드로 연결된 청 화소 열의 데이터선 사이의 서로 이웃하는 적 및 녹의 화소 열의 데이터선을 서로 교차시켜 화상 신호를 전달한다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.On the other hand, in the driving method of the liquid crystal display device, in order to prevent deterioration of the liquid crystal, the image signal transmitted to the pixel electrode is driven to be repeated positively and negatively with respect to the common electrode. Such a driving method is called an inversion driving method. In this case, when the inverted polarity of the pixel is driven irregularly, the image signal transmitted to the pixel electrode is severely distorted to generate flicker, which causes a problem of deterioration in image quality of the liquid crystal display. In order to solve this problem, in a structure in which a pixel array of a pentile matrix according to an embodiment of the present invention is arranged and red, blue, and green pixel columns are sequentially arranged, data of the first or second neighboring blue pixel columns is arranged. An image signal is transferred by connecting a line to one pad and intersecting data lines of neighboring red and green pixel columns between data lines of a blue pixel column connected by one pad. This will be described in detail with reference to the drawings.

도 8 내지 도 10은 본 발명의 제4 내지 제6 실시예에 따른 액정 표시 장치의 반전 구동 방법 및 배선의 연결 구조를 도시한 도면이다. 여기서, 표시 "ㆍ"은 열 방향으로 배치되어 있는 청 화소에서 박막 트랜지스터의 위치를 나타낸 것이며, "+" 및 "-"은 공통 전극의 공통 전압에 대한 화소 전극에 인가된 화소 전압(화상 신호)의 극성을 나타낸 것이다. 8 to 10 are diagrams illustrating a reverse driving method and a connection structure of wirings of a liquid crystal display according to a fourth to sixth embodiments of the present invention. Here, the display "·" shows the positions of the thin film transistors in the blue pixels arranged in the column direction, and "+" and "-" indicate pixel voltages (image signals) applied to the pixel electrodes with respect to the common voltage of the common electrodes. It shows the polarity of.

도 8 내지 도 10에서 보는 바와 같이, 본 발명의 제4 내지 제6 실시예에 따른 액정 표시 장치에서는, 행 방향으로는 적, 녹, 청 화소(R, G, B)가 순차적으로 배열되어 있으며, 열 방향으로는 적 및 녹 화소(G, R)가 교대로 배열되어 있으며, 청 화소(B)는 이웃하는 적 및 녹 화소(G, R) 열의 사이에서 두 화소 행에 대하여 하나씩 배열되어 있으며, 청 화소(B)에 이웃하는 적 및 녹의 네 화소는 청 화소(B)를 중심으로 마주하여 배치되어 있다. 본 실시예에서 화소 배치는 열두 화소 열을 소정의 단위로 한다. 8 to 10, in the liquid crystal display according to the fourth to sixth embodiments of the present invention, red, green, and blue pixels R, G, and B are sequentially arranged in the row direction. In the column direction, red and green pixels G and R are alternately arranged, and blue pixels B are arranged one by one for two rows of pixels between neighboring red and green pixels G and R columns. Four pixels, red and green, which are adjacent to the blue pixel B, are disposed facing the blue pixel B as a center. In this embodiment, the pixel arrangement uses twelve pixel columns as a predetermined unit.

도 8에서 보는 바와 같이, 본 발명의 제4 실시예에 따른 액정 표시 장치에서는 n+4 번째 청 화소 열의 데이터선(62)이 n+1 번째 청 화소 열의 데이터선(62)에 전기적으로 연결되어 있어 n+4 번째의 청 화소 열은 n+1 번째의 데이터선(62)에 연결되어 있는 데이터 패드를 통하여 화상 신호를 전달받으며, n+7 번째 청 화소 열의 데이터선(62)은 n+10 번째 청 화소 열의 데이터선(62)에 전기적으로 연결되어 있어 n+7 번째 청 화소 열은 n+10 번째의 데이터선(62)에 연결되어 있는 데이터 패드를 통하여 화상 신호를 전달받는다. 또한, n+5 번째의 녹 화소 열의 데이터선(62)과 n+6 번째의 적 화소 열의 데이터선(62)은 서로 교차시켜 각각은 n+6 번째의 녹 화소 열과 n+5 번째의 적 화소 열에 화상 신호를 전달한다.As shown in FIG. 8, in the liquid crystal display according to the fourth exemplary embodiment, the data line 62 of the n + 4 th blue pixel column is electrically connected to the data line 62 of the n + 1 th blue pixel column. The n + 4 th blue pixel column receives an image signal through a data pad connected to the n + 1 th data line 62, and the data line 62 of the n + 7 th blue pixel column is n + 10. The n + 7th blue pixel column is electrically connected to the data line 62 of the first blue pixel column and receives an image signal through a data pad connected to the n + 10th data line 62. In addition, the data line 62 of the n + 5th green pixel column and the data line 62 of the n + 6th red pixel column cross each other, respectively, and the n + 6th green pixel column and the n + 5th red pixel, respectively. Transfer the image signal to the heat.

이러한 연결 구조를 가지는 액정 표시 장치를 열 및 행 방향으로 도트 반전 으로 구동할 때 도 8에서 보는 바와 같이 액정 패널 전체에 대하여 화소의 행 방향으로 ·‥, +++, ---, +-+, -+-, ·‥ 의 규칙성을 가지면서 반전 구동을 실시할 수 있다. When the liquid crystal display having such a connection structure is driven with dot inversion in the column and row directions, as shown in Fig. 8, in the row direction of the pixels with respect to the entire liquid crystal panel, ..., +++, ---, +-+ The inversion drive can be performed while having regularity of-,-+-and.

도 9에서 보는 바와 같이, 본 발명의 제5 실시예에 따른 액정 표시 장치에서는 n+7 번째 청 화소 열의 데이터선(62)이 n+1 번째 청 화소 열의 데이터선(62)에 전기적으로 연결되어 있어 n+7 번째의 청 화소 열은 n+1 번째의 데이터선(62)에 연결되어 있는 데이터 패드를 통하여 화상 신호를 전달받으며, n+10 번째 청 화소 열의 데이터선(62)은 n+4 번째 청 화소 열의 데이터선(62)에 전기적으로 연결되어 있어 n+10 번째 청 화소 열은 n+4 번째의 데이터선(62)에 연결되어 있는 데이터 패드를 통하여 화상 신호를 전달받는다. 또한, n+8 번째의 녹 화소 열의 데이터선(62)과 n+9 번째의 적 화소 열의 데이터선(62)은 서로 교차시켜 각각 n+9 번째의 녹 화소 열과 n+8 번째의 적 화소 열에 화상 신호를 전달한다.As shown in FIG. 9, in the liquid crystal display according to the fifth exemplary embodiment, the data line 62 of the n + 7th blue pixel column is electrically connected to the data line 62 of the n + 1th blue pixel column. The n + 7th blue pixel column receives an image signal through a data pad connected to the n + 1th data line 62, and the data line 62 of the n + 10th blue pixel column receives n + 4. The n + 10 th blue pixel column is electrically connected to the data line 62 of the first blue pixel column, and receives an image signal through a data pad connected to the n + 4 th data line 62. In addition, the data line 62 of the n + 8th green pixel column and the data line 62 of the n + 9th red pixel column intersect each other, respectively, to the n + 9th green pixel column and the n + 8th red pixel column. Pass the image signal.

이러한 연결 구조를 가지는 제5 실시예에 따른 액정 표시 장치를 열 및 행 방향으로 도트 반전으로 구동할 때 도 9에서 보는 바와 같이 액정 패널 전체에 대하여 화소의 행 방향으로 ·‥, +++, -+-, ·‥ 의 규칙성을 가지면서 반전 구동을 실시할 수 있다. When the liquid crystal display according to the fifth embodiment having such a connection structure is driven with dot inversion in the column and row directions, as shown in FIG. 9, in the pixel row direction with respect to the entire liquid crystal panel, ..., +++,- Reverse driving can be performed with regularity of +-, ....

도 10에서 보는 바와 같이, 본 발명의 제6 실시예에 따른 액정 표시 장치에서는 n+10 번째 청 화소 열의 데이터선(62)이 n+1 번째 청 화소 열의 데이터선(62)에 전기적으로 연결되어 있어 n+10 번째의 청 화소 열은 n+1 번째의 데이터선(62)에 연결되어 있는 데이터 패드를 통하여 화상 신호를 전달받으며, n+7 번째 청 화 소 열의 데이터선(62)은 n+4 번째 청 화소 열의 데이터선(62)에 전기적으로 연결되어 있어 n+7 번째 청 화소 열은 n+4 번째의 데이터선(62)에 연결되어 있는 데이터 패드를 통하여 화상 신호를 전달받는다. 또한, n+8 번째의 녹 화소 열의 데이터선(62)과 n+9 번째의 적 화소 열의 데이터선(62)은 서로 교차시켜 각각 n+9 번째의 녹 화소 열과 n+8 번째의 적 화소 열에 화상 신호를 전달한다.As shown in FIG. 10, in the liquid crystal display according to the sixth exemplary embodiment, the data line 62 of the n + 10 th blue pixel column is electrically connected to the data line 62 of the n + 1 th blue pixel column. The n + 10th blue pixel column receives an image signal through a data pad connected to the n + 1th data line 62, and the data line 62 of the n + 7th pixel column is n +. The n + 7th blue pixel column is electrically connected to the data line 62 of the fourth blue pixel column and receives an image signal through a data pad connected to the n + 4th data line 62. In addition, the data line 62 of the n + 8th green pixel column and the data line 62 of the n + 9th red pixel column intersect each other, respectively, to the n + 9th green pixel column and the n + 8th red pixel column. Pass the image signal.

이러한 연결 구조를 가지는 액정 표시 장치를 열 및 행 방향으로 도트 반전으로 구동할 때 도 10에서 보는 바와 같이 액정 패널 전체에 대하여 화소의 행 방향으로 ·‥, +++, -+-, +-+, ---·‥ 의 규칙성을 가지면서 반전 구동을 실시할 수 있다. When the liquid crystal display device having such a connection structure is driven with dot inversion in the column and row directions, as shown in FIG. 10, in the row direction of the pixels with respect to the entire liquid crystal panel, ..., +++,-+-, +-+ Reverse driving can be performed with regularity.

여기서, 본 발명의 제5 실시예에 따른 액정 표시 장치의 구동 방법에서 도트 반전 방식으로 구동할 때 화소의 행 방향으로는 +++, -+-의 규칙성을 가지면서 반전 구동을 실시할 수 있지만, 청 화소 열에 대하여 열 방향으로는 프레임 반전으로 구동되어 플리커 현상이 발생할 수 있다. 이러한 문제점을 개선하기 위하여 행 방향으로 칼럼(column) 반전 구동을 실시하거나 열 방향으로 2 도트 반전을 실시한다.Here, in the driving method of the liquid crystal display according to the fifth embodiment of the present invention, when driving in the dot inversion method, inversion driving can be performed with regularities of +++ and-+-in the row direction of the pixels. However, flicker may occur due to the inversion of the frame in the column direction with respect to the blue pixel column. In order to solve this problem, column inversion driving is performed in the row direction or two dot inversion is performed in the column direction.

도 11 및 12는 본 발명의 제5 실시예에 따른 액정 표시 장치의 구동 방법에서 칼럼(column) 반전 구동 및 2 도트 반전 구동을 도시한 도면이다. 11 and 12 illustrate a column inversion driving and a two dot inversion driving in the driving method of the liquid crystal display according to the fifth embodiment of the present invention.

도 11에서 보는 바와 같이, 본 발명의 제5 실시예에 따른 액정 표시 장치의 구동 방법에 있어서 행 방향으로 칼럼 반전을 실시하는 경우에는 청 화소 열 또한 행 방향으로 컬러 반전으로 구동되어 표시 특성을 향상시킬 수 있다. As shown in FIG. 11, when the column inversion is performed in the row direction in the driving method of the liquid crystal display according to the fifth embodiment of the present invention, the blue pixel column is also driven by color inversion in the row direction to improve display characteristics. You can.                     

도 12에서 보는 바와 같이, 열 방향으로 2 도트 반전 구동을 실시하는 경우에는 청 화소는 열 방향과 행 방향으로 균일한 도트 반전을 실현할 수 있다.As shown in Fig. 12, when two-dot inversion driving is performed in the column direction, the blue pixel can realize uniform dot inversion in the column direction and the row direction.

한편, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에서는 이웃하는 청 화소(B1, B2) 열에서 형성되는 액정 용량의 차가 발생하여 표시 장치의 특성이 저하되어, 이를 방지하기 위해 제1 화소 전극 연결부(851)와 자신의 화소에 게이트 신호를 전달하는 게이트선(22)이 중첩하는 면적을 최적화하는 방법이 제시하였는데, 이웃하는 두 청 화소 열 사이에서 발생하는 휘도 차이를 제거하기 위해 제1 및 제2 화소 전극 연결부를 박막 트랜지스터와 같이 이웃하는 두 화소 행에 대하여 교대로 배치하여 해당하는 화소 열에 게이트 신호를 전달하는 게이트선에 중첩하지 않도록 배치할 수 있다. 이러한 구조에 대하여 도 1 및 도 13을 참조하여 개략적으로 설명하면 다음과 같다.Meanwhile, in the structure of the thin film transistor array substrate for a liquid crystal display device according to the first embodiment of the present invention, a difference in the liquid crystal capacitance formed in the adjacent blue pixel B1 and B2 columns occurs, thereby deteriorating characteristics of the display device. In order to prevent this, a method of optimizing an area where the first pixel electrode connection part 851 overlaps with the gate line 22 transmitting the gate signal to its own pixel is proposed. The first and second pixel electrode connectors may be alternately disposed with respect to two neighboring pixel rows, such as a thin film transistor, so as not to overlap the gate line transferring the gate signal to the corresponding pixel column. This structure will be described below with reference to FIGS. 1 and 13.

도 13 내지 도 15는 본 발명의 제7 내지 제9 실시예에 따른 액정 표시 장치의 구조 및 도트 반전 구동을 도시한 도면이다. 여기서, 본 발명의 제7 내지 제9 실시예에 대한 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조는 도 1을 참조하여 설명하였으며, 도 13 내지 도 15는 본 발명의 제7 내지 제9 실시예에 따른 액정 표시 장치를 이용하여 2 도트 반전 구동을 실시하는 경우의 화소의 구조를 나타낸 도면이다.13 to 15 illustrate structures and dot inversion driving of the liquid crystal display according to the seventh to ninth embodiments of the present invention. Herein, the structure of the TFT array substrate for a liquid crystal display device according to the seventh to ninth embodiments of the present invention has been described with reference to FIG. 1, and FIGS. 13 to 15 illustrate the seventh to ninth embodiments of the present invention. It is a figure which shows the structure of the pixel at the time of performing 2-dot inversion driving using the liquid crystal display device which concerns on this.

제1 실시예에서는 도 1에서 보는 바와 같이 제1 및 제2 화소 전극 연결부(851, 852)가 동일한 게이트선(22)과 중첩되도록 형성되어 있지만, 도 1을 참조하여 설명하면 제7 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에서는 제1 및 제2 화소 전극 연결부는 박막 트랜지스터와 배치 구조와 동일하게 이웃하는 두 화소 행에 대하여 교대로 배치되어 있다. 이때, 제1 화소 전극 연결부는 제2 화소 전극 연결부와 중첩되어 있는 게이트선에 이웃하는 다른 게이트선과 중첩되어 서로 이웃하는 두 청 화소 행의 화소 전극을 전기적으로 연결한다. 이러한 구조에서 B1 화소와 B2 화소의 화소 전극은 동일한 구조를 가지지만, 도 13에서 보는 바와 같이 두 화소는 1/2의 화소만큼 이동한 배치 구조를 가지게 되며, 청 화소의 박막 트랜지스터는 화소의 모서리에만 위치한다.In the first embodiment, as shown in FIG. 1, the first and second pixel electrode connection portions 851 and 852 are formed to overlap the same gate line 22. However, referring to FIG. 1, the seventh embodiment will be described with reference to FIG. 1. In the thin film transistor array substrate for a liquid crystal display, the first and second pixel electrode connection parts are alternately arranged with respect to two pixel rows adjacent to the thin film transistor in the same manner as the arrangement structure. In this case, the first pixel electrode connection part overlaps the other gate line adjacent to the gate line overlapping the second pixel electrode connection part to electrically connect the pixel electrodes of two adjacent blue pixel rows. In this structure, the pixel electrodes of the B1 pixel and the B2 pixel have the same structure, but as shown in FIG. 13, the two pixels have an arrangement structure shifted by 1/2 of a pixel, and the thin film transistor of the blue pixel has a corner of the pixel. Is located only.

이러한 본 발명의 본 발명의 제7 실시예에 따른 구조를 이용하여 도 13에서와 같이 2 도트 반전으로 구동하는 경우에는 균일한 반전 구동을 실시할 수 있는 동시에 제1 및 제2 화소 전극 연결부가 전면적으로 이웃하는 전단의 화소에 주사 신호를 전달하는 게이트선과 중첩되어 청 화소에서 발생하는 휘도 차이를 제거할 수 있다. Using the structure according to the seventh exemplary embodiment of the present invention, when driving in two dot inversion as shown in FIG. 13, uniform inversion driving can be performed and at the same time, the first and second pixel electrode connecting portions As a result, the luminance difference generated in the blue pixel may be eliminated by overlapping the gate line that transmits the scan signal to the neighboring pixels.

한편, 청 화소 열 사이에서 발생하는 휘도 차이를 제거하기 위해 제7 실시예에 따른 액정 표시 장치에서는 제1 및 제2 화소 전극 연결부를 전단 화소 행의 게이트선과 중첩되어 있지만, 도 1을 참조하여 설명하면 본 발명의 제8 실시예에 따른 액정 표시 장치에서는 도 1의 B1 화소와 같이 B2 화소의 제2 화소 전극 연결부도 해당하는 화소 열의 게이트선과 중첩되도록 형성되어 있다. 이 경우에는 도 1의 B1 화소 및 도 14에서 보는 바와 같이 제1 및 제2 화소 전극 연결부는 화소의 중앙에 위치하면서 박막 트랜지스터는 청 화소의 한 변에 위치하게 된다. 하지만, 이러한 제8 실시예에 따른 구조에서는 박막 트랜지스터가 이웃하는 두 화소 행의 게이트선 중 하나의 게이트선에만 연결되어 있는 박막 트랜지스터에 연결되어 있는 게이트선에만 신호 지연이 심하게 발생하여 게이트선사이에서 신호 지연의 차이가 심하게 발생한다. 이러한 문제점을 해결하기 위해 도 15에서 보는 바와 같이 제7 실시예에서와 같이 서로 이웃하는 화소 열의 청 화소를 1/2만큼 이동하여 배치할 수도 있다. In the liquid crystal display according to the seventh exemplary embodiment, the first and second pixel electrode connection portions overlap the gate lines of the preceding pixel row in order to remove the luminance difference occurring between the blue pixel columns. In the liquid crystal display according to the eighth exemplary embodiment of the present invention, like the B1 pixel of FIG. 1, the second pixel electrode connection part of the B2 pixel is formed to overlap the gate line of the corresponding pixel column. In this case, as shown in the B1 pixel of FIG. 1 and the first and second pixel electrode connection portions as shown in FIG. 14, the thin film transistor is positioned on one side of the blue pixel. However, in the structure according to the eighth embodiment, a signal delay occurs severely only in the gate line connected to the thin film transistor connected to only one gate line of the gate lines of two neighboring pixel rows. The difference in delay is severe. In order to solve this problem, as shown in FIG. 15, the blue pixels of neighboring pixel columns may be moved by 1/2 as shown in the seventh embodiment.

한편, 앞의 제4 내지 제9 실시예에서 서로 이웃하는 적 및 녹 화소 열에 화상 신호를 서로 교차시켜 전달하기 위해 데이터선(62)을 서로 교차시킬 때 데이터 배선(제1 내지 제3 실시예 참조), 게이트 배선(제1 내지 제3 실시예 참조) 및 화소 전극(제1 내지 제3 실시예 참조)과 동일한 층으로 데이터선 교차용 배선을 형성하는 것이 바람직하며, 도 16 및 도 17을 통하여 구체적으로 설명하기로 한다.On the other hand, in the foregoing fourth to ninth embodiments, the data wirings (see the first to third embodiments) when the data lines 62 intersect with each other in order to transfer image signals to neighboring red and green pixel columns. ), The gate wirings (see the first to third embodiments) and the pixel electrodes (see the first to the third embodiments) are preferably formed in the same layer as the data line crossing wirings. It will be described in detail.

도 16 및 도 17은 본 발명의 제4 내지 제9 실시예에 따른 액정 표시 장치에서 데이터선 교차 연결부를 도시한 평면도이다. 여기서, 도면 부호 210은 게이트 배선과 동일한 층으로 형성되어 있는 제1 교차용 배선이며, 도면 부호 610 및 620은 데이터 배선과 동일한 층으로 형성되어 있는 제2 교차용 배선이며, 도면 부호 810은 화소 전극과 동일한 층으로 형성되어 있는 제3 교차용 배선이다.16 and 17 are plan views illustrating data line cross connection portions in the liquid crystal display according to the fourth to ninth embodiments of the present invention. Here, reference numeral 210 denotes a first crossing wiring formed of the same layer as the gate wiring, reference numerals 610 and 620 denote second crossing wiring formed of the same layer as the data wiring, and reference numeral 810 denotes a pixel electrode. It is the 3rd crossing wiring formed in the same layer as this.

도 16에서 보는 바와 같이, 본 발명의 제4 내지 제9 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 상부에는 적 및 녹 화소 열에 화상 신호를 전달하는 n+5 및 n+6 또는 n+8 또는 n+9번째의 데이터선(62)이 서로 평행하게 형성되어 있으며, 각각의 데이터선(62)에는 데이터 패드(68)가 서로 교차하여 연결되어 있다. 여기서, 제2 교차용 배선(610)은 구부러져 있어 n+5 및 n+8번째의 데 이터선(62)에 n+6 및 n+9번째의 데이터 패드(68)를 각각 전기적으로 연결하며, 제1 교차용 배선(210)과 제3 교차용 배선(810)은 n+6 및 n+9번째의 데이터선(62)에 n+5 및 n+8번째의 데이터 패드(68)에 각각 연결한다. 이때, 제1 교차용 배선(210)은 게이트 배선과 동일한 층으로 형성되어 제2 교차용 배선(610)과 교차하도록 구부러져 있으며, 제3 교차용 배선(810)은 게이트 절연막(30, 도 2 참조) 또는 보호막(70, 도 2 참조)에 형성되어 있는 접촉 구멍(700)을 통하여 제1 교차용 배선(210)과 데이터선(62)을 전기적으로 연결한다.  As shown in FIG. 16, n + 5 and n + 6 or n + which transfer an image signal to red and green pixel columns on the thin film transistor array substrate for liquid crystal display according to the fourth to ninth embodiments of the present invention. The eighth or n + 9th data lines 62 are formed parallel to each other, and the data pads 68 are connected to each data line 62 by crossing each other. Here, the second cross wiring 610 is bent to electrically connect the n + 6 and n + 9th data pads 68 to the n + 5 and n + 8th data lines 62, respectively. The first cross wiring 210 and the third cross wiring 810 are connected to the n + 6 and n + 9th data lines 62 and the n + 5 and n + 8th data pads 68, respectively. do. In this case, the first crossing wiring 210 is formed of the same layer as the gate wiring and bent to cross the second crossing wiring 610, and the third crossing wiring 810 is referred to as the gate insulating film 30 (FIG. 2). ) Or the first intersecting wiring 210 and the data line 62 are electrically connected through the contact hole 700 formed in the passivation layer 70 (see FIG. 2).

도 17은 데이터선 교차 연결부의 접촉 저항을 균일하게 하기 위하여 도 16의 제2 교차용 배선(610)을 제1 교차용 배선(210)과 같이 변경한 구조이다. 도 17에서 보는 바와 같이, 제2 교차용 배선(620)은 게이트 절연막(30, 도 2 참조) 또는 보호막(70, 도 2 참조)에 형성되어 있는 접촉 구멍(700)을 통하여 이웃하는 데이터선(62) 및 데이터 패드(68)에 각각 연결되어 있는 제3 교차용 배선(810)을 서로 연결한다.FIG. 17 is a structure in which the second crossing wire 610 of FIG. 16 is changed like the first crossing wire 210 in order to make the contact resistance of the data line cross connection part uniform. As shown in FIG. 17, the second crossing wires 620 are adjacent to the data line (via the contact hole 700 formed in the gate insulating film 30 (see FIG. 2) or the protective film 70 (see FIG. 2). 62 and the third intersecting wiring 810 connected to the data pad 68 are connected to each other.

또한, 적 및 녹 화소 열에 화상 신호를 전달하며 데이터선 교차 연결부를 가지는 데이터선은 제1, 제2 또는 제3 교차용 배선 사이의 접촉부를 가지기 때문에 다른 데이터선의 선 저항과 비교하여 차이를 가지게 되며, 이는 액정 표시 장치의 표시 특성이 나쁜 영향을 줄 수 있다. 이러한 문제를 개선하는 방법으로는 전체 데이터선의 선 저항 편차를 최소화해야 하며, 이를 위하여 각각의 데이터선에 연결부를 형성하는 것이 바람직하며, 도 18을 참조하여 구체적으로 설명하기로 한다.In addition, a data line that transmits an image signal to the red and green pixel columns and has a data line cross connection part has a contact portion between the first, second or third cross wires, and thus has a difference compared with the line resistance of other data lines. This may adversely affect the display characteristics of the liquid crystal display. As a method of improving such a problem, the line resistance variation of the entire data line should be minimized. For this purpose, it is preferable to form a connection portion in each data line, which will be described in detail with reference to FIG. 18.

도 18은 본 발명의 제4 내지 제9 실시예에 따른 액정 표시 장치용 박막 트랜 지스터 기판에서 데이터선 연결부 및 데이터선 교차 연결부를 도시한 평면도이다.18 is a plan view illustrating a data line connection unit and a data line cross connection unit in the thin film transistor substrate for liquid crystal display according to the fourth to ninth embodiments of the present invention.

도 18에서 보는 바와 같이, 각각의 데이터선(62)은 게이트 배선과 동일한 층으로 형성되어 있는 제1 연결용 배선(250) 및 화소 전극과 동일한 층으로 형성되어 있는 제2 연결용 배선(820)을 통하여 데이터 패드(68)와 연결되어 있다.As shown in FIG. 18, each data line 62 has a first connection wiring 250 formed of the same layer as the gate wiring and a second connection wiring 820 formed of the same layer as the pixel electrode. It is connected to the data pad 68 through.

이러한 구조에서는 다수의 데이터선(62)은 각각 2개의 접촉부를 통하여 데이터 패드와 연결되어 있어 전체적으로 균일한 선 저항을 가지게 되며, 이를 통하여 표시 장치의 특성이 불균일해지는 것을 방지할 수 있다.In this structure, the plurality of data lines 62 are connected to the data pads through the two contact portions, respectively, to have uniform line resistances, thereby preventing the characteristics of the display device from being uneven.

한편, 앞에서 설명한 바와 같은 본 발명의 실시예에 따른 펜타일 화소 배열 구조를 가지는 액정 표시 장치를 통하여 고해상도의 화상을 표현하기 위해서는 렌더링(rendering) 구동 기법을 실시하여야 한다. 렌더링 구동 기법이란 화상을 표시할 때 적, 녹, 청의 화소를 개별적으로 구동하는 동시에 구동하고자 하는 화소의 주변에 위치하는 화소를 함께 구동하여 주변의 화소와 밝기를 분산하여 하나의 도트(dot)로 표현함으로써 사선 또는 곡선을 보다 섬세하게 표현하는 동시에 해상도를 높이는 기술이다. 하지만, 각각의 화소사이에는 화소들 사이에서 누설되는 빛을 차단하기 위해 블랙 매트릭스가 형성되어 있으며, 이렇게 블랙 매트릭스가 형성되어 있는 부분에서는 항상 검은 색으로 표시되기 때문에 블랙 매트릭스의 면적만큼은 렌더링 기법을 통하여 밝기를 조정할 수 없어 위상 오차(phase error)가 발생한다. 이러한 문제점을 해결하기 위해서는 블랙 매트릭스의 폭을 최소화하여 화소사이에서 블랙 매트릭스가 차지하는 면적을 최소화해야 한다. 이를 위해서는 단위 화소 내에서 화소 전극(82, 82R, 82G, 82B1, 82B2, 도 1 및 도 6 참조)을 최대의 크기로 형성하여 화소 전극의 가장자리 부분이 게이트선(22) 및 데이터선(62)과 가장자리 부분이 중첩되도록 형성하는 것이 바람직하다. 이때, 도 1의 구조에서는 게이트선(22)을 하나의 배선으로만 형성하고, 게이트선 연결부(27)를 생략하 수 있으며, 도 2에서와 같이 별도의 유지 축전기용 배선을 추가할 수 있다. 하지만, 화소 전극(82, 82R, 82G, 82B1, 82B2, 도 1 및 도 6 참조)과 데이터선(82)이 중첩되어 있는 경우에는 이들 사이에 형성되어 있는 보호막(70) 매개로 하여 기생 용량이 발생하기 때문에 데이터선(62)을 통하여 전달되는 데이터 신호가 왜곡될 수 있다. 이러한 문제점을 해결하기 위해 보호막(70)을 낮은 유전율을 가지며 평탄화 특성이 우수한 아크릴계 따위의 유기 절연 물질 또는 화학 기상 증착법을 통하여 형성되며 SiOC 또는 SiOF 등과 같이 4.0 이하의 낮은 유전율을 가지는 저유전율 절연 물질로 보호막(70)을 형성해야 한다. 이렇게 하면, 화소 내에서 화소 전극(82, 82R, 82G, 82B1, 82B2, 도 1 및 도 6 참조)의 크기를 극대화할 수 있어 고개구율을 확보할 수 있으며, 화소사이에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 폭을 최소화할 수 있다. 이렇게 블랙 매트릭스의 면적을 최소화하면 휘도를 증가시킬 수 있어 색재현성을 향상시킬 수 있어 보다 섬세하게 렌더링 구동을 실시할 수 있다.Meanwhile, in order to express a high resolution image through the liquid crystal display having the pentile pixel array structure according to the embodiment of the present invention described above, a rendering driving technique should be implemented. The rendering driving technique drives red, green, and blue pixels individually when displaying an image, and simultaneously drives pixels located around the pixels to be driven together to disperse the surrounding pixels and brightness into a single dot. By expressing the diagonal lines or curves more delicately, the technology increases the resolution. However, a black matrix is formed between each pixel to block the light leaking between the pixels, and since the black matrix is always displayed in black, the area of the black matrix is determined by the rendering technique. The brightness cannot be adjusted, resulting in a phase error. In order to solve this problem, it is necessary to minimize the width of the black matrix to minimize the area occupied by the black matrix between pixels. To this end, pixel electrodes 82, 82R, 82G, 82B1, 82B2 (see FIGS. 1 and 6) are formed to the maximum size in the unit pixel, and the edges of the pixel electrodes are formed on the gate line 22 and the data line 62. FIG. It is preferable to form so that and the edge portion overlap. In this case, in the structure of FIG. 1, the gate line 22 may be formed by only one wire, and the gate line connection part 27 may be omitted, and as shown in FIG. 2, an additional storage capacitor wire may be added. However, in the case where the pixel electrodes 82, 82R, 82G, 82B1, 82B2 (see FIGS. 1 and 6) and the data line 82 overlap, the parasitic capacitance is formed through the passivation film 70 formed therebetween. As a result, the data signal transmitted through the data line 62 may be distorted. In order to solve this problem, the protective film 70 is formed of an organic insulating material such as acrylic having a low dielectric constant and excellent planarization property or a chemical vapor deposition method, and has a low dielectric constant insulating material having a low dielectric constant of 4.0 or less, such as SiOC or SiOF. The protective film 70 should be formed. In this way, the size of the pixel electrodes 82, 82R, 82G, 82B1, 82B2 (see FIGS. 1 and 6) in the pixel can be maximized to ensure a high opening ratio, and to block light leakage between the pixels. The width of the black matrix can be minimized. By minimizing the area of the black matrix, the luminance can be increased to improve the color reproducibility, so that the rendering drive can be performed more delicately.

따라서 본 발명에 따른 화소 배열의 구조에서는 글자 및 도형의 화상을 표시할 때 보다 유리한 고해상도의 표현 능력을 가지면서 설계 비용을 최소화할 수 있는 동시에, 청의 단위 화소에 신호를 전달하는 데이터선이 다른 배선과 동일하게 직선 모양으로 형성하여 표시 특성이 불균일해지는 것을 방지할 수 있다. 또한, 전단의 게이트선을 이용하여 유지 용량을 확보하는 동시에 자신의 게이트선과 화소 전극 연결부의 중첩으로 발생하는 기생 용량을 최적화하여 유지 용량을 균일하게 형성할 수 있다. 또한, 데이터 배선과 게이트 배선이 일정한 간격으로 이격되어 배치되어 있어 이웃하는 배선간의 단락이 방지할 수 있으며, 데이터 패드 연결부를 이용하여 표시 영역을 중심으로 한쪽에 데이터 구동 집적 회로를 배치할 수 있어 표시 장치의 크기가 최적화할 수 있으며 이를 통하여 배선의 단선 또는 단락을 수리하기 위한 수리선을 표시 영역의 둘레에 용이하게 형성할 수 있다. 또한, 서로 전기적으로 연결되어 있는 두 청 화소 열 사이에 서로 이웃하는 적 및 녹 화소 열의 화상 신호를 교차시켜 인가함으로써 보다 균일한 극성을 가지는 반전 구동을 실시할 수 있다. 또한, 서로 이웃하는 청 화소 열을 1/2 화소만큼 이동하여 모든 청의 화소에서 전단의 게이트선 또는 자신의 게이트선을 이용하여 균일한 반전 구동을 실시하는 동시에 유지 용량을 균일하게 확보할 수 있다. 또한, 낮은 유전율을 가지는 절연 물질을 개재하여 게이트선 및 데이터선과 화소 전극을 중첩되도록 함으로써 최대의 개구율을 확보할 수 있으며, 이를 통하여 렌더링 구동 기법을 효과적으로 적용하여 보다 화상을 섬세하고 고해상도로 표현할 수 있다.
Therefore, in the structure of the pixel array according to the present invention, the design cost can be minimized while displaying a high-resolution representation more advantageously when displaying images of letters and figures, and the data lines for transmitting signals to the unit pixels of blue are different. In the same manner as in the above, the display characteristics can be prevented from being uneven. In addition, the storage capacitor may be secured by using the gate line at the front end, and the storage capacitor may be uniformly formed by optimizing the parasitic capacitance generated by the overlap of the gate line and the pixel electrode connection unit. In addition, since the data wires and the gate wires are spaced apart at regular intervals, short circuits between neighboring wires can be prevented, and data driving integrated circuits can be arranged on one side of the display area using the data pad connection part. The size of the device can be optimized so that a repair line for repairing disconnection or short circuit of the wiring can be easily formed around the display area. In addition, an inversion driving having a more uniform polarity can be performed by applying an image signal of red and green pixel columns adjacent to each other between two blue pixel columns electrically connected to each other. Further, by moving the blue pixel columns adjacent to each other by 1/2 pixel, uniform inversion driving can be performed by using the gate line of the front end or its gate line in all the blue pixels, and the holding capacity can be uniformly ensured. In addition, the maximum aperture ratio can be ensured by overlapping the gate line, the data line, and the pixel electrode through an insulating material having a low dielectric constant, and through this, the rendering driving technique can be effectively applied to express the image more delicately and with higher resolution. .

Claims (13)

행 방향으로는 적, 청, 녹 화소가 순차적으로 배열되어 있으며, 열 방향으로는 적 및 녹 화소는 교대로 배열되어 있고 상기 청 화소는 동일하게 배열되어 있으며, 상기 청 화소는 이웃하는 상기 적 및 녹 화소 사이에서 두 화소 행에 대하여 하나씩 배열되어 있어 상기 청 화소에 이웃하는 상기 적 및 녹의 네 화소는 상기 청 화소를 중심으로 하여 서로 마주하도록 배치되어 있는 화소 배열,Red, blue, and green pixels are sequentially arranged in the row direction, and red and green pixels are alternately arranged in the column direction, and the blue pixels are arranged in the same manner, and the blue pixels are adjacent to the red and green pixels. A pixel array arranged between the green pixels one by one for two pixel rows such that the red and green four pixels adjacent to the blue pixel are disposed to face each other with respect to the blue pixel; 가로 방향으로 상기 화소 행에 대하여 각각 배치되어 있으며, 상기 화소에 주사 신호 또는 게이트 신호를 전달하는 게이트선,A gate line disposed in the horizontal direction with respect to the pixel row and transferring a scan signal or a gate signal to the pixel; 세로 방향으로 상기 게이트선과 절연 교차하여 배치되어 있으며, 화상 또는 데이터 신호를 전달하며 상기 화소 열에 대하여 각각 배치되어 있는 데이터선,Data lines arranged to insulate and intersect the gate lines in a vertical direction, and to transfer an image or data signal and to be arranged with respect to the pixel columns; 상기 게이트선 및 상기 데이터선을 덮고 있으며, 아크릴계의 유기 절연 물질 또는 화학 기상 증착법을 통하여 형성된 4.0이하의 저유전율 절연 물질로 이루어진보호막,A protective film covering the gate line and the data line and formed of an acrylic organic insulating material or a low dielectric constant insulating material of 4.0 or less formed through chemical vapor deposition; 상기 화소에 각각 배치되어 있으며, 가장자리 부분은 상기 보호막을 매개로 상기 게이트선 또는 데이터선과 중첩되어 있는 화소 전극, 및A pixel electrode disposed in each of the pixels, and an edge portion of which overlaps the gate line or the data line via the passivation layer; 상기 화소에 각각 배치되어 있으며 상기 게이트선과 연결되어 있는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터를 포함하며,A thin film transistor disposed on the pixel and including a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to the pixel electrode, 상기 청 화소는 상기 게이트선 2개마다 하나의 상기 게이트선과 연결되어 있는 액정 표시 장치.And the blue pixel is connected to one gate line every two gate lines. 제1항에서, In claim 1, 상기 액정 표시 장치는 렌더링 구동 기법으로 구동하는 액정 표시 장치. The liquid crystal display device is driven by a rendering driving technique. 제1항에서, In claim 1, 상기 화소 전극은 이웃하는 전단의 상기 화소 행에 상기 주사 또는 게이트 신호를 전달하는 전단의 상기 게이트선 또는 상기 게이트선과 분리되어 있으며 상기 게이트선과 동일한 층으로 형성되어 있는 유지 용량용 전극과 중첩하여 유지 용량을 형성하는 액정 표시 장치.The pixel electrode is separated from the gate line or the gate line of the front end for transmitting the scan or gate signal to the pixel row of the neighboring front end and overlaps with the storage capacitor electrode formed of the same layer as the gate line. Liquid crystal display to form a. 제1항에서, In claim 1, 이웃하는 두 청의 상기 화소 열을 단위로 상기 화소 열에 상기 데이터 신호를 전달하는 상기 데이터선을 하나의 패드로 연결하는 데이터 패드 연결부를 더 포함하는 액정 표시 장치. And a data pad connection unit for connecting the data line for transmitting the data signal to the pixel column in units of the pixel columns of two neighboring blues with one pad. 제1항에서, In claim 1, 상기 화소 전극은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 액정 표시 장치. The pixel electrode is made of a transparent conductive material or a conductive material having a reflectivity. 제1항에서, In claim 1, 열두 화소 열을 단위로 하며, n+4 번째 청 화소 열의 상기 데이터선은 n+1 번째 청 화소 열의 상기 데이터선에 전기적으로 연결되어 화상 신호를 전달하고 n+7 번째 청 화소 열의 상기 데이터선은 n+10 번째 청 화소 열의 상기 데이터선에 전기적으로 연결되어 화상 신호를 전달하며, n+5 번째의 녹 화소 열의 상기 데이터선과 n+6 번째의 적 화소 열의 상기 데이터선은 서로 교차되어 화상 신호를 전달하는 액정 표시 장치.Wherein the data line of the n + 4th blue pixel column is electrically connected to the data line of the n + 1th blue pixel column to transmit an image signal, and the data line of the n + 7th blue pixel column electrically connected to the data line of an n + 10th blue pixel column to transfer an image signal, wherein the data line of an n + 5th green pixel column and the data line of an n + 6th red pixel column cross each other to provide an image signal Liquid crystal display to transmit. 제1항에서, In claim 1, 열두 화소 열을 단위로 하며, n+10 번째 청 화소 열의 상기 데이터선은 n+1 번째 청 화소 열의 상기 데이터선에 전기적으로 연결되어 화상 신호를 전달하고 n+7 번째 청 화소 열의 상기 데이터선은 n+4 번째 청 화소 열의 상기 데이터선에 전기적으로 연결되어 화상 신호를 전달하며, n+8 번째의 녹 화소 열의 상기 데이터선과 n+9 번째의 적 화소 열의 상기 데이터선은 서로 교차되어 화상 신호를 전달하는 액정 표시 장치.Wherein the data line of the n + 10th blue pixel column is electrically connected to the data line of the n + 1th blue pixel column to transfer an image signal, and the data line of the n + 7th blue pixel column and electrically connected to the data line of an n + 4th blue pixel column to transfer an image signal, wherein the data line of an n + 8th green pixel column and the data line of an n + 9th red pixel column cross each other to provide an image signal. Liquid crystal display to transmit. 제1항에서, In claim 1, 열두 화소 열을 단위로 하며, n+7 번째 청 화소 열의 상기 데이터선은 n+1 번째 청 화소 열의 상기 데이터선에 전기적으로 연결되어 화상 신호를 전달하고 n+10 번째 청 화소 열의 상기 데이터선은 n+4 번째 청 화소 열의 상기 데이터선에 전기적으로 연결되어 화상 신호를 전달하며, n+8 번째의 녹 화소 열의 상기 데이터선과 n+9 번째의 적 화소 열의 상기 데이터선은 서로 교차되어 화상 신호를 전달하는 액정 표시 장치.Wherein the data line of the n + 7th blue pixel column is electrically connected to the data line of the n + 1th blue pixel column to transfer an image signal, and the data line of the n + 10th blue pixel column and electrically connected to the data line of an n + 4th blue pixel column to transfer an image signal, wherein the data line of an n + 8th green pixel column and the data line of an n + 9th red pixel column cross each other to provide an image signal. Liquid crystal display to transmit. 제8항에서, In claim 8, 상기 액정 표시 장치는 열 방향에 대하여 칼럼 반전을 적용하는 액정 표시 장치.The liquid crystal display device applies a column inversion with respect to the column direction. 제8항에서, In claim 8, 상기 액정 표시 장치는 행 방향에 대하여 2 도트 반전을 적용하는 액정 표시 장치.The liquid crystal display device applies a two dot inversion with respect to the row direction. 제10항에서, In claim 10, 상기 청 화소에는 상기 화소 행에 대하여 각각 부 화소 전극이 형성되어 있으며, 두 개의 상기 부 화소 전극은 화소 전극 연결부를 통하여 연결되어 있는 액정 표시 장치.And a plurality of sub pixel electrodes formed in the blue pixel with respect to the pixel row, and the two sub pixel electrodes are connected through a pixel electrode connection part. 제11항에서, In claim 11, 상기 두 행의 상기 화소 열에서 상기 화소 전극 연결부는 교대로 배치되어 있는 액정 표시 장치.And the pixel electrode connection parts are alternately arranged in the pixel columns of the two rows. 제1항에서, In claim 1, 상기 데이터선은 상기 데이터선에 연결된 데이터 패드를 통하여 상기 적 또는 녹 화소 열의 상기 데이터선에 전달되는 화상 신호를 교차시켜 전달하는 교차용 배선을 가지는 액정 표시 장치.And the data line has a crossing line for intersecting and transferring an image signal transmitted to the data line of the red or green pixel column through a data pad connected to the data line.
KR1020010079422A 2001-11-23 2001-12-14 a liquid crystal display KR100864488B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020010079422A KR100864488B1 (en) 2001-12-14 2001-12-14 a liquid crystal display
JP2003551602A JP4195387B2 (en) 2001-11-23 2002-02-26 Liquid crystal display
PCT/KR2002/000318 WO2003050605A1 (en) 2001-11-23 2002-02-26 A thin film transistor array for a liquid crystal display
CNB028270169A CN100470338C (en) 2001-11-23 2002-02-26 Thin film transistor array for a liquid crystal display
US10/470,116 US7075601B2 (en) 2001-11-23 2002-02-26 Thin film transistor array for a liquid crystal display having a data line cross-connection
AU2002235022A AU2002235022A1 (en) 2001-11-23 2002-02-26 A thin film transistor array for a liquid crystal display
TW091103970A TWI290258B (en) 2001-11-23 2002-03-04 A thin film transistor array for a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079422A KR100864488B1 (en) 2001-12-14 2001-12-14 a liquid crystal display

Publications (2)

Publication Number Publication Date
KR20030049259A KR20030049259A (en) 2003-06-25
KR100864488B1 true KR100864488B1 (en) 2008-10-20

Family

ID=29575079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079422A KR100864488B1 (en) 2001-11-23 2001-12-14 a liquid crystal display

Country Status (1)

Country Link
KR (1) KR100864488B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465025B1 (en) * 2001-12-29 2005-01-05 엘지.필립스 엘시디 주식회사 liquid crystal display devices
KR100859515B1 (en) * 2002-05-03 2008-09-22 삼성전자주식회사 liquid crystal device, a device and a method for driving the same
KR101143001B1 (en) * 2005-03-31 2012-05-09 삼성전자주식회사 Liquid crystal display
US7796223B2 (en) 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022128A (en) * 1993-03-19 1994-10-20 김광호 LCD and its manufacturing method
JPH06342156A (en) * 1993-08-05 1994-12-13 Sharp Corp Color liquid crystal display device
JPH11142867A (en) * 1997-11-05 1999-05-28 Seiko Epson Corp Liquid crystal display device
JP2000155302A (en) * 1998-11-24 2000-06-06 Matsushita Electric Ind Co Ltd Test method and test device for liquid crystal display device
JP2001042287A (en) * 1999-07-30 2001-02-16 Sony Corp Liquid crystal display device and its driving method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022128A (en) * 1993-03-19 1994-10-20 김광호 LCD and its manufacturing method
JPH06342156A (en) * 1993-08-05 1994-12-13 Sharp Corp Color liquid crystal display device
JPH11142867A (en) * 1997-11-05 1999-05-28 Seiko Epson Corp Liquid crystal display device
JP2000155302A (en) * 1998-11-24 2000-06-06 Matsushita Electric Ind Co Ltd Test method and test device for liquid crystal display device
JP2001042287A (en) * 1999-07-30 2001-02-16 Sony Corp Liquid crystal display device and its driving method

Also Published As

Publication number Publication date
KR20030049259A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100870003B1 (en) a liquid crystal display
KR100806897B1 (en) a thin film transistor array for a liquid crystal display
KR100890024B1 (en) A liquid crystal display
JP4195387B2 (en) Liquid crystal display
KR100848099B1 (en) A thin film transistor panel for a liquid crystal display
KR100973810B1 (en) Four color liquid crystal display
KR101179233B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
KR101319595B1 (en) Liquid crystal display
KR101267496B1 (en) Liquid crystal display
KR20040020317A (en) liquid crystal device and method thereof
KR100825105B1 (en) Liquid crystal display
KR100925454B1 (en) Liquid crystal device
KR20080047788A (en) Liquid crystal display
KR100816338B1 (en) a thin film transistor array for a liquid crystal display
KR100864488B1 (en) a liquid crystal display
KR100825104B1 (en) Liquid crystal display
KR100920345B1 (en) a liquid crystal display
KR20060099664A (en) Liquid crystal display device
KR20070080349A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 12