KR100863608B1 - 메모리 카드용 브릿지를 포함하는 콤보 카드 - Google Patents

메모리 카드용 브릿지를 포함하는 콤보 카드 Download PDF

Info

Publication number
KR100863608B1
KR100863608B1 KR1020070035733A KR20070035733A KR100863608B1 KR 100863608 B1 KR100863608 B1 KR 100863608B1 KR 1020070035733 A KR1020070035733 A KR 1020070035733A KR 20070035733 A KR20070035733 A KR 20070035733A KR 100863608 B1 KR100863608 B1 KR 100863608B1
Authority
KR
South Korea
Prior art keywords
interface
memory
memory card
card
bridge
Prior art date
Application number
KR1020070035733A
Other languages
English (en)
Other versions
KR20080075762A (ko
Inventor
강세진
김선근
Original Assignee
주식회사 아이에스티
포텍마이크로시스템(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스티, 포텍마이크로시스템(주) filed Critical 주식회사 아이에스티
Publication of KR20080075762A publication Critical patent/KR20080075762A/ko
Application granted granted Critical
Publication of KR100863608B1 publication Critical patent/KR100863608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

메모리 카드용 브릿지를 포함하는 콤보 카드를 제공한다. 본 발명은 메모리 카드 인터페이스와 메모리 카드 인터페이스와 규격이 다른 비메모리 인터페이스를 제공하고 입출력 장치를 제어하는 메모리 카드용 브릿지와, 제1 입출력 장치로써 메모리 카드용 브릿지의 비메모리 인터페이스로 연결된 비메모리 장치나 스마트 카드와, 제2 입출력 장치로써 메모리 카드용 브릿지의 메모리 카드 인터페이스로 연결된 메모리 카드를 포함하여 이루어진다. 메모리 카드용 브릿지는 비메모리 인터페이스와 메모리 카드 인터페이스간의 서로 다른 인터페이스 규격이 서로 원활히 인터페이스되어 연동할 수 있는 인터페이스 변환 기능을 구비한다.

Description

메모리 카드용 브릿지를 포함하는 콤보 카드{combo card including Bridge for memory card}
도 1은 본 발명에 채용된 메모리 카드를 설명하기 위한 도면이다.
도 2는 본 발명에 의한 메모리 카드용 브릿지를 설명하기 위한 개념도이다.
도 3은 본 발명에 의한 메모리 카드용 브릿지 및 이를 이용한 콤보 카드를 도시한 블록도이다.
도 4는 본 발명에 의한 메모리 카드용 브릿지와 비메모리 장치 사이의 연결 관계의 일 예를 설명하기 위하여 도시한 도면이다.
도 5는 본 발명에 의한 메모리 카드용 브릿지와 비메모리 장치 사이의 연결 관계의 다른 예를 설명하기 위하여 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
12: 메모리 카드 컨트롤러, 18: 호스트 프로세서, 20: 메모리 카드 인터페이스, 22: 비 메모리 장치, 24: 비메모리 인터페이스, 100: 메모리 카드용 브릿지, 102: 클락 생성기, 104: 레지스터, 106: 브릿지 내부 프로세서, 108: 브릿지 제어 프로그램 저장 블록, 110: 버스 제어부, 112: 비메모리 장치 인터페이스 변환 블록, 114: 메모리 카드 억세스 블록, 200: 입출력 장치, 300: 콤보 카드
본 발명은 메모리 카드용 브릿지(Bridge for memory card) 및 이를 이용한 콤보 카드(combo card)에 관한 것으로, 보다 상세하게는 데이터 저장뿐만 아니라 다양한 기능을 제공할 수 있는 메모리 카드용 브릿지 및 이를 이용한 콤보 카드 에 관한 것이다.
휴대용 정보기기에서 SD(Secure Digital) 카드나 MMC(MultiMediaCard) 카드와 같은 메모리 카드의 사용이 보편화되면서 메모리 카드가 단순한 데이터 저장 장치의 용도에서 벗어나 데이터 통신, 보안 및 인증 등의 다양한 기능을 제공할 수 있는 복합 장치로 사용하고자 하는 시도가 진행되고 있다.
그러나, 일반적으로 메모리 카드에서 채용하고 있는 카드 컨트롤러(card controller)는 데이터의 저장 장치로 사용하는데 적합한 구조만을 가지고 있어 메모리 카드를 복합 장치로 사용할 수 없는 단점이 있다. 다시 말해, 메모리 카드의 카드 컨트롤러는 저장 장치에 적합한 규격의 메모리 카드 인터페이스를 구비하고 있어서 메모리 카드 인터페이스를 지원하지 않는 장치는 메모리 카드와 연결할 수 없는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 메모리 카드 인터페이스를 지원하는 메모리 카드뿐만 아니라 메모리 카드 인터페이스를 지원하지 않는 비메모리 장치를 간편하게 연결할 수 있는 메모리 카드용 브릿지(메모리 카드용 칩)을 이용한 콤보 카드를 제공하는 데 있다.
삭제
상술한 기술적 과제를 달성하기 위하여, 본 발명은 입출력 장치 및 입출력 장치를 제어하는 메모리 카드용 브릿지를 포함하는 콤보 카드를 제공한다.
메모리 카드용 브릿지는, 호스트 프로세서로부터 받은 제어 신호를 분석하여 입출력 장치를 제어하는 브릿지 내부 프로세서와, 브릿지 내부 프로세서와 연결되어 내부 동작용 클락 신호와 입출력 장치와 통신하는데 필요한 클락 신호를 생성하는 클락 생성기와, 브릿지 내부 프로세서와 연결되어 입출력 장치의 상태나 정보를 저장하는 레지스터를 포함한다.
더하여, 메모리 카드용 브릿지는 호스트 프로세서, 레지스터 및 브릿지 내부 프로세서와 입출력 장치 사이의 버스 공유 기능을 제공하는 버스 제어 블록과, 버스 제어 블록에 연결되고 비메모리 인터페이스의 사양에 맞추어 버스 제어 신호를 생성하는 비메모리 장치 인터페이스 변환 블록과, 버스 제어 블록에 연결되어 비메모리 인터페이스와 규격이 다른 메모리 카드 인터페이스의 사양에 맞추어 제어 신호를 생성하는 메모리 카드 억세스 컨트롤 블록을 포함한다. 콤보 카드는 비메모리 인터페이스와 메모리 카드 인터페이스간의 서로 다른 인터페이스 규격이 서로 원활히 인터페이스되어 연동할 수 있는 인터페이스 변환 기능을 구비한다.
버스 제어 블록은 호스 프로세서와 메모리 카드 인터페이스로 연결되는 것이 바람직하다. 비메모리 장치 인터페이스 변환 블록에는 비메모리 인터페이스로 제1 입출력 장치가 연결되고, 메모리 카드 억세스 컨트롤 블록에는 메모리 카드 인터페이스로 제2 입출력 장치가 연결될 수 있다. 제1 입출력 장치는 비메모리 장치나 스마트 카드이고, 외부 입출력 장치는 메모리 카드일 수 있다. 비메모리 인터페이스는 UART 인터페이스 또는 SPI 인터페이스일 수 있다.
삭제
삭제
또한, 본 발명의 콤보 카드는 메모리 카드 인터페이스와 메모리 카드 인터페이스와 규격이 다른 비메모리 인터페이스를 제공하고 입출력 장치를 제어하는 메모리 카드용 브릿지와, 제1 입출력 장치로써 메모리 카드용 브릿지의 비메모리 인터페이스로 연결된 비메모리 장치나 스마트 카드와, 제2 입출력 장치로써 메모리 카드용 브릿지의 메모리 카드 인터페이스로 연결된 메모리 카드를 포함하여 이루어진다. 메모리 카드용 브릿지는 비메모리 인터페이스와 메모리 카드 인터페이스간의 서로 다른 인터페이스 규격이 서로 원활히 인터페이스되어 연동할 수 있는 인터페이스 변환 기능을 구비한다.
메모리 카드용 브릿지는 메모리 카드 인터페이스로 호스트 프로세서와 연결될 수 있다. 메모리 카드용 브릿지는 호스트 프로세서와 연결된 버스 제어 블록과, 버스 제어 블록에 연결되어 비메모리 인터페이스 사양에 맞추어 버스 제어 신호를 생성하는 비메모리 장치 인터페이스 변환 블록과, 버스 제어 블록에 연결되어 메모리 카드 인터페이스 사양에 맞추어 제어 신호를 생성하는 메모리 카드 억세스 컨트롤 블록을 포함할 수 있다.
삭제
비메모리 장치 인터페이스 변환 블록에는 제1 입출력 장치가 연결되고, 메모리 카드 억세스 컨트롤 블록에는 제2 입출력 장치가 연결될 수 있다. 비메모리 인터페이스는 UART 인터페이스 또는 SPI 인터페이스일 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1은 본 발명에 채용된 메모리 카드를 설명하기 위한 도면이다.
구체적으로, SD 카드와 MMC 카드와 같은 메모리 카드(10)는 메모리 카드 컨트롤러(12)와 메모리 블록(14)으로 구성되어 있다. 메모리 블록(14)은 플래쉬 메모리로 구성할 수 있다. 메모리 카드 컨트롤러(12)와 메모리 블록(14) 사이는 메모리 인터페이스(16)로 연결(인터페이스)된다. 메모리 카드 컨트롤러(12)는 호스트 프로세서(host processor, 18)와 메모리 블록(14) 사이에 위치한다. 호스트 프로세서는 PC, PDA, 모바일 폰 등을 의미한다.
메모리 카드 컨트롤러(12)와 호스트 프로세서(18)는 표준화된 메모리 카드 인터페이스(20)로 연결된다. 다시 말해, 메모리 카드 컨트롤러(12)는 표준으로 정해진 메모리 카드 인터페이스(20)를 통해 호스트 프로세서(18)와 연결된다. 메모리 카드 컨트롤러(12)는 호스트 프로세서(18)로부터 받은 각종 제어 신호나 제어 명령을 메모리 블록(14)에 대해 수행하여 그 처리 결과를 호스트 프로세서(18)에 전달 해 주는 기능을 수행한다.
도 2는 본 발명에 의한 메모리 카드용 브릿지를 설명하기 위한 개념도이다.
구체적으로, 도 2에서 도 1과 동일한 참조번호는 동일한 부재를 나타낸다. 본 발명의 메모리 카드용 브릿지(100, 메모리 카드용 칩)는 호스트 프로세서(18)와 메모리 카드 컨트롤러(12) 사이와, 호스트 프로세서(18)와 메모리 카드 인터페이스(20)를 지원하지 않는 비 메모리 장치(22) 사이에 위치한다. 호스트 프로세서(18)와 메모리 카드 컨트롤러(12)와의 연결 및 동작은 도 1에서 설명한 바와 동일하므로 생략한다.
본 명세서에서 비 메모리 장치(22)는 메모리 카드, 예컨대 SD 카드나 MMC 카드에 속하지 않는 장치를 의미한다. 비 메모리 장치(22)는 지그비(ZigBee) 통신 소자(모듈), 블루투스(Bluetooth) 통신 소자(모듈), 스마트 카드 등을 의미한다. 물로, 비 메모리 장치(22)는 메모리 카드 인터페이스(20)가 지원되지 않는 것으로, 앞서 열거한 것에 한정되지는 않는다.
다시 도 2를 참조하면, 본 발명에 의한 메모리 카드용 브릿지(100)는 메모리 카드 인터페이스(20)를 통하여 메모리 카드(10)와 연결되고, 비메모리 인터페이스(24)를 통해 비 메모리 장치(22)와 연결된다. 메모리 카드용 브릿지(100)는 메모리 카드 인터페이스(20)를 통해 호스트 프로세서(18)와 연결된다.
따라서, 본 발명의 메모리 카드용 브릿지(100)를 이용할 경우 메모리 카드(10)와 여러 가지 복합 기능을 갖는 비 메모리 장치(22)를 간편하게 연결할 수 있다. 본 발명의 메모리 카드용 브릿지(100)는 메모리 카드 인터페이스(20)를 지원 하지 않는 비 메모리 장치(22)를 메모리 카드 인터페이스(20)에 잘 정합시키는데 이용된다.
다시 말해, 본 발명의 메모리 카드용 브릿지(100)는 메모리 카드 컨트롤러(12)와, 메모리 카드 인터페이스(20)를 지원하지 않는 비 메모리 장치(22)가 호스트 프로세서(18)와 인터페이스를 공유하여 사용할 수 있도록 하는 인터페이스 공유 기능을 제공한다. 또한, 본 발명의 메모리 카드용 브릿지(100)는 메모리 카드 인터페이스(20)와 메모리 카드 인터페이스(20)를 지원하지 않는 비 메모리 장치(22)의 비 메모리 인터페이스(24)간의 서로 다른 인터페이스 규격이 서로 원활히 인터페이스되어 연동할 수 있도록 하는 인터페이스 변환 기능을 제공한다.
도 3은 본 발명에 의한 메모리 카드용 브릿지 및 이를 이용한 콤보 카드를 도시한 블록도이다.
구체적으로, 도 3에서 도 1 및 도 2와 동일한 참조번호는 동일한 부재를 나타낸다. 도 3은 메모리 카드용 브릿지(100)의 핵심 기능을 수행하는 모듈(블록)들 사이의 연관 관계 및 입출력 장치(200)를 보여주는 도면이다.
먼저, 메모리 카드용 브릿지를 설명한다. 본 발명에 의한 메모리 카드용 브릿지(100)는 브릿지 내부 프로세서(106)를 포함한다. 브릿지 내부 프로세서(106)는 호스트 프로세서(18)로부터 받은 제어 신호나 명령 세트(command set)를 분석하여 그 결과에 따라 외부의 입출력 장치(200), 즉, 메모리 카드(10), 비메모리 장치(22) 및 스마트 카드(22a)의 제어를 담당한다. 특히, 본 발명의 브릿지 내부 프로세서(106)는 외부의 입출력 장치(200)중 비메모리 장치(22)나 스마트 카드(22a) 를 제어하지 않고 메모리 카드(10)만을 제어하게 할 수 있다. 이때, 비메모리 장치(22)나 스마트 카드(22a)는 호스트 프로세서(20)의 제어를 받게 된다. 도 3의 메모리 카드용 브릿지(100)에서는, 비메모리 장치(22)의 예로 스마트 카드(22a)가 더 포함한 것을 도시하였다.
브릿지 내부 프로세서(106)에는 내부 동작용 클락 신호와 외부의 입출력 장치(200)와 통신하는데 필요한 클락 신호를 생성하는 클락 생성기(102)가 연결되어 있다. 즉, 클락 생성기(102)는 메모리 카드용 브릿지(100)의 내부 동작용 클락 신호와 외부의 입출력 장치(200), 즉 비메모리 장치(22), 스마트 카드(22a) 및 메모리 카드(10)와 통신하는데 필요한 클락 신호를 생성한다. 브릿지 내부 프로세서(106)에는 외부 입출력 장치(200), 특히 메모리 카드의 상태나 정보를 저장하는 레지스터(104)가 연결되어 있다. 브릿지 내부 프로세서(106)에는 브릿지 제어 프로그램을 저장하는 브릿지 제어 프로그램 저장 블록(108)이 연결되어 있다.
그리고, 본 발명에 의한 메모리 카드용 브릿지는 클락 생성기(102), 레지스터(104), 브릿지 내부 프로세서(106)와 입출력 장치(200) 사이의 버스 공유 기능을 제공하는 버스 제어부(110)를 포함한다. 버스 제어부(110)에는 비메모리 장치 인터페이스 변환 블록(112) 및 메모리 카드 억세스 블록(114)이 연결된다. 비메모리 장치 인터페이스 변환 블록(112)은 브릿지가 지원하는 비 메모리 인터페이스(24)의 사양에 맞춘 버스 제어 신호를 생성하는 인터페이스 제어부이다. 메모리 카드 억세스 블록(114)은 브릿지가 지원하는 메모리 카드 인터페이스(20)의 사양에 맞춘 버스 제어 신호를 생성하는 인터페이스 제어부이다.
다음에는, 메모리 카드용 브릿지(100)와 연결된 입출력 장치(200)를 포함하는 콤보 카드(300)를 설명한다.
콤보 카드(300)는 메모리 카드용 브릿지(100)에 입출력 장치(200)를 더 구비하여 완성된다. 메모리 카드용 브릿지(100)의 비메모리 장치 인터페이스 변환 블록(112)에는 비메모리 인터페이스(24)로 비메모리 장치(22) 및 스마트 카드(22a)가 연결된다. 비메모리 인터페이스(24)는 후에 설명하는 바와 같이 UART 인터페이스 또는 SPI 인터페이스를 이용한다. 메모리 카드 억세스 컨트롤 블록(114)에는 메모리 카드(10)가 연결된다. 이에 따라, 본 발명의 콤보 카드(300)는 메모리 카드 인터페이스(20) 및 비메모리 인터페이스(24)를 제공하고 입출력 장치(200)를 제어하는 메모리 카드용 브릿지(100)를 포함한다.
다음에는, 메모리 카드용 브릿지(100) 및 입출력 장치(200)를 포함하는 콤보 카드(300)의 기능이나 동작에 대하여 설명한다.
구체적으로, 호스트 프로세서(18)와 입출력 장치(200) 사이의 데이터 통신은 표준에서 정해진 일련의 명령 세트를 통하여 이루어진다. 메모리 카드 컨트롤러(12)는 호스트 프로세서(18)로부터 받은 일련의 명령 세트를 분석하여 호스트 프로세서(18)가 요구하는 기능을 메모리 블록(14)에 수행하고 그 결과를 호스트 프로세서(18)에 전달한다.
메모리 카드용 브릿지(100)는 메모리 카드 컨트롤러(12)와의 관계에서는 호스트 프로세서(18)와 투명한 인터페이스를 제공하며, 메모리 카드 인터페이스를 지원하지 않는 입출력 장치, 즉 비메모리 장치(22)나 스마트 카드(22a)와의 관계에 서는 메모리 카드 인터페이스 컨트롤러 역할을 수행한다.
즉, 호스트 프로세서(18)가 제어 신호나 명령 세트를 보내면 브릿지 내부 프로세서(106)가 분석한다. 브릿지 내부 프로세서(106)는 분석 결과에 따라 메모리 카드 컨트롤러(12)에 대한 동작인지, 비메모리 장치(22)나 스마트 카드(22a)에 대한 동작인지를 판단하여 해당 인터페이스 블록, 즉 비메모리 장치 인터페이스 변환 블록(112)나 메모리 카드 억세스 컨트롤 블록(114)을 가동시킨다. 이에 따라, 비 메모리 장치(22)나 스마트 카드(22a), 또는 메모리 카드(10)가 선택적으로 동작된다. 특히, 브릿지 내부 프로세서(106)는 호스트 프로세서(18)로부터 받은 명령 세트와 비메모리 장치(22)나 스마트 카드(22a)로부터 받은 명령 세트를 분석하여 호스트 프로세서(18)와 비메모리 장치(22)나 스마트 카드(22a) 사이의 연동이 가능하도록 한다.
메모리 카드 인터페이스(20)를 지원하지 않는 비메모리 장치(22)나 스마트 카드(22a)와 메모리 카드용 브릿지(100)와의 연동은 UART(Universal asynchronous receiver transmitter, 범용 비동기화 송수신)인터페이스와 SPI(Serial Peripheral Interface) 인터페이스(직렬 주변 인터페이스)를 통해 수행한다. UART 인터페이스와 SPI 인터페이스는 대부분의 입출력 장치가 기본적으로 지원하는 통신 인터페이스로 통신에 필요한 최소한의 인터페이스 신호만으로 효율적인 통신 인터페이스를 연결할 수 있다.
도 4는 본 발명에 의한 메모리 카드용 브릿지와 비메모리 장치 사이의 연결 관계의 일 예를 설명하기 위하여 도시한 도면이다.
구체적으로, 도 4에서, 도 1 내지 3과 동일한 참조번호는 동일한 부재를 나타낸다. 도 4는 메모리 카드용 브릿지(100)와 입출력 장치(200)의 인터페이스로 UART 인터페이스(24)를 지원한 것을 도시한 것이다. 메모리 카드 인터페이스(20)는 직렬 통신 모드와 병렬 통신 모드의 두 가지 인터페이스를 지원하지만, UART 인터페이스와 인터페이스 규격이 서로 다르다.
비메모리 장치 인터페이스 변환 블록(112)에는 UART 통신 제어 블록(116), 직렬-병렬 변환부(118), 병렬-직렬 변환부(120) 및 FIFO(First in First Out)부(122)를 포함한다. UART 통신 제어 블록(116)은 클락 생성기(102)와 함께 브릿지 내부 프로세서(106)의 제어에 따라 UART 통신에 필요한 제어 신호와 클락 신호를 생성하는 기능을 수행한다. 직렬-병렬 변환부(118) 및 병렬-직결 변환부(120)는 서로 다른 통신 속도와 버스 크기 사이를 맞추어주며, FIFO부(122)는 서로 다른 통신 속도를 맞추어 주는 버퍼 기능을 수행한다.
도 5는 본 발명에 의한 메모리 카드용 브릿지와 비메모리 장치 사이의 연결 관계의 다른 예를 설명하기 위하여 도시한 도면이다.
구체적으로, 도 5에서, 도 1 내지 3과 동일한 참조번호는 동일한 부재를 나타낸다. 도 5는 메모리 카드용 브릿지(100)와 SPI 인터페이스를 지원하는 입출력 장치(200), 예컨대 스마트 카드(22a)와의 인터페이스를 위한 구조도이다. 비메모리 장치 인터페이스 변환 블록(112)은 입력 데이터 라인과 출력 데이터 라인이 별도로 있거나, 입력 데이터 라인과 출력 데이터 라인이 하나로 구성된 SPI 인터페이스(24)를 모두 지원한다. 특히, 입력 데이터 라인과 출력 데이터 라인이 하나로 구 성된 SPI 인터페이스(24)는 스마트 카드와 같이 인증기능을 지원하는 스마트 카드(22a)와 연결될 수 있다.
비메모리 장치 인터페이스 변환 블록(112)에는 직렬-병렬 변환부(124), FIFO부(126), 메모리 카드 명령 분석기(128) 및 클락 생성기(130)를 포함한다. 직렬-병렬 변환부(124)는 서로 다른 속도와 버스 크기 사이를 맞추어 주며, FIFO부(126)는 서로 다른 통신 속도를 맞추어 주는 버퍼기능을 수행한다. 클락 생성기(130)는 SPI 통신을 위해 클락 신호를 생성하며, 메모리 카드 명령 분석기(128)는 브릿지 내부 프로세서(106)를 통해 전달되는 제어 신호를 분석하여 리셋 신호를 생성하는 역할을 수행한다.
상술한 바와 같이, 본 발명의 메모리 카드용 브릿지는 메모리 카드 인터페이스를 지원하는 메모리 카드뿐만 아니라 메모리 카드 인터페이스를 지원하지 않는 비메모리 장치를 연결할 수 있다. 그리고, 본 발명은 메모리 카드용 브릿지를 이용하여 콤보 카드를 구성할 수 있다.
이에 따라, 본 발명은 단순 저장 장치로만 사용되는 메모리 카드를 다양한 복합 기능을 지원할 수 있어 점차 휴대용 전자기기에서 사용이 보편화되고 있는 메모리 카드의 활용도를 획기적으로 높일 수 있다.

Claims (10)

  1. 입출력 장치 및 상기 입출력 장치를 제어하는 메모리 카드용 브릿지를 포함하는 콤보 카드에 있어서,
    상기 메모리 카드용 브릿지는,
    호스트 프로세서로부터 받은 제어 신호를 분석하여 상기 입출력 장치를 제어하는 브릿지 내부 프로세서;
    상기 브릿지 내부 프로세서와 연결되어 내부 동작용 클락 신호와 상기 입출력 장치와 통신하는데 필요한 클락 신호를 생성하는 클락 생성기;
    상기 브릿지 내부 프로세서와 연결되어 상기 입출력 장치의 상태나 정보를 저장하는 레지스터;
    상기 호스트 프로세서, 레지스터 및 브릿지 내부 프로세서와 상기 입출력 장치 사이의 버스 공유 기능을 제공하는 버스 제어 블록;
    상기 버스 제어 블록에 연결되고 비메모리 인터페이스의 사양에 맞추어 버스 제어 신호를 생성하는 비메모리 장치 인터페이스 변환 블록; 및
    상기 버스 제어 블록에 연결되어 상기 비메모리 인터페이스와 규격이 다른 메모리 카드 인터페이스의 사양에 맞추어 제어 신호를 생성하는 메모리 카드 억세스 컨트롤 블록을 포함하여 이루어지고,
    상기 비메모리 인터페이스와 상기 메모리 카드 인터페이스간의 서로 다른 인터페이스 규격이 서로 원활히 인터페이스되어 연동할 수 있는 인터페이스 변환 기능을 구비하는 것을 특징으로 하는 콤보 카드.
  2. 제1항에 있어서, 상기 버스 제어 블록은 상기 호스트 프로세서와 메모리 카드 인터페이스로 연결되어 있는 것을 특징으로 하는 콤보 카드.
  3. 제1항에 있어서, 상기 비메모리 장치 인터페이스 변환 블록은 제1 입출력 장치와 비메모리 인터페이스로 연결되어 있고, 상기 메모리 카드 억세스 컨트롤 블록에는 제2 입출력 장치와 메모리 카드 인터페이스로 연결되어 있는 것을 특징으로 하는 콤보 카드.
  4. 제3항에 있어서, 상기 제1 입출력 장치는 비메모리 장치나 스마트 카드이고, 상기 제2 입출력 장치는 메모리 카드인 것을 특징으로 하는 콤보 카드.
  5. 제3항에 있어서, 상기 비메모리 인터페이스는 UART 인터페이스 또는 SPI 인터페이스인 것을 특징으로 하는 콤보 카드.
  6. 메모리 카드 인터페이스와 상기 메모리 카드 인터페이스와 규격이 다른 비메모리 인터페이스를 제공하고 입출력 장치를 제어하는 메모리 카드용 브릿지;
    제1 입출력 장치로써 상기 메모리 카드용 브릿지의 상기 비메모리 인터페이스로 연결된 비메모리 장치나 스마트 카드; 및
    제2 입출력 장치로써 상기 메모리 카드용 브릿지의 상기 메모리 카드 인터페이스로 연결된 메모리 카드를 포함하여 이루어지고,
    상기 메모리 카드용 브릿지는 상기 비메모리 인터페이스와 상기 메모리 카드 인터페이스간의 서로 다른 인터페이스 규격이 서로 원활히 인터페이스되어 연동할 수 있는 인터페이스 변환 기능을 구비하는 것을 특징으로 하는 콤보 카드.
  7. 제6항에 있어서, 상기 메모리 카드용 브릿지는 메모리 카드 인터페이스로 호스트 프로세서와 연결되는 것을 특징으로 하는 콤보 카드.
  8. 제6항에 있어서, 상기 메모리 카드용 브릿지는 호스트 프로세서와 연결된 버스 제어 블록과, 상기 버스 제어 블록에 연결되어 상기 비메모리 인터페이스 사양에 맞추어 버스 제어 신호를 생성하는 비메모리 장치 인터페이스 변환 블록과, 상기 버스 제어 블록에 연결되어 상기 메모리 카드 인터페이스 사양에 맞추어 제어 신호를 생성하는 메모리 카드 억세스 컨트롤 블록을 포함하여 이루어지는 것을 특징으로 하는 콤보 카드.
  9. 제8항에 있어서, 상기 비메모리 장치 인터페이스 변환 블록에는 상기 제1 입출력 장치가 연결되고, 상기 메모리 카드 억세스 컨트롤 블록에는 상기 제2 입출력 장치가 연결되는 것을 특징으로 하는 콤보 카드.
  10. 제6항에 있어서, 상기 비메모리 인터페이스는 UART 인터페이스 또는 SPI 인터페이스인 것을 특징으로 하는 콤보 카드.
KR1020070035733A 2007-02-13 2007-04-11 메모리 카드용 브릿지를 포함하는 콤보 카드 KR100863608B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070015074 2007-02-13
KR20070015074 2007-02-13

Publications (2)

Publication Number Publication Date
KR20080075762A KR20080075762A (ko) 2008-08-19
KR100863608B1 true KR100863608B1 (ko) 2008-10-15

Family

ID=39879250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035733A KR100863608B1 (ko) 2007-02-13 2007-04-11 메모리 카드용 브릿지를 포함하는 콤보 카드

Country Status (1)

Country Link
KR (1) KR100863608B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279025A (ja) * 1995-03-06 1996-10-22 Motorola Inc ２重カードおよびそのための方法
KR970049841A (ko) * 1995-12-14 1997-07-29 가나이 쯔도무 멀티칩 ic 카드 및 이를 이용한 ic 카드 시스템
JP2002073522A (ja) * 2000-08-25 2002-03-12 Ricoh Co Ltd メモリカードブリッジ
KR20030053160A (ko) * 2001-12-22 2003-06-28 삼성전자주식회사 멀티 메모리카드 인터페이스 및 그 인터페이스를 위한커넥터
KR20030088733A (ko) * 2002-05-14 2003-11-20 주식회사 이노플러스 범용 메모리 카드 어댑터 장치 및 그 인터페이스 방법
KR20050003960A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
KR20060019026A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 방법 및멀티 인터페이스 카드
KR20060080388A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용클럭 제어 장치 및 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279025A (ja) * 1995-03-06 1996-10-22 Motorola Inc ２重カードおよびそのための方法
KR970049841A (ko) * 1995-12-14 1997-07-29 가나이 쯔도무 멀티칩 ic 카드 및 이를 이용한 ic 카드 시스템
JP2002073522A (ja) * 2000-08-25 2002-03-12 Ricoh Co Ltd メモリカードブリッジ
KR20030053160A (ko) * 2001-12-22 2003-06-28 삼성전자주식회사 멀티 메모리카드 인터페이스 및 그 인터페이스를 위한커넥터
KR20030088733A (ko) * 2002-05-14 2003-11-20 주식회사 이노플러스 범용 메모리 카드 어댑터 장치 및 그 인터페이스 방법
KR20050003960A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
KR20060019026A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 방법 및멀티 인터페이스 카드
KR20060080388A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용클럭 제어 장치 및 방법

Also Published As

Publication number Publication date
KR20080075762A (ko) 2008-08-19

Similar Documents

Publication Publication Date Title
CN104956347B (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
CN109902043B (zh) 一种基于fpga的国密算法加速处理***
US7725638B2 (en) Application processor circuit incorporating both SD host and slave functions and electronic device including same
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
US20110246708A1 (en) METHOD AND APPARATUS FOR EXECUTING A PROGRAM BY AN SPI INTERFACE MEMORY(amended
CN103412841B (zh) VxWorks操作***下CPCI总线RS422通信模块的驱动器及驱动方法
CN102171667A (zh) 具有无线功能性的固态盘
EP1535169B1 (en) Improved inter-processor communication system for communication between processors
CN109656844B (zh) 一种AT24xx EEPROM驱动方法和装置
CN103309830A (zh) VxWorks操作***下CPCI总线CAN通信模块的驱动器及驱动方法
CN112965926B (zh) 一种spi接口安全芯片及spi接口电子装置
CN111931442B (zh) Fpga内嵌flash控制器及电子装置
US9588931B2 (en) Communication bridging between devices via multiple bridge elements
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
US20200264811A1 (en) A SD card-based high-speed data storage method
CN106776467B (zh) 用于命令接收***的spi flash控制芯片
CN112116054A (zh) 一种多芯片集成卡
US20090138673A1 (en) Internal memory mapped external memory interface
KR100863608B1 (ko) 메모리 카드용 브릿지를 포함하는 콤보 카드
US7281246B1 (en) Method for loading user interface software
CN210402342U (zh) 一种基于zynq的数据加解密结构
CN107358110A (zh) 基于国密安全芯片的移动端U盘及其与Android设备的通信方法
CN208190652U (zh) 一种全双工通用同步异步串行收发器的主板
CN101223511A (zh) 用于非存储映像式设备存储器的直接访问的方法和***
KR19990026343A (ko) 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee