KR100863518B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR100863518B1
KR100863518B1 KR1020070030732A KR20070030732A KR100863518B1 KR 100863518 B1 KR100863518 B1 KR 100863518B1 KR 1020070030732 A KR1020070030732 A KR 1020070030732A KR 20070030732 A KR20070030732 A KR 20070030732A KR 100863518 B1 KR100863518 B1 KR 100863518B1
Authority
KR
South Korea
Prior art keywords
current
bias
pull
response
signal
Prior art date
Application number
KR1020070030732A
Other languages
Korean (ko)
Other versions
KR20080088167A (en
Inventor
김재흥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030732A priority Critical patent/KR100863518B1/en
Publication of KR20080088167A publication Critical patent/KR20080088167A/en
Application granted granted Critical
Publication of KR100863518B1 publication Critical patent/KR100863518B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 최소한의 회로면적을 이용하여 출력되는 신호의 드라이빙 능력을 단계별로 조절할 수 있는 출력드라이버를 제공하기 위한 것으로, 이를 위해 본 발명은 바이어스 전류를 제공하기 위한 공통 바이어스부; 제1 턴온신호에 응답하여 상기 바이어스 전류의 X배 되는 전류를 이용하여 출력단을 풀업시키기 위한 제1 풀업부; 및 제2 턴온신호에 응답하여 상기 바이어스 전류의 Y배 되는 전류를 이용하여 상기 출력단을 풀업시키기 위한 제2 풀업부를 구비하는 반도체 장치를 제공한다.The present invention is to provide an output driver that can adjust the driving capability of the output signal step by step using a minimum circuit area, the present invention for this purpose common bias unit for providing a bias current; A first pull-up unit configured to pull up an output terminal using a current that is X times the bias current in response to a first turn-on signal; And a second pull-up unit configured to pull up the output terminal using a current that is Y times the bias current in response to a second turn-on signal.

반도체, 데이터, 드라이버, 드라이버, 모스트랜지스터. Semiconductor, data, driver, driver, MOS transistor.

Description

반도체 장치{SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

도1은 반도체 장치의 데이터 출력드라이버를 나타내는 회로도.1 is a circuit diagram showing a data output driver of a semiconductor device.

도2는 본 발명의 바람직한 실시예에 따른 데이터 출력드라이버를 나타내는 회로도.2 is a circuit diagram showing a data output driver according to a preferred embodiment of the present invention.

도3은 도2에 도시된 데이터 출력드라이버의 동작을 나타내는 회로도.FIG. 3 is a circuit diagram showing the operation of the data output driver shown in FIG.

도4는 도2에 도시된 데이터 출력드라이버를 적용한 일 예를 나타내는 회로도.4 is a circuit diagram illustrating an example in which the data output driver shown in FIG. 2 is applied.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

MP1 ~ MP15: 피모스트랜지스터 MN1 ~ MN15: 앤모스트랜지스터MP1 to MP15: PMOS transistors MN1 to MN15: NMOS transistors

T1 ~ T9: 피모스트랜지스터 T10 ~ T18: 앤모스트랜지스터T1 to T9: Pymotransistors T10 to T18: N-MOS transistors

본 발명은 반도체 집적회로에 관한 것으로, 특히 데이터를 출력하는 데이터 출력회로에 관한 것이다.The present invention relates to a semiconductor integrated circuit, and more particularly to a data output circuit for outputting data.

복수의 반도체 장치들로 구성된 시스템에서 반도체 장치는 데이터를 저장하기 위한 것이다. 데이터 처리 장치, 예를 들면, 중앙처리장치(CPU), 등에서 데이터를 요구하게 되면, 반도체 장치는 데이터를 요구하는 장치로부터 입력된 어드레스에 대응하는 데이터를 출력하거나, 그 어드레스에 대응하는 위치에 데이터 요구 장치로부터 제공되는 데이터를 저장한다. In a system composed of a plurality of semiconductor devices, the semiconductor device is for storing data. When data is requested from a data processing device, for example, a central processing unit (CPU), or the like, the semiconductor device outputs data corresponding to an address input from a device requesting data, or data at a position corresponding to the address. Stores data provided from the requesting device.

반도체 장치의 내부에서 돌아다니는 신호는 반도체 장치가 일반적으로 장착되는 PCB 기판에서 돌아다니는 신호보다 신호의 크기가 매우 작다. 이는 PCB 기판에 있는 배선의 캐패시턴스가 반도체 장치의 내부에 있는 배선의 캐패시턴스 보다 훨씬 크기 때문이다. 반도체 장치의 내부 신호를 그대로 외부로 출력하게 되면, 신호가 제대로 외부의 반도체 장치로 전달되지 않는다. 반도체 장치는 신호를 출력시킬 때 충분히 드라이빙능력을 키운다움 출력하기 위해 데이터 출력드라이버를 구비하고 있다.The signal that travels inside the semiconductor device is much smaller in size than the signal that travels around the PCB substrate on which the semiconductor device is typically mounted. This is because the capacitance of the wiring on the PCB board is much larger than the capacitance of the wiring inside the semiconductor device. When the internal signal of the semiconductor device is output to the outside as it is, the signal is not properly transmitted to the external semiconductor device. The semiconductor device is provided with a data output driver to output a sufficient driving capability when outputting a signal.

한편, 반도체 장치가 장착되는 시스템의 동작속도가 높아짐에 따라 반도체 장치에서도 고속으로 데이터를 출력시키도록 요구받고 있다. 따라서 반도체 장치의 출력드라이버에서도 출력되는 신호의 드라이빙 능력을 무조건 높게 향상시킬 수도 없다. 출력신호의 드라이빙 능력이 너무 높으면 배선과 임피던스가 불일치하게 되고, 그로 인해 신호의 반사현상이 생기기 때문이다. On the other hand, as the operation speed of a system in which a semiconductor device is mounted increases, the semiconductor device is required to output data at high speed. Therefore, even in the output driver of the semiconductor device, the driving capability of the output signal cannot be improved unconditionally high. If the driving capability of the output signal is too high, the wiring and the impedance will be inconsistent, resulting in reflection of the signal.

제일 바람직한 것을 반도체 장치에서 출력되는 신호의 드라이빙 능력이 신호가 전달될 배선라인의 임피던스와 일치하는 것이다. 최근에 개발되는 반도체 장치 에 구비되는 출력드라이버는 드라이빙 능력을 단계별로 조절할 수 있게 되어 있다.Most preferably, the driving capability of the signal output from the semiconductor device matches the impedance of the wiring line to which the signal is to be transmitted. The output driver included in the recently developed semiconductor device can adjust the driving capability step by step.

도1은 반도체 장치의 데이터 출력드라이버를 나타내는 회로도이다. 1 is a circuit diagram showing a data output driver of a semiconductor device.

도1에 도시된 바와 같이, 데이터 출력드라이버는 출력단(VOUT)을 풀업시키기 위해 제1 풀업드라이버(10A), 제2 풀업드라이버(20A), 제3 풀업드라이버(30A), 제4 풀업드라이버(40A)를 구비한다. 또한 출력단(VOUT)을 풀다운시키기 위해 제1 풀다운드라이버(10B), 제2 풀다운드라이버(20B), 제3 풀다운드라이버(30B), 제4 풀다운드라이버(40B)를 구비한다.As shown in FIG. 1, the data output driver includes a first pull-up driver 10A, a second pull-up driver 20A, a third pull-up driver 30A, and a fourth pull-up driver 40A to pull up the output terminal VOUT. ). In addition, a first pull-down driver 10B, a second pull-down driver 20B, a third pull-down driver 30B, and a fourth pull-down driver 40B are provided to pull down the output terminal VOUT.

도시된 바와 같이, 제1 풀업드라이버(10A)는 기준능력으로 드라이빙능력으로 출력단(VOUT)을 드라이빙하고, 제2 풀압드라이버(20A)는 기준능력보다 2배의 드라이빙능력으로 출력단(VOUT)을 드라이빙하고, 제3 풀업드라이버(30A)는 기준능력보다 4배의 드라이빙능력으로 출력단(VOUT)을 드라이빙하고, 제4 풀업드라이버(40A)는 기준능력보다 8배의 드라이빙능력으로 출력단(VOUT)을 드라이빙하게 된다.As shown, the first pull-up driver 10A drives the output terminal VOUT with the driving capability as the reference capability, and the second full pressure driver 20A drives the output stage VOUT with the driving capability twice the reference capability. The third pull-up driver 30A drives the output terminal VOUT with four times the driving capability of the reference capability, and the fourth pull-up driver 40A drives the output terminal VOUT with eight times the driving capability of the reference capability. Done.

또한, 풀다운드라이버(10B,20B,30B,40B)도 풀업드라이버(10A,20A,30A,40A)와 같은 방식으로 출력단(VOUT)을 풀다운시킨다.The pull-down drivers 10B, 20B, 30B, and 40B also pull down the output terminal VOUT in the same manner as the pull-up drivers 10A, 20A, 30A, and 40A.

풀다운드라이버(10B,20B,30B,40B)와 풀업드라이버(10A,20A,30A,40A)는 각각 4비트의 풀업신호(PU1B, PU2B, PU3B, PU4B)와 4비트의 풀다운신호(PD1B, PD2B, PD3B, PD4B)를 입력받아 출력단(VOUT)을 16단계로 드라이빙하게 된다. 4비트의 풀업신호(PU1B, PU2B, PU3B, PU4B)와 4비트의 풀다운신호(PD1B, PD2B, PD3B, PD4B)는 각각 하이레벨의 데이터와 로우레벨의 데이터를 출력하기 위해 반도체 장치의 내부에서 생기는 신호이다. 즉, 출력드라이버의 드라이빙 능력을 정하기 위해 하이레벨 의 출력데이터를 이용하여, 4비트의 풀업신호(PU1B, PU2B, PU3B, PU4B)를 생성하고, 로우레벨의 출력데이터를 이용하여 4비트의 풀다운신호(PD1B, PD2B, PD3B, PD4B)를 생성한다.The pull-down drivers 10B, 20B, 30B, and 40B and the pull-up drivers 10A, 20A, 30A, and 40A each have 4-bit pull-up signals (PU1B, PU2B, PU3B, PU4B) and 4-bit pull-down signals (PD1B, PD2B, PD3B, PD4B) are input and the output terminal (VOUT) is driven in 16 steps. The 4-bit pull-up signals PU1B, PU2B, PU3B, and PU4B and the 4-bit pull-down signals PD1B, PD2B, PD3B, and PD4B are respectively generated inside the semiconductor device to output high-level data and low-level data. It is a signal. That is, 4-bit pull-up signals PU1B, PU2B, PU3B, and PU4B are generated using high-level output data to determine the driving capability of the output driver, and 4-bit pull-down signals are generated using low-level output data. (PD1B, PD2B, PD3B, PD4B).

예를 들어 풀업신호(PU1B)가 로우레벨로 인가되고 나머지 풀업신호(PU2B~PU4B)가 하이레벨로 인가되며, 풀다운신호(PD1~PD4)가 로우레벨로 인가되었을 때, 출력단(VOUT)는 16단계중 첫단계의 드라이빙능력으로 풀업시킨다. For example, when the pull-up signal PU1B is applied at a low level, the remaining pull-up signals PU2B to PU4B are applied at a high level, and the pull-down signals PD1 to PD4 are applied at a low level, the output terminal VOUT is 16. Pull up to the driving ability of the first stage of the stage.

4비트의 풀업신호(PU1B, PU2B, PU3B, PU4B)와 4비트의 풀다운신호(PD1B, PD2B, PD3B, PD4B)에 의해 출력단(VOUT)는 각각 x1, x2, x4, x8의 드라이빙능력이 조합되어 16 단계(x0 ~ x15)의 드라이빙능력으로 출력단을 풀업 또는 풀다운시킬 수 있다. 실제로 JEDEC에 있는 DDR2 반도체 장치의 스펙에서는 반도체 장치와 칩셋간에 인터페이스에 관해 출력드라이버의 출력임피던스를 컨트롤할 수 있도록 최대의 드라이빙능력을 100%라고 할 때에 조절할 수 있는 최소 단위를 5%로 규정하고 있다. The output terminal VOUT is combined with driving capability of x1, x2, x4 and x8 by the 4-bit pull-up signals PU1B, PU2B, PU3B and PU4B and the 4-bit pull-down signals PD1B, PD2B, PD3B and PD4B. With 16 driving stages (x0 to x15), the output stage can be pulled up or pulled down. In fact, the specification of the DDR2 semiconductor device in JEDEC specifies the minimum unit that can be adjusted when the maximum driving capacity is 100% to control the output impedance of the output driver with respect to the interface between the semiconductor device and the chipset as 5%. .

그러므로 DDR2 반도체 장치의 출력드라이버를 도1과 같이 구성한다면, 기준값보다 8스텝증가, 8스텝 감소를 가능하게 조절할 수 있다. 이렇게 총 16 단계(65%~140%)의 Strength로 조절될 수 있는 출력드라이버를 반도체 메모리장치가 구비하게 되는 것이다. Therefore, if the output driver of the DDR2 semiconductor device is constituted as shown in Fig. 1, it is possible to adjust an 8-step increase and a 8-step reduction from the reference value. In this way, the semiconductor memory device includes an output driver that can be adjusted to a total of 16 levels (65% to 140%) of strength.

출력드라이버의 회로면적은 도1에 도시된 바와 같이, 15개의 피모스트랜지스터와 앤모스트랜지스터가 필요하므로, 풀업드라이버(10A)를 1로 기준하였을 때 15만큼의 면적을 가지게 된다. As shown in FIG. 1, since the output area of the output driver requires 15 PMOS transistors and NMOS transistors, the area of the output driver has an area of 15 when the pull-up driver 10A is set to 1.

일반적으로 반도체 장치는 한번의 데이터를 억세스할 때에 X8, X16등 다수개의 데이터를 출력하고, 그에 대응하는 수의 데이터 출력드라이버를 구비해야 한다. 따라서 데이터 츨력드라이버를 배치하는데 많은 회로면적이 필요하게 된다.In general, a semiconductor device should output a plurality of data such as X8 and X16 when accessing one data and have a corresponding number of data output drivers. Therefore, a large circuit area is required for disposing the data output driver.

본 발명은 최소한의 회로면적을 이용하여 출력되는 신호의 드라이빙 능력을 단계별로 조절할 수 있는 출력드라이버를 제공함을 목적으로 한다.An object of the present invention is to provide an output driver that can adjust step by step the driving capability of the output signal using a minimum circuit area.

본 발명은 바이어스 전류를 제공하기 위한 공통 바이어스부; 제1 턴온신호에 응답하여 상기 바이어스 전류의 X배 되는 전류를 이용하여 출력단을 풀업시키기 위한 제1 풀업부; 및 제2 턴온신호에 응답하여 상기 바이어스 전류의 Y배 되는 전류를 이용하여 상기 출력단을 풀업시키기 위한 제2 풀업부를 구비하는 반도체 장치를 제공한다.The present invention provides a common bias unit for providing a bias current; A first pull-up unit configured to pull up an output terminal using a current that is X times the bias current in response to a first turn-on signal; And a second pull-up unit configured to pull up the output terminal using a current that is Y times the bias current in response to a second turn-on signal.

본 발명은 바이어스 전류를 제공하기 위한 공통 바이어스부; 제1 턴온신호에 응답하여 상기 바이어스 전류의 X배 되는 전류를 이용하여 출력단을 풀다운시키기 위한 제1 풀다운부; 및 제2 턴온신호에 응답하여 상기 바이어스 전류의 Y배되는 전류를 이용하여 상기 출력단을 풀다운시키기 위한 제2 풀다운부를 구비하는 반도체 장치를 제공한다.The present invention provides a common bias unit for providing a bias current; A first pull-down unit configured to pull down an output terminal using a current that is X times the bias current in response to a first turn-on signal; And a second pull-down unit configured to pull down the output terminal using a current that is Y times the bias current in response to a second turn-on signal.

본 발명은 제1 바이어스 전류를 제공하기 위한 제1 공통 바이어스부; 제2 바 이어스 전류를 제공하기 위한 제2 Z공통 바이어스부; 제1 턴온신호에 응답하여 상기 제1 바이어스 전류의 X배 되는 전류를 이용하여 출력단을 풀업시키기 위한 제1 풀업부; 제2 턴온신호에 응답하여 상기 제1 바이어스 전류의 Y배 되는 전류를 이용하여 상기 출력단을 풀업시키기 위한 제2 풀업부; 제3 턴온신호에 응답하여 상기 제2 바이어스 전류의 X배 되는 전류를 이용하여 출력단을 풀다운시키기 위한 제1 풀다운부; 및 제4 턴온신호에 응답하여 상기 제2 바이어스 전류의 Y배 되는 전류를 이용하여 상기 출력단을 풀다운시키기 위한 제2 풀다운부를 구비하는 반도체 장치를 제공한다.The present invention includes a first common bias unit for providing a first bias current; A second Z common bias unit for providing a second bias current; A first pull-up unit configured to pull up an output terminal using a current that is X times the first bias current in response to a first turn-on signal; A second pull-up unit configured to pull up the output terminal using a current that is Y times the first bias current in response to a second turn-on signal; A first pull-down unit configured to pull down the output terminal using a current that is X times the second bias current in response to a third turn-on signal; And a second pull-down unit configured to pull down the output terminal using a current that is Y times the second bias current in response to a fourth turn-on signal.

본 발명은 4bit 신호를 이용하여 16단계의 드라이빙능력을 제어할 수 있는 데이터 출력드라이버를 전류미러를 이용하여 구현한 것이다. 전류미러가 있는 부분을 공통 바이어스부로 두고, 공통 바이어스부의 전류량을 조절함으로서 데이터 출력드라이버의 드라이빙능력을 용이하게 조절할 수 있다. 따라서, 본 발명에 의한 출력드라이버를 반도체 장치의 데이터 출력드라이버로 적용할 수도 있고, OLED와 같은 장치에 구비되는 전류드라이빙로드(Current Driving load)를 구동할 수도 있고 DAC(Digital to Analog Converter)회로의 일부로도 활용 가능하다. The present invention implements a data output driver using a current mirror that can control the driving capability of 16 steps using a 4-bit signal. The driving part of the data output driver can be easily adjusted by setting the current bias part as the common bias part and adjusting the amount of current in the common bias part. Therefore, the output driver according to the present invention can be applied as a data output driver of a semiconductor device, can drive a current driving load provided in a device such as an OLED, and can be used as a DAC (Digital to Analog Converter) circuit. It can also be used as a part.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2는 본 발명의 바람직한 실시예에 따른 데이터 출력드라이버를 나타내는 회로도이다.2 is a circuit diagram showing a data output driver according to a preferred embodiment of the present invention.

도2를 참조하여 살펴보면, 본 실시예에 따른 데이터 출력드라이버는 제1 공통 바이어스부(100A), 제2 공통 바이어스부(100B), 제1 풀업부(200A), 제2 풀업부(300A), 제3 풀업부(400A), 제4 풀업부(500A), 제1 풀다운부(200B), 제2 풀다운부(300B), 제3 풀다운부(400B), 제4 풀다운부(500B)를 구비한다.Referring to FIG. 2, the data output driver according to the present embodiment includes a first common bias unit 100A, a second common bias unit 100B, a first pull-up unit 200A, a second pull-up unit 300A, A third pull-up part 400A, a fourth pull-up part 500A, a first pull-down part 200B, a second pull-down part 300B, a third pull-down part 400B, and a fourth pull-down part 500B are provided. .

제1 공통 바이어스부(100A)는 제1 바이어스 전류(I 또는 2I)를 전원전압(VDD)으로부터 제공받아 전달하기 위한 다이오드 접속된 모스트랜지스터(T1)와, 다이오드 접속된 모스트랜지스터(T1)로부터 전달된 제1 바이어스 전류(I 또는 2I)를 접지전압 공급단(VVSS)으로 보내기 위한 제1 정전류원(S1)을 구비한다. 제1 정전류원(S1)은 제1 바이어스 조절신호에 응답하여 제1 바이어스 전류(I 또는 2I)의 전류량을 조절하는 것을 특징으로 한다. The first common bias unit 100A transfers the diode-connected MOS transistor T1 for receiving and transferring the first bias current I or 2I from the power supply voltage VDD, and the diode-connected MOS transistor T1. And a first constant current source S1 for sending the first bias current I or 2I to the ground voltage supply terminal VVSS. The first constant current source S1 adjusts the amount of current of the first bias current I or 2I in response to the first bias adjustment signal.

제1 풀업부(200A)는 데이터신호(PU4B)에 응답하여 제1 바이어스 전류(I 또는 2I)의 0.5배 또는 1배되는 전류를 출력단(VOUT)으로 제공하기 위한 모스트랜지스터(T2)와, 데이터신호(PU4B)에 응답하여 제1 공통 바이어스부(100A)와 모스트랜지스터(T2)의 게이트를 연결하기 위한 스위치(SW1)를 구비한다. 결국, 데이터신호(PU4B)는 모스트랜지스터(T2)를 턴온시키는 신호이다.The first pull-up unit 200A includes a MOS transistor T2 for providing the output terminal VOUT with a current 0.5 times or 1 times the first bias current I or 2I in response to the data signal PU4B. In response to the signal PU4B, a switch SW1 for connecting the first common bias unit 100A and the gate of the MOS transistor T2 is provided. As a result, the data signal PU4B is a signal for turning on the MOS transistor T2.

제2 풀업부(300A)는 데이터신호(PU1B)에 응답하여 제1 바이어스 전류(I 또는 2I)의 1배 또는 2배되는 전류를 출력단(VOUT)으로 제공하기 위한 모스트랜지스터(T3)와, 데이터신호(PU1B)에 응답하여 제1 공통 바이어스부(100A)와 모스트랜지스터(T3)의 게이트를 연결하기 위한 스위치(SW2)를 구비한다. 결국, 데이터신 호(PU1B)는 모스트랜지스터(T3)를 턴온시키는 신호이다.The second pull-up unit 300A includes a MOS transistor T3 for providing a current, which is one or two times the first bias current I or 2I, to the output terminal VOUT in response to the data signal PU1B. In response to the signal PU1B, a switch SW2 for connecting the gate of the first transistor B100A and the MOS transistor T3 is provided. As a result, the data signal PU1B is a signal for turning on the MOS transistor T3.

제3 풀업부(400A)는 데이터신호(PU2B)에 응답하여 제1 바이어스 전류(I 또는 2I)의 2배 또는 4배되는 전류를 출력단(VOUT)으로 제공하기 위한 모스트랜지스터(T4,T5)와, 데이터신호(PU2B)에 응답하여 제1 공통 바이어스부(100A)와 모스트랜지스터(T4,T5)의 게이트를 연결하기 위한 스위치(SW3)를 구비한다. 결국, 데이터신호(PU2B)는 모스트랜지스터(T4,T5)를 턴온시키는 신호이다.The third pull-up unit 400A and the MOS transistors T4 and T5 for providing the output terminal VOUT with a current twice or four times the first bias current I or 2I in response to the data signal PU2B. And a switch SW3 for connecting the first common bias unit 100A and the gates of the MOS transistors T4 and T5 in response to the data signal PU2B. As a result, the data signal PU2B is a signal for turning on the MOS transistors T4 and T5.

제4 풀업부(500A)는 데이터신호(PU3B)에 응답하여 제1 바이어스 전류(I 또는 2I)의 4배 또는 8배되는 전류를 출력단(VOUT)으로 제공하기 위한 모스트랜지스터(T6 ~ T9)와, 데이터신호(PU2B)에 응답하여 제1 공통 바이어스부(100A)와 모스트랜지스터(T6 ~ T9)의 게이트를 연결하기 위한 스위치(SW4)를 구비한다. 결국, 데이터신호(PU3B)는 모스트랜지스터(T4,T5)를 턴온시키는 신호이다.The fourth pull-up part 500A and the MOS transistors T6 to T9 for providing the output terminal VOUT with a current 4 times or 8 times the first bias current I or 2I in response to the data signal PU3B. And a switch SW4 for connecting the first common bias unit 100A and the gates of the MOS transistors T6 to T9 in response to the data signal PU2B. As a result, the data signal PU3B is a signal for turning on the MOS transistors T4 and T5.

또한, 제2 공통 바이어스부(100B)는 제2 바이어스 전류(I' 또는 2I')를 전달받아 제1 내지 제3 풀다운부(200B ~ 400B)로 전달하기 위한 다이오드 접속된 모스트랜지스터(T10)와, 다이오드 접속된 모스트랜지스터(T10)로 제2 바이어스전류(I' 또는 2I')를 제공하기 위한 제2 정전류원(S2)을 구비한다. 제2 정전류원(S2)은 제2 바이어스 조절신호에 응답하여 제2 바이어스 전류(I' 또는 2I')의 전류량을 조절하는 것을 특징으로 한다. In addition, the second common bias unit 100B and the diode-connected MOS transistor T10 for receiving the second bias current I 'or 2I' and transferring the first to third pull-down units 200B to 400B. And a second constant current source S2 for providing a second bias current I 'or 2I' to the diode-connected MOS transistor T10. The second constant current source S2 adjusts the amount of current of the second bias current I 'or 2I' in response to the second bias adjustment signal.

제1 풀다운부(200B)는 데이터신호(PD4)에 응답하여 제1 바이어스 전류(I' 또는 2I')의 0.5배 또는 1배되는 전류를 출력단(VOUT)에서 접지전압 공급단(VSS)로 방전시키기 위한 제공하기 위한 모스트랜지스터(T11)와, 데이터신호(PD4)에 답하여 제2 공통 바이어스부(100B)와 모스트랜지스터(T11)의 게이트를 연결하기 위한 스위치(SW5)를 구비한다. 결국, 데이터신호(PD4)는 모스트랜지스터(T11)를 턴온시키는 신호이다.The first pull-down unit 200B discharges a current 0.5 times or 1 times the first bias current I 'or 2I' from the output terminal VOUT to the ground voltage supply terminal VSS in response to the data signal PD4. And a switch SW5 for connecting the gate of the second common bias unit 100B and the transistor T11 in response to the data signal PD4. As a result, the data signal PD4 is a signal for turning on the MOS transistor T11.

제2 풀다운부(300B)는 데이터신호(PD1)에 응답하여 제1 바이어스 전류(I' 또는 2I')의 1배 또는 2배되는 전류를 출력단(VOUT)에서 접지전압 공급단(VSS)로 방전시키기 위한 제공하기 위한 모스트랜지스터(T12)와, 데이터신호(PD1)에 답하여 제2 공통 바이어스부(100B)와 모스트랜지스터(T12)의 게이트를 연결하기 위한 스위치(SW6)를 구비한다. 결국, 데이터신호(PD1)는 모스트랜지스터(T12)를 턴온시키는 신호이다.The second pull-down unit 300B discharges a current that is one or two times the first bias current I 'or 2I' from the output terminal VOUT to the ground voltage supply terminal VSS in response to the data signal PD1. And a switch SW6 for connecting the gate of the second common bias unit 100B and the transistor T12 in response to the data signal PD1. As a result, the data signal PD1 is a signal for turning on the MOS transistor T12.

제3 풀다운부(400B)는 데이터신호(PD2)에 응답하여 제1 바이어스 전류(I' 또는 2I')의 2배 또는 4배되는 전류를 출력단(VOUT)에서 접지전압 공급단(VSS)로 방전시키기 위한 제공하기 위한 모스트랜지스터(T13,T14)와, 데이터신호(PD2)에 답하여 제2 공통 바이어스부(100B)와 모스트랜지스터(T13,T14)의 게이트를 연결하기 위한 스위치(SW7)를 구비한다. 결국, 데이터신호(PD2)는 모스트랜지스터(T13,T14)를 턴온시키는 신호이다.The third pull-down unit 400B discharges a current two times or four times the first bias current I 'or 2I' from the output terminal VOUT to the ground voltage supply terminal VSS in response to the data signal PD2. And a switch SW7 for connecting the gates of the second common bias unit 100B and the transistors T13 and T14 in response to the data signal PD2. . As a result, the data signal PD2 is a signal for turning on the MOS transistors T13 and T14.

제4 풀다운부(500B)는 데이터신호(PD3)에 응답하여 제1 바이어스 전류(I' 또는 2I')의 4배 또는 8배되는 전류를 출력단(VOUT)에서 접지전압 공급단(VSS)로 방전시키기 위한 제공하기 위한 모스트랜지스터(T15 ~ T18)와, 데이터신호(PD3)에 답하여 제2 공통 바이어스부(100B)와 모스트랜지스터(T15 ~ T18)의 게이트를 연결하기 위한 스위치(SW8)를 구비한다. 결국, 데이터신호(PD3)는 모스트랜지스터(T15 ~ T18)를 턴온시키는 신호이다.The fourth pull-down part 500B discharges a current four times or eight times the first bias current I 'or 2I' from the output terminal VOUT to the ground voltage supply terminal VSS in response to the data signal PD3. And a switch SW8 for connecting the gates of the second common bias unit 100B and the gates of the transistors T15 to T18 in response to the data signal PD3. . As a result, the data signal PD3 is a signal for turning on the MOS transistors T15 to T18.

도3은 도2에 도시된 데이터 출력드라이버의 동작을 나타내는 회로도이다. 특히, 도3에는 도2의 데이터 출력드라이버중 풀업부에 대한 동작을 나타내기 위한 것이다. 제1 공통바이어스부(100A)의 다이오드 접속된 모스트랜지스터(T1)과, 제1 내지 제4 풀업부(200A ~ 500A)에 구비된 모스트랜지스터(T2 ~ T9)와 전류미러를 구성한다. 제1 내지 제4 풀업부(200A ~ 500A)는 각각 외부로 출력하기 위한 데이터를 이용하여 조합된 4비트의 데이터신호(PU1B ~ PU4B)에 의해 선택적으로 활성화된다. FIG. 3 is a circuit diagram showing the operation of the data output driver shown in FIG. In particular, FIG. 3 illustrates an operation of the pull-up unit in the data output driver of FIG. 2. The diode-connected MOS transistor T1 of the first common bias unit 100A, the MOS transistors T2 to T9 provided in the first to fourth pull-up units 200A to 500A, and a current mirror are configured. The first to fourth pull-up units 200A to 500A are selectively activated by the combined 4-bit data signals PU1B to PU4B using data for outputting to the outside, respectively.

또한, 제1 내지 제4 풀업부(200A ~ 500A)는 각각 제1 공통바이어스부(100A)에서 제공하는 바이어스전류(I 또는 2I)의 예정된 배수만큼을 출력단(VOUT)으로 각각 흐르게 한다. 여기서 제1 내지 제4 풀업부(200A ~ 500A)가 흐르게 하는 전류의 양을 2가지로 표기하였는데, 이는 제1 바이어스부(100A)의 전류원(S1)이 흐르게 하는 바이어스전류가 I 인지 2I인지에 따라 정해진다. 제1 바이어스부(100A)의 전류원(S1)이 흐르게 하는 바이어스전류가 I 인경우에는 제1 내지 제4 풀업부(200A ~ 500A)는 각각 바이어스전류의 0.5배, 1배, 2배, 4배의 전류를 출력단으로 제공한다. 제1 바이어스부(100A)의 전류원(S1)이 흐르게 하는 바이어스전류가 2I 인경우에는 제1 내지 제4 풀업부(200A ~ 500A)는 각각 바이어스전류의 1배, 2배, 4배, 8배의 전류를 출력단으로 제공한다. In addition, the first to fourth pull-up parts 200A to 500A respectively allow the predetermined multiples of the bias current I or 2I provided by the first common bias unit 100A to flow to the output terminal VOUT, respectively. Here, the amount of current flowing through the first to fourth pull-up parts 200A to 500A is expressed in two ways, which is determined whether the bias current for flowing the current source S1 of the first bias part 100A is I or 2I. It depends on. When the bias current through which the current source S1 of the first bias unit 100A flows is I, the first to fourth pull-up units 200A to 500A are 0.5, 1, 2, and 4 times the bias current, respectively. Provide the current of to the output stage. When the bias current through which the current source S1 of the first bias unit 100A flows is 2I, the first to fourth pull-up units 200A to 500A each have one, two, four, and eight times the bias current. Provide the current of to the output stage.

따라서 본 실시예에 따른 공통 바이어스부에서 제공하는 바이어스전류의 전류량을 조절하고, 4비트의 데이터신호(PU1B ~ PU4B)를 제어함으로서 보다 효과적으로 출력드라이버의 출력드라이빙 능력을 조절할 수 있는 것이다. 바이어스전류의 전류량을 조절하고, 4비트의 데이터신호(PU1B ~ PU4B)를 이용하여 드라이빙능력을 5%씩 순차적으로 증가시킬 수도 있고 5%씩 순차적으로 감소시킬 수도 있는 것이다.Accordingly, the output driving capability of the output driver can be more effectively controlled by controlling the amount of current of the bias current provided by the common bias unit and controlling the 4-bit data signals PU1B to PU4B. By controlling the amount of current of the bias current and using the 4-bit data signals PU1B to PU4B, the driving capability may be sequentially increased by 5% or sequentially by 5%.

이상에서 살펴본 바와 같이, 본 실시예에 따른 출력드라이버는 종래에 비해 회로면적을 반이상 줄이고도 다양한 단계로 출력드라이버의 드라이빙 능력을 조절할 수 있다. 물론 스위치를 위한 회로가 추가되기는 하나, 스위치를 위한 모스트랜지스터는 스위칭 기능만을 수행하기 때문에 회로면적을 최소한으로 차지할 수 있으며, 드라이빙 능력을 조절하는 모스트랜지스터보다 상대적으로 매우 작은 회로면적을 차지한다. As described above, the output driver according to the present embodiment can adjust the driving capability of the output driver in various stages even if the circuit area is reduced by more than half compared to the related art. Of course, the circuitry for the switch is added, but because the MOS transistor for the switch performs only a switching function, it can occupy a minimum of circuit area, and occupies a relatively smaller circuit area than the MOS transistor that controls the driving capability.

또한, 도2의 제1 내지 제4 풀다운부(200A ~ 500A)에 대한 동작은 제1 내지 제4 풀업부(200B~500B)에 대한 동작과 유사하므로 자세한 설명은 생략한다.In addition, since operations of the first to fourth pull-down units 200A to 500A of FIG. 2 are similar to those of the first to fourth pull-up units 200B to 500B, detailed description thereof will be omitted.

도4는 도2에 도시된 데이터 출력드라이버를 적용한 일 예를 나타내는 회로도이다.4 is a circuit diagram illustrating an example in which the data output driver shown in FIG. 2 is applied.

도4는 도2의 데이터 출력드라이버를 반도체 장치의 데이터 출력드라이버로 적용한 경우이다. 여기서 출력단(VOUT)에 연결된 소자(R,Cc)는 본 실시예에 따른 데이터 출력드라이버를 반도체 장치에 적용하였을 때에 출력단(VOUT)에 연결된 회로들의 등가저항과 등가 캐패시터이다. FIG. 4 is a case where the data output driver of FIG. 2 is applied as a data output driver of a semiconductor device. The elements R and Cc connected to the output terminal VOUT are equivalent resistors and equivalent capacitors of the circuits connected to the output terminal VOUT when the data output driver according to the present embodiment is applied to a semiconductor device.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

본 발명에 의해서 반도체 장치의 출력드라이버가 출력신호를 단계별로 조절할 수 있음에도 불구하고, 사용하는 회로면적은 크게 줄일 수 있다. 또한 출력드라이빙능력을 조절하는데 있어서 보다 효율적으로 할 수 있기 때문에, 본 발명에 의한 출력드라이버를 반도체 장치에 적용하게 되면, 출력신호의 드라이빙 능력을 조절하는 데 있어서 보다 효율적으로 사용할 수 있다. Although the output driver of the semiconductor device can adjust the output signal step by step according to the present invention, the circuit area used can be greatly reduced. In addition, since the output driving ability can be more efficiently adjusted, when the output driver according to the present invention is applied to a semiconductor device, it can be used more efficiently in adjusting the driving capability of the output signal.

Claims (13)

바이어스 조절신호에 응답하여 그 전류량이 변화하는 바이어스 전류를 제공하기 위한 공통 바이어스부;A common bias unit for providing a bias current whose current amount changes in response to a bias control signal; 제1 턴온신호에 응답하여 상기 바이어스 전류의 X배 - X는 0보다 큰 실수 - 되는 전류를 이용하여 출력단을 풀업시키기 위한 제1 풀업부; 및A first pull-up unit configured to pull up an output terminal using a current equal to X times the bias current, wherein X is a real number greater than 0 in response to a first turn-on signal; And 제2 턴온신호에 응답하여 상기 바이어스 전류의 Y배 - Y는 X보다 큰 실수 - 되는 전류를 이용하여 상기 출력단을 풀업시키기 위한 제2 풀업부A second pull-up unit configured to pull up the output terminal using a current equal to Y times the bias current, wherein Y is a real number greater than X, in response to a second turn-on signal; 를 구비하는 반도체 장치.A semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 풀업부는The first pull-up part 상기 바이어스 전류의 X배 되는 전류를 상기 출력단으로 제공하기 위한 제1 모스트랜지스터; 및A first MOS transistor for providing a current multiplied by the bias current to the output stage; And 상기 제1 턴온신호에 응답하여 상기 공통 바이어스부와 상기 제1 모스트랜지스터의 게이트를 연결하기 위한 제1 스위치를 구비하는 것을 특징으로 하는 반도체 장치.And a first switch for connecting the common bias unit and the gate of the first MOS transistor in response to the first turn-on signal. 제 2 항에 있어서,The method of claim 2, 상기 제2 풀업부는The second pull up part 상기 바이어스 전류의 Y배 되는 전류를 상기 출력단으로 제공하기 위한 제2 모스트랜지스터; 및A second MOS transistor for providing a current, which is Y times the bias current, to the output terminal; And 상기 제2 턴온신호에 응답하여 상기 공통 바이어스부와 상기 제2 모스트랜지스터의 게이트를 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 반도체 장치.And a second switch for connecting the common bias unit and the gate of the second MOS transistor in response to the second turn-on signal. 제 1 항에 있어서,The method of claim 1, 상기 공통 바이어스부는The common bias unit 전원전압으로부터 제공되는 상기 바이어스 전류를 전달하기 위한 다이오드 접속된 모스트랜지스터; 및A diode-connected morph transistor for delivering the bias current provided from a power supply voltage; And 상기 다이오드 접속된 모스트랜지스터로부터 전달된 바이어스전류를 접지전압 공급단으로 보내기 위한 정전류원을 구비하며,A constant current source for directing a bias current transferred from the diode-connected morph transistor to a ground voltage supply terminal, 상기 정전류원은 상기 바이어스 조절신호에 응답하여 상기 바이어스 전류의 전류량을 조절하는 것을 특징으로 하는 반도체 장치.And the constant current source adjusts an amount of current of the bias current in response to the bias adjustment signal. 바이어스 조절신호에 응답하여 그 전류량이 변화하는 바이어스 전류를 제공하기 위한 공통 바이어스부;A common bias unit for providing a bias current whose current amount changes in response to a bias control signal; 제1 턴온신호에 응답하여 상기 바이어스 전류의 X배 - X는 0보다 큰 실수 -되는 전류를 이용하여 출력단을 풀다운시키기 위한 제1 풀다운부; 및A first pull-down unit configured to pull down the output terminal using a current equal to a real number greater than zero, wherein X times the bias current in response to a first turn-on signal; And 제2 턴온신호에 응답하여 상기 바이어스 전류의 Y배 - Y는 X보다 큰 실수 - 되는 전류를 이용하여 상기 출력단을 풀다운시키기 위한 제2 풀다운부A second pull-down unit for pulling down the output terminal using a current equal to Y times the bias current, wherein Y is a real number greater than X, in response to a second turn-on signal; 를 구비하는 반도체 장치.A semiconductor device comprising a. 제 5 항에 있어서,The method of claim 5, wherein 상기 제1 풀다운부는The first pull down part 상기 바이어스 전류의 X배 되는 전류를 상기 출력단으로부터 전달받아 방전하기 위한 제1 모스트랜지스터; 및A first morph transistor for receiving and discharging a current that is X times the bias current from the output terminal; And 상기 제1 턴온신호에 응답하여 상기 공통 바이어스부와 상기 제1 모스트랜지스터의 게이트를 연결하기 위한 제1 스위치를 구비하는 것을 특징으로 하는 반도체 장치.And a first switch for connecting the common bias unit and the gate of the first MOS transistor in response to the first turn-on signal. 제 6 항에 있어서,The method of claim 6, 상기 제2 풀다운부는The second pull down part 상기 바이어스 전류의 Y배 되는 전류를 상기 출력단으로부터 전달받아 방전하기 위한 제2 모스트랜지스터; 및A second morph transistor for receiving and discharging a current that is Y times the bias current from the output terminal; And 상기 제2 턴온신호에 응답하여 상기 공통 바이어스부와 상기 제2 모스트랜지스터의 게이트를 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 반도체 장치.And a second switch for connecting the common bias unit and the gate of the second MOS transistor in response to the second turn-on signal. 제 5 항에 있어서,The method of claim 5, wherein 상기 공통 바이어스부는The common bias unit 상기 바이어스 전류를 상기 제1 풀다운부와 제2 풀다운부로 제공하기 위한 다이오드 접속된 모스트랜지스터; 및A diode-connected morph transistor for providing the bias current to the first pull-down portion and the second pull-down portion; And 상기 다이오드 접속된 모스트랜지스터으로 바이어스전류를 제공하기 위한 정전류원을 구비하며,And a constant current source for providing a bias current to the diode connected MOS transistor, 상기 정전류원은 상기 바이어스 조절신호에 응답하여 상기 바이어스 전류의 전류량을 조절하는 것을 특징으로 하는 반도체 장치.And the constant current source adjusts an amount of current of the bias current in response to the bias adjustment signal. 바이어스 조절신호에 응답하여 그 전류량이 변화하는 제1 바이어스 전류를 제공하기 위한 제1 공통 바이어스부;A first common bias unit for providing a first bias current whose current amount changes in response to a bias control signal; 바이어스 조절신호에 응답하여 그 전류량이 변화하는 제2 바이어스 전류를 제공하기 위한 제2 공통 바이어스부;A second common bias unit for providing a second bias current whose current amount changes in response to a bias control signal; 제1 턴온신호에 응답하여 상기 제1 바이어스 전류의 X배 - X는 0보다 큰 실수 - 되는 전류를 이용하여 출력단을 풀업시키기 위한 제1 풀업부;A first pull-up unit configured to pull up an output terminal using a current equal to X times the first bias current, wherein X is a real number greater than 0, in response to a first turn-on signal; 제2 턴온신호에 응답하여 상기 제1 바이어스 전류의 Y배 - Y는 X보다 큰 실수 - 되는 전류를 이용하여 상기 출력단을 풀업시키기 위한 제2 풀업부A second pull-up part for pulling up the output terminal using a current equal to Y times the first bias current, wherein Y is a real number greater than X, in response to a second turn-on signal 제3 턴온신호에 응답하여 상기 제2 바이어스 전류의 X배 - X는 0보다 큰 실수 - 되는 전류를 이용하여 출력단을 풀다운시키기 위한 제1 풀다운부; 및A first pull-down unit configured to pull down the output terminal using a current equal to X times the second bias current, wherein X is a real number greater than 0, in response to a third turn-on signal; And 제4 턴온신호에 응답하여 상기 제2 바이어스 전류의 Y배 - Y는 X보다 큰 실수 - 되는 전류를 이용하여 상기 출력단을 풀다운시키기 위한 제2 풀다운부A second pull-down unit for pulling down the output terminal using a current equal to Y times the second bias current, wherein Y is a real number greater than X, in response to a fourth turn-on signal; 를 구비하는 반도체 장치.A semiconductor device comprising a. 제 9 항에 있어서,The method of claim 9, 상기 제1 풀업부는The first pull-up part 상기 제1 바이어스 전류의 X배 되는 전류를 상기 출력단으로 제공하기 위한 제1 모스트랜지스터; 및A first MOS transistor for providing a current that is X times the first bias current to the output terminal; And 상기 제1 턴온신호에 응답하여 상기 제1 공통 바이어스부와 상기 제1 모스트랜지스터의 게이트를 연결하기 위한 제1 스위치를 구비하는 것을 특징으로 하는 반도체 장치.And a first switch for connecting the first common bias unit and the gate of the first MOS transistor in response to the first turn-on signal. 제 10 항에 있어서,The method of claim 10, 상기 제1 풀다운부는The first pull down part 상기 제2 바이어스 전류의 X배 되는 전류를 상기 출력단으로부터 전달받아 방전하기 위한 제2 모스트랜지스터; 및A second morph transistor for receiving and discharging a current that is X times the second bias current from the output terminal; And 상기 제3 턴온신호에 응답하여 상기 제2 공통 바이어스부와 상기 제2 모스트랜지스터의 게이트를 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 반도체 장치.And a second switch for connecting the second common bias unit and the gate of the second MOS transistor in response to the third turn-on signal. 제 9 항에 있어서,The method of claim 9, 상기 제1 공통 바이어스부는The first common bias unit 전원전압으로부터 상기 제1 바이어스 전류를 제공받아 전달하기 위한 다이오드 접속된 제1 모스트랜지스터; 및A diode-connected first MOS transistor for receiving and transferring the first bias current from a power supply voltage; And 상기 다이오드 접속된 제1 모스트랜지스터로부터 전달된 제1 바이어스전류를 접지전압 공급단으로 보내기 위한 제1 정전류원을 구비하며,A first constant current source for directing a first bias current transmitted from the diode-connected first MOS transistor to a ground voltage supply terminal, 상기 제1 정전류원은 제1 바이어스 조절신호에 응답하여 상기 제1 바이어스 전류의 전류량을 조절하는 것을 특징으로 하는 반도체 장치.And the first constant current source adjusts an amount of current of the first bias current in response to a first bias adjustment signal. 제 12 항에 있어서,The method of claim 12, 상기 제2 공통 바이어스부는The second common bias unit 상기 제2 바이어스 전류를 상기 제1 풀다운부와 제2 풀다운부로 제공하기 위한 다이오드 접속된 제2 모스트랜지스터; 및A diode-connected second morph transistor for providing the second bias current to the first pull-down portion and the second pull-down portion; And 상기 다이오드 접속된 제2 모스트랜지스터으로 제2 바이어스 전류를 제공하 기 위한 제2 정전류원을 구비하며,A second constant current source for providing a second bias current to the diode-connected second MOS transistor, 상기 제2 정전류원은 제2 바이어스 조절신호에 응답하여 상기 제2 바이어스 전류의 전류량을 조절하는 것을 특징으로 하는 반도체 장치.And the second constant current source adjusts an amount of current of the second bias current in response to a second bias adjustment signal.
KR1020070030732A 2007-03-29 2007-03-29 Semiconductor device KR100863518B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030732A KR100863518B1 (en) 2007-03-29 2007-03-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030732A KR100863518B1 (en) 2007-03-29 2007-03-29 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20080088167A KR20080088167A (en) 2008-10-02
KR100863518B1 true KR100863518B1 (en) 2008-10-15

Family

ID=40150490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030732A KR100863518B1 (en) 2007-03-29 2007-03-29 Semiconductor device

Country Status (1)

Country Link
KR (1) KR100863518B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022042A (en) * 2003-08-25 2005-03-07 주식회사 하이닉스반도체 Data output driver
KR20050021175A (en) * 2003-08-26 2005-03-07 삼성전자주식회사 Data driving circuit and semiconductor memory device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022042A (en) * 2003-08-25 2005-03-07 주식회사 하이닉스반도체 Data output driver
KR20050021175A (en) * 2003-08-26 2005-03-07 삼성전자주식회사 Data driving circuit and semiconductor memory device using the same

Also Published As

Publication number Publication date
KR20080088167A (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US6492850B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
US6583644B2 (en) Output buffer for reducing slew rate variation
KR100495667B1 (en) Input output buffer providing analog/digital input mode
US7446576B2 (en) Output driver with slew rate control
US6930948B2 (en) Semiconductor memory device having an internal voltage generation circuit for selectively generating an internal voltage according to an external voltage level
US7868667B2 (en) Output driving device
US20090309628A1 (en) Semiconductor memory device and on-die termination circuit
US7224194B2 (en) Output driver circuit
US7268578B2 (en) Transmission circuit, data-transfer control device and electronic equipment
US20130194001A1 (en) Data output circuit
KR100863518B1 (en) Semiconductor device
US6822490B2 (en) Data output circuit for reducing skew of data signal
US7072227B2 (en) Current mode output driver
KR100432573B1 (en) Semiconductor device having output driving circuit capable of controlling impedance, in which pull-up circuit including nmos transistor and pmos transistor is comprised
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
US7362649B2 (en) Memory control device and memory control method
KR100295657B1 (en) Data input and output circuit of semiconductor memory
KR20030032178A (en) Data out driver for controlling the voltage level of output data
US11062760B1 (en) Memory device including data input/output circuit
US8300495B2 (en) Block control command generation circuit
KR100500920B1 (en) Voltage level shifter
KR100861192B1 (en) Internal voltage generator sequentially controlled by external voltage
KR20230040754A (en) An output driving circuit generating an output voltage based on a plurality of bias voltages and an operating method thereof
KR0137337B1 (en) Half voltage generator & method of semiconductor memory device
KR100402241B1 (en) Current controlled low noise output driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee