KR100860794B1 - Dual-band low noise amplifier - Google Patents

Dual-band low noise amplifier Download PDF

Info

Publication number
KR100860794B1
KR100860794B1 KR1020070048500A KR20070048500A KR100860794B1 KR 100860794 B1 KR100860794 B1 KR 100860794B1 KR 1020070048500 A KR1020070048500 A KR 1020070048500A KR 20070048500 A KR20070048500 A KR 20070048500A KR 100860794 B1 KR100860794 B1 KR 100860794B1
Authority
KR
South Korea
Prior art keywords
inductor
amplifier
low noise
capacitor
noise amplifier
Prior art date
Application number
KR1020070048500A
Other languages
Korean (ko)
Inventor
김형석
오재욱
훈 정
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020070048500A priority Critical patent/KR100860794B1/en
Application granted granted Critical
Publication of KR100860794B1 publication Critical patent/KR100860794B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/237—A parallel resonance being added in series in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

A dual-band low noise amplifier is provided to reduce power consumption and a chip area by implementing a configuration of a single chip through a CMOS(Complementary Metal Oxide Semiconductor) process. A dual-band low noise amplifier includes an amplifying unit(110), an input impedance matching unit(120), and a power consumption control unit(130). The amplifying unit has a plurality of amplifying elements connected in a cascade form and amplifies input power. The input impedance matching unit is composed of a resonance circuit and an inductor. One end of the resonance circuit is connected to source power, and the other thereof is connected to one end of the inductor. The other end of the inductor is connected to a gate terminal of the first amplifying element of the amplifying unit. The power consumption control unit is composed of an energy storage element of which one end is connected to the gate terminal of the first amplifying element and the other end is connected to a source terminal of the first amplifying element.

Description

이중대역 저잡음 증폭기{Dual-band Low Noise Amplifier}Dual-band Low Noise Amplifier

도 1은 본 발명에 따른 이중대역 저잡음 증폭기에 대한 일 실시예를 도시한 회로도,1 is a circuit diagram showing an embodiment of a dual band low noise amplifier according to the present invention;

도 2a 및 도 2b는 각각 912MHz 및 2.45GHz의 동작 주파수에서 Vgs의 변화에 대응하는 NF와 이득의 변화를 도시한 그래프,2A and 2B are graphs showing changes in NF and gain corresponding to changes in V gs at operating frequencies of 912 MHz and 2.45 GHz, respectively;

도 3a 및 도 3b는 각각 이상의 과정을 통해 설계된 이중대역 저잡음 증폭기의 주파수에 따른 이득을 도시한 도면 및 스미스 차트,3A and 3B are graphs showing the gain according to the frequency of the dual band low noise amplifier designed through the above processes, respectively;

도 4a 및 도 4b는 각각 SMD 소자의 예로서 칩 커패시터와 칩 인덕터의 등가회로를 도시한 도면,4A and 4B show equivalent circuits of a chip capacitor and a chip inductor as examples of SMD elements, respectively;

도 5는 본딩 와이어 인덕터의 길이에 따른 저항값의 변화를 도시한 도면,5 is a diagram illustrating a change in resistance value according to a length of a bonding wire inductor;

도 6a 및 도 6b는 각각 이상의 과정을 통해 설계된 이중대역 저잡음 증폭기의 주파수에 따른 이득을 도시한 도면 및 스미스 차트,6A and 6B are graphs showing the gain according to the frequency of the dual band low noise amplifier designed through the above processes, respectively;

도 7은 본 발명에 따른 이중대역 저잡음 증폭기의 출력단에 연결되는 출력임피던스 매칭회로의 일예를 도시한 도면,7 illustrates an example of an output impedance matching circuit connected to an output terminal of a dual band low noise amplifier according to the present invention;

도 8은 최종적으로 설계된 본 발명에 따른 이중대역 저잡음 증폭기의 회로도,8 is a circuit diagram of a finally designed dual-band low noise amplifier according to the present invention,

도 9 및 도 10은 각각 도 8에 도시된 이중대역 저잡음 증폭기의 s-파라미터 시뮬레이션 결과 및 잡음지수특성을 도시한 도면, 그리고,9 and 10 show s-parameter simulation results and noise figure characteristics of the dual band low noise amplifier shown in FIG. 8, respectively, and

도 11은 도 8에 도시된 이중대역 저잡음 증폭기의 레이아웃을 도시한 도면이다.FIG. 11 is a diagram illustrating a layout of the dual band low noise amplifier illustrated in FIG. 8.

본 발명은 이중대역 저잡음 증폭기에 관한 것으로, 보다 상세하게는 2개의 동작 주파수에서 동작하는 이중대역 저잡음 증폭기에 관한 것이다.The present invention relates to a dual band low noise amplifier, and more particularly to a dual band low noise amplifier operating at two operating frequencies.

무선통신장치의 수신단 증폭기 중에서 가장 선두자리에 위치하고 있는 저잡음 증폭기는 수신된 미약한 고주파 신호 중에 섞인 잡음은 억제하고 원하는 신호만을 증폭해서 주파수 혼합기로 신호를 전달하는 역할을 한다. 저잡음 증폭기의 잡음 특성에 따라 수신기 전체의 잡음 지수 특성이 크게 좌우되며, 낮은 잡음 지수 특성을 통하여 수신된 신호를 정확히 복원할 수 있다. The low noise amplifier located at the top of the receiver amplifier of the wireless communication device suppresses the noise mixed in the received weak high frequency signals and amplifies only the desired signal to transfer the signal to the frequency mixer. The noise figure of the entire receiver depends largely on the noise characteristics of the low noise amplifier, and the low noise figure can accurately recover the received signal.

최근에 이중대역 RF 모듈에 대한 연구가 활발하지만, 일반적으로 스위칭을 쓰거나 광대역의 RF 모듈을 쓰는 경우가 많다. 이중대역 저잡음 증폭기를 설계하는 방법은 스위치를 이용하는 방식, 광대역 저잡음 증폭기 등 여러 가지가 있다. 스위치를 이용하는 방식은 모듈 사이즈가 크고, 소비 전력이 많으며, 동시에 2개의 대역이 동작하지 않는 단점이 있으며, 광대역 저잡음 증폭기는 원하지 않는 신호도 같이 증폭되기 때문에 수신기의 감도(Sensitivity)가 떨어지는 단점이 있다. 따라 서, 이러한 종래의 이중대역 저잡음 증폭기의 단점들을 개선하기 위한 저잡음 증폭기의 설계 기술이 요구된다.Recently, research on dual-band RF modules has been actively conducted, but in general, switching or broadband RF modules are often used. There are several ways to design a dual band low noise amplifier, such as using a switch and a wide band low noise amplifier. The method using a switch has a disadvantage in that the module size is large, power consumption is high, and two bands do not operate at the same time, and the sensitivity of the receiver is lowered because the broadband low noise amplifier is amplified with unwanted signals. . Therefore, there is a need for a design technique of a low noise amplifier to ameliorate the disadvantages of such a conventional dual band low noise amplifier.

본 발명이 이루고자 하는 기술적 과제는, 낮은 잡음지수특성과 높은 이득을 가지며 소형화, 저전력화가 가능한 동시에 2개의 대역에서 동작하는 이중대역 저잡음 증폭기를 제공하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a dual band low noise amplifier having low noise figure, high gain, miniaturization and low power, and operating in two bands.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 이중대역 저잡음 증폭기는, 복수개의 증폭소자가 캐스코드방식으로 연결되어 입력전원을 증폭하는 증폭부; 공진회로와 인덕터로 구성되고, 상기 공진회로의 일단은 소스전원에 연결되고 타단은 상기 인덕터의 일단에 연결되며, 상기 인덕터의 타단은 상기 증폭부에 구비되는 제1증폭소자의 게이트 단자에 연결되는 입력임피던스 매칭부; 및 일단은 상기 제1증폭소자의 게이트 단자에 연결되고 타단은 상기 제1증폭소자의 소스 단자에 연결되는 에너지 저장소자로 이루어진 소비전력 제어부;를 갖는다.According to an aspect of the present invention, there is provided a dual band low noise amplifier comprising: an amplifier configured to amplify an input power by connecting a plurality of amplifiers in a cascode manner; A resonant circuit and an inductor, one end of which is connected to a source power source and the other end of which is connected to one end of the inductor, and the other end of the inductor is connected to a gate terminal of the first amplifier provided in the amplifier. An input impedance matching unit; And an energy storage controller having one end connected to a gate terminal of the first amplifier and the other end connected to a source terminal of the first amplifier.

이에 의해 낮은 잡음지수특성과 높은 이득을 가지며, 낮은 전력 소모량 및 소형의 이중대역 저잡음 증폭기의 제공이 가능하다.As a result, it is possible to provide a low noise figure, high gain, low power consumption, and a small dual band low noise amplifier.

이하에서 첨부의 도면들을 참조하여 본 발명에 따른 이중대역 저잡음 증폭기의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, exemplary embodiments of a dual band low noise amplifier according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 이중대역 저잡음 증폭기에 대한 일 실시예를 도시한 회로도이다. 도 1에 도시된 실시예는 동시에 2개 대역에서 동작하는 저잡음 증폭기 로서 입력매칭이 이루어진 상태이다.1 is a circuit diagram illustrating an embodiment of a dual band low noise amplifier according to the present invention. 1 is a state in which input matching is performed as a low noise amplifier operating in two bands at the same time.

도 1을 참조하면, 본 발명에 따른 이중대역 저잡음 증폭기의 일 실시예는 증폭부(110), 입력임피던스 매칭부(120) 및 소비전력 제어부(130)를 구비한다.Referring to FIG. 1, an embodiment of a dual band low noise amplifier according to the present invention includes an amplifier 110, an input impedance matching unit 120, and a power consumption controller 130.

증폭부(110)는 복수개의 증폭소자(M1, M2)가 캐스코드(Cascode) 방식으로 연결되어 입력전원을 증폭한다. 캐스코드 방식을 적용하면 입력 매칭과 노이즈 매칭을 동시에 만족시킬 수 있다. The amplifying unit 110 amplifies the input power by connecting a plurality of amplifying elements M1 and M2 in a cascode manner. By applying the cascode method, input matching and noise matching can be satisfied at the same time.

입력임피던스 매칭부(120)는 공진회로와 인덕터(Lg)로 구성된다. 공진회로의 일단은 소스전원에 연결되고 타단은 인덕터(Lg)에 연결되며, 인덕터(Lg)의 타단은 증폭부(110)에 구비되는 제1증폭소자(M1)의 게이트 단자에 연결된다. 공진회로는 커패시터(C0)와 인덕터(L0)가 병렬로 연결된 병렬공진회로이다. 이러한 공진회로의 공진주파수(f0)는 S21이 중간에서 감소하는 주파수를 의미한다.The input impedance matching unit 120 is composed of a resonance circuit and an inductor L g . One end of the resonant circuit is connected to the power source and the other end is connected to the inductor (L g), the other terminal of the inductor (L g) is connected to the gate terminal of the first amplifier (M1) provided in the amplifier section 110, . The resonant circuit is a parallel resonant circuit in which a capacitor C 0 and an inductor L 0 are connected in parallel. The resonant frequency f 0 of this resonant circuit means a frequency at which S21 decreases in the middle.

소비전력 제어부(130)는 일단은 제1증폭소자(M1)의 게이트 단자에 연결되고 타단은 제1증폭소자(M1)의 소스 단자에 연결되는 에너지 저장소자인 커패시터(Cex)로 이루어진다.The power consumption controller 130 is formed of a capacitor C ex which is an energy reservoir connected to a gate terminal of the first amplifier M1 and the other end thereof to a source terminal of the first amplifier M1.

도 1에 도시된 바와 같은 입력임피던스 매칭부(120)를 갖는 이중대역 저잡음 증폭기는 2개의 동작 주파수(ω1, ω2)에서 최소의 잡음특성(Noise Figure : NF)과 최대의 이득을 얻기 위해 각각의 소자값이 적절하게 조절되어야 한다. The dual band low noise amplifier having the input impedance matching unit 120 as shown in FIG. 1 is used to obtain the minimum noise characteristic (NF) and the maximum gain at two operating frequencies (ω 1 and ω 2 ). Each device value should be adjusted accordingly.

이를 위해 먼저 최소의 NF와 최대의 이득을 고려한 바이어스 전압을 결정할 필요가 있다. 도 2a 및 도 2b는 각각 912MHz 및 2.45GHz의 동작 주파수에서 Vgs의 변화에 대응하는 NF와 이득의 변화를 도시한 그래프이다. 도 2a 및 도 2b를 참조하면, 2개의 동작 주파수에서 모두 최소의 NF와 최대의 이득을 얻을 수 있는 Vgs는 0.8V임을 알 수 있다. To do this, it is necessary to first determine the bias voltage considering the minimum NF and maximum gain. 2A and 2B are graphs showing changes in NF and gain corresponding to changes in V gs at operating frequencies of 912 MHz and 2.45 GHz, respectively. 2A and 2B, it can be seen that V gs capable of obtaining the minimum NF and the maximum gain at both operating frequencies is 0.8V.

다음으로 정해진 전력소모에 따른 트랜지스터의 크기를 결정하여야 한다. 본 발명에 따른 이중대역 저잡음 증폭기는 임피던스 매칭과 노이즈 매칭을 동시에 만족시키면서 RF ID 등에 적용가능하도록 낮은 소비전력을 만족하도록 설계된다. 따라서 저전력(예를 들면 10mW 이하)으로 동작할 수 있도록 트랜지스터의 크기(즉, 트랜지스터의 핑거 수)를 결정하여야 한다. Next, determine the size of the transistor according to the specified power consumption. The dual band low noise amplifier according to the present invention is designed to satisfy low power consumption to be applicable to RF ID and the like while simultaneously satisfying impedance matching and noise matching. Therefore, the size of the transistor (ie, the number of fingers of the transistor) must be determined so that it can operate at low power (for example, 10 mW or less).

한편 단일대역 저잡음 증폭기의 입력매칭 회로를 설계할 때, 먼저 Ct와 Ls를 조절하여 입력 임피던스의 실수부를 50옴으로 맞추게 된다. 이중대역 저잡음 증폭기를 설계할 때도 마찬가지로, 2개의 동작 주파수 (ω1 및 ω2)에서 입력 임피던스의 실수부를 50옴으로 먼저 맞춘 후 인덕터(Lg)의 값과 공진소자(Lo 및 C0)의 값을 결정해야 한다. 이와 같이 입력 임피던스의 실수부가 50옴일때 최소의 NF가 만족되며, 입력 임피턴스의 실수부는 트랜지스터의 게이트-소스간 커패시턴스인 Cgs에 의해 영향을 받는 값이다. 즉, Cgs를 줄이면 트랜지스터의 소비전력이 줄어들며, 트랜지스터의 핑거 수를 증가시키면 Cgs가 증가한다. 다음의 표에는 트랜지스터의 핑거 수와 핑거 폭(길이: 0.18㎛)에 따른 이득, NF 및 드레인 전류(iD)의 관계가 기재되어 있다.On the other hand, when designing the input matching circuit of a single-band low noise amplifier, first adjust the C t and L s to adjust the real part of the input impedance to 50 ohms. Similarly, when designing a dual-band low noise amplifier, first adjust the real part of the input impedance to 50 ohms at two operating frequencies (ω 1 and ω 2 ), then the value of the inductor (L g ) and the resonant elements (L o and C 0 ) The value of must be determined. Thus, when the real part of the input impedance is 50 ohms, the minimum NF is satisfied, and the real part of the input impedance is a value influenced by the gate-source capacitance C gs of the transistor. In other words, reducing C gs reduces the power consumption of the transistor, and increasing the number of fingers of the transistor increases C gs . The following table describes the relationship between the gain, the NF, and the drain current i D according to the number of fingers of the transistor and the finger width (length: 0.18 mu m).

핑거폭Finger width 1.51.5 1.61.6 1.721.72 1.911.91 2.152.15 2.482.48 2.92.9 3.63.6 4.734.73 7.17.1 핑거수The number of fingers 4242 4040 3636 3232 2828 2424 2020 1616 1212 88 이득_ 912MHzGain_ 912 MHz 11.45411.454 11.41911.419 11.40411.404 11.35811.358 11.29811.298 11.25311.253 11.13011.130 11.09911.099 11.02611.026 11.03111.031 이득_ 2.45GHzGain_ 2.45 GHz 10.32410.324 10.29410.294 10.28210.282 10.24110.241 10.18510.185 10.13910.139 10.02410.024 9.9889.988 9.9199.919 9.9349.934 NF_912MHzNF_912 MHz 1.2151.215 1.2231.223 1.2351.235 1.2511.251 1.2701.270 1.2911.291 1.3201.320 1.3431.343 1.3701.370 1.3831.383 NF_2.45GHzNF_2.45 GHz 2.8872.887 2.9122.912 2.9562.956 3.0103.010 3.0713.071 3.1333.133 3.2153.215 3.2763.276 3.3403.340 3.3703.370 iD(mA)i D (mA) 4.9714.971 4.9574.957 4.9874.987 4.9904.990 4.9804.980 4.9884.988 4.9264.926 4.9534.953 4.9424.942 5.0035.003

표 1을 참조하면, 핑거수와 핑거폭을 적절히 조절함으로써 2개의 동작 주파수에서 최소의 NF와 최대의 이득을 얻으면서 소비전력을 줄일 수 있음을 알 수 있다. 이와 같이 최소의 NF를 만족시키면서 정해진 소비전력(예를 들면, 9mW)을 만족시키기 위해서는 트랜지스터의 크기와 에너지 저장소자(Cex)가 적절히 결정되어야 한다.Referring to Table 1, it can be seen that the power consumption can be reduced while obtaining the minimum NF and the maximum gain at the two operating frequencies by appropriately adjusting the number of fingers and the finger width. As such, in order to satisfy a minimum power consumption (NF) while satisfying the minimum NF, the size of the transistor and the energy storage C ex must be appropriately determined.

도 1에 도시된 이중대역 저잡음 증폭기의 입력단에서 바라본 입력 임피던스는 다음의 수학식에 의해 얻어진다.The input impedance seen from the input of the dual band low noise amplifier shown in FIG. 1 is obtained by the following equation.

Figure 112007036608633-pat00001
Figure 112007036608633-pat00001

여기서, Ct는 Cgs+Cex를 나타낸다. Here, C t represents C gs + C ex .

수학식 1을 실수부와 허수부로 나누면 다음과 같다.Dividing Equation 1 into a real part and an imaginary part is as follows.

Figure 112007036608633-pat00002
Figure 112007036608633-pat00002

Figure 112007036608633-pat00003
Figure 112007036608633-pat00003

입력단에서 바라본 입력 임피던스를 2개의 동작 주파수(ω1 및 ω2)에서 50옴으로 맞추기 위해서는 다음의 수학식을 만족하여야 한다.In order to set the input impedance seen from the input terminal to 50 ohms at two operating frequencies (ω 1 and ω 2 ), the following equation must be satisfied.

Figure 112007036608633-pat00004
Figure 112007036608633-pat00004

Figure 112007036608633-pat00005
Figure 112007036608633-pat00005

이때 입력 매칭단에서는 입력 매칭뿐만 아니라 최소의 잡음특성(Noise Figure : NF)을 구현할 수 있도록 입력 매칭 회로를 구성해야 한다. 캐스코드 구조의 회로에서 NF는 다음의 수학식으로 정의된다.At this time, the input matching stage should configure an input matching circuit to realize not only input matching but also a minimum noise figure (NF). In the circuit of the cascode structure, NF is defined by the following equation.

Figure 112007036608633-pat00006
Figure 112007036608633-pat00006

수학식 6을 본 발명에 따른 이중대역 저잡음 증폭기의 설계에 적용하면 원하는 NF의 계산식을 얻을 수 있다. 수학식 6에서 Zgtotal, Zgs 및 Zs는 각각 수학식 7, 8 및 9로 정의된다.Applying Equation 6 to the design of the dual band low noise amplifier according to the present invention can obtain the desired formula of NF. In Equation 6, Z gtotal , Z gs, and Z s are defined by Equations 7, 8, and 9, respectively.

Figure 112007036608633-pat00007
Figure 112007036608633-pat00007

Figure 112007036608633-pat00008
Figure 112007036608633-pat00008

Figure 112007036608633-pat00009
Figure 112007036608633-pat00009

수학식 6에서 NF가 최소가 되기 위해서는 다음의 수학식 10을 만족하면 된다.In order to minimize the NF in Equation 6, the following Equation 10 may be satisfied.

Figure 112007036608633-pat00010
Figure 112007036608633-pat00010

수학식 10을 전개하면 다음과 같다.Expanding equation (10) is as follows.

Figure 112007036608633-pat00011
Figure 112007036608633-pat00011

2개의 동작 주파수(ω1 및 ω2)에서 최소의 NF를 만족하기 위해서는 수학식 11을 만족해야 하는데, 수학식 11은 수학식 5와 동일한 식이다. 따라서, 2개의 동작 주파수에서 입력단을 50옴으로 맞추기 위한 조건식인 수학식 4와 5를 만족시키게 되면, 저절로 최소의 NF를 얻을 수 있게 된다. 결론적으로 동시에 2개 대역에서 동작하는 저잡음 증폭기의 입력 매칭 회로를 구성 하는데 있어, 수학식 4와 5를 만족하도록 설계하면, 입력 매칭과 노이즈 매칭을 동시에 만족하게 된다.In order to satisfy the minimum NF at two operating frequencies ω 1 and ω 2 , Equation 11 must be satisfied, which is the same as Equation 5. Therefore, when the equations 4 and 5, which are conditional expressions for setting the input stage to 50 ohms at two operating frequencies, are satisfied, the minimum NF can be obtained by itself. In conclusion, when constructing an input matching circuit of a low noise amplifier operating in two bands at the same time, if the equations 4 and 5 are designed to satisfy the input matching and the noise matching are satisfied at the same time.

수학식 4에서 알 수 있듯이, 입력 임피던스의 실수부는 주파수의 함수가 아니기 때문에 소비전력 제어부(130)에 채용된 커패시터(Cex)의 용량과 Ls에 의해 2개의 주파수에서 50옴으로 맞추는 것이 가능하다. 따라서 수학식 4를 만족시키는 Ct와 Ls를 결정하고 난 후에 수학식 5를 만족시키는 입력매칭소자(Lg, Lo 및 C0)의 값을 결정해야 한다. 수학식 5를 동작 주파수(ω1 및 ω2)에 대하여 전개하면 다음의 수학식 12 및 13과 같다.As can be seen from Equation 4, since the real part of the input impedance is not a function of the frequency, it is possible to set it to 50 ohms at two frequencies by the capacitance of the capacitor C ex employed in the power consumption controller 130 and L s . Do. Therefore, after determining C t and L s that satisfy Equation 4, the values of the input matching elements L g , L o and C 0 satisfying Equation 5 should be determined. Equation 5 is developed with respect to the operating frequencies ω 1 and ω 2 as follows.

Figure 112007036608633-pat00012
Figure 112007036608633-pat00012

Figure 112007036608633-pat00013
Figure 112007036608633-pat00013

수학식 12와 13을 동시에 만족하는 입력매칭소자(Lg, Lo 및 C0)의 값을 결정해야 하는데, 변수는 Lg, Lo 및 C0 3개이고 등식은 수학식 12와 13, 2개인 연립방정식의 형태이다. 따라서, 이를 만족하는 Lg, Lo 및 C0의 쌍은 무수히 많으며, 이때인덕터와 커패시터(Lo 및 C0)로 구성된 공진기로 인해 생기는 공진주파수 f0를 조절하여 f0를 동작주파수 ω1과 ω2 사이로 설정한다. 이를 통하여 동작 주파수들 사이에서 유입되는 간섭의 영향을 최소화할 수 있다. The values of the input matching elements L g , L o, and C 0 satisfying Equations 12 and 13 must be determined. The variables are L g , L o, and C 0, and the equations are Equations 12, 13, and 2 It is a form of individual system of equations. Thus, the pair of L g, L o and C 0 that satisfies this is thousands often, where the inductor and capacitor (L o and C 0) operates the f 0 by adjusting the resonance frequency f 0 caused by the resonator composed of the frequency ω 1 Set between and ω 2 . Through this, it is possible to minimize the influence of the interference introduced between the operating frequencies.

수학식 12와 13로 이루어진 연립방정식의 해는 공진 주파수를 적절히 결정함으로써 얻을 수 있다. 먼저 공진주파수는 다음의 수학식 14로 나타낼 수 있다.The solution to the system of equations (12) and (13) can be obtained by appropriately determining the resonance frequency. First, the resonance frequency may be represented by Equation 14 below.

Figure 112007036608633-pat00014
Figure 112007036608633-pat00014

공진주파수를 2개의 동작 주파수 사이에서 임의의 주파수(예를 들면, 2개의 동작 주파수의 중간값)로 정하면 LoC0 값은 상수가 된다. 이때 수학식 14를 변형하여 LoC0에 대하여 정리하면 다음과 같다.If the resonance frequency is set to an arbitrary frequency between two operating frequencies (for example, an intermediate value of two operating frequencies), the L o C 0 value becomes a constant. At this time, by modifying the equation (14) L o C 0 It is as follows.

Figure 112007036608633-pat00015
Figure 112007036608633-pat00015

수학식 15를 수학식 12와 13에 대입하여 정리하면, 수학식 12와 13은 각각 다음과 같이 변수가 Lg 및 L0인 1차 연립방정식이 된다. If Equation 15 is substituted into Equations 12 and 13, Equations 12 and 13 become first order equations with variables L g and L 0 , respectively, as follows.

Figure 112007036608633-pat00016
Figure 112007036608633-pat00016

Figure 112007036608633-pat00017
Figure 112007036608633-pat00017

이때 수학식 16 및 17은 간략히 수학식 18로 나타낼 수 있다.In this case, Equations 16 and 17 may be briefly represented by Equation 18.

Figure 112007036608633-pat00018
Figure 112007036608633-pat00018

여기서,

Figure 112007036608633-pat00019
이고, here,
Figure 112007036608633-pat00019
ego,

Figure 112007036608633-pat00020
이다.
Figure 112007036608633-pat00020
to be.

수학식 18은 1차 연립 방정식이므로 한 쌍의 Lg 및 L0 값이 나오게 된다. 또한 수학식 18을 풀게 되면 Lg 및 L0를 각각 수학식 19와 20으로 나타낼 수 있다.Equation 18 is a linear simultaneous equation, resulting in a pair of L g and L 0 values. In addition, when Equation 18 is solved, L g and L 0 may be represented by Equations 19 and 20, respectively.

Figure 112007036608633-pat00021
Figure 112007036608633-pat00021

Figure 112007036608633-pat00022
Figure 112007036608633-pat00022

수학식 20에 의해 L0의 값이 구해지면 이를 수학식 14에 대입하여 C0의 값을 구할 수 있다. 위의 방식을 활용하여 이중대역 저잡음 증폭기 설계에 사용되는 입력 매칭 회로에서 입력 매칭과 노이즈 매칭을 동시에 만족시키는 소자값을 구할 수 있다. 도 3a 및 도 3b는 각각 이상의 과정을 통해 설계된 이중대역 저잡음 증폭기의 주파수에 따른 이득을 도시한 도면 및 스미스 차트이다. 도 3a 및 도 3b를 참조하면, 공진 주파수(m11)는 2개의 동작 주파수(즉, 912MHz 및 2.45MHz)의 중간값인 1.680GHz이다. 또한 912MHz의 동작 주파수에서 최대의 S21(m3) 및 최소의 S11(m5)을 보이며, 2.45GHz의 동작 주파수에서 최대의 S21(m4) 및 최소의 S11(m6)을 보임을 알 수 있다. 또한 912MHz의 동작 주파수에서의 매칭결과(m1)와 2.45MHz의 동작 주파수에서의 매칭결과(m2)가 양호함을 알 수 있다.When the value of L 0 is obtained by Equation 20, the value of C 0 may be obtained by substituting this value into Equation 14. The above method can be used to obtain device values that satisfy both input matching and noise matching in an input matching circuit used in a dual band low noise amplifier design. 3A and 3B are diagrams and Smith charts showing gains according to frequencies of dual band low noise amplifiers designed through the above processes, respectively. 3A and 3B, the resonant frequency m11 is 1.680 GHz, which is an intermediate value between two operating frequencies (ie, 912 MHz and 2.45 MHz). Also, it can be seen that the maximum S21 (m3) and the minimum S11 (m5) are shown at the operating frequency of 912 MHz, and the maximum S21 (m4) and the minimum S11 (m6) are shown at the operating frequency of 2.45 GHz. In addition, it can be seen that the matching result m1 at the operating frequency of 912 MHz and the matching result m2 at the operating frequency of 2.45 MHz are good.

한편 상술한 과정을 통해 결정된 소자값은 이상적인 값이므로, 실제 소자로 구현시 잡음특성과 이득이 달라질 수 있다. 따라서 결정된 이상적인 소자값에 의해 저잡음 증폭기를 구현할 때 이를 고려할 필요가 있다. 나아가, 본 발명에 따른 이중대역 저잡음 증폭기의 경우 소형화를 위해 CMOS 공정에 의해 단일칩의 형태로 구현되므로 입력매칭소자(C0, L0, Lg)가 CMOS 공정에 적용가능하여야 한다. 이를 위해 입력임피던스 매칭부(120)의 공진회로를 구성하는 커패시터와 인덕터(C0와 L0)는 표 면실장소자(Surface Mounted Device : SMD)가 채용된다. 도 4a 및 도 4b에는 각각 SMD 소자의 예로서 칩 커패시터와 칩 인덕터의 등가회로가 도시되어 있다. 또한 입력임피던스 매칭부(120)의 인덕터(Lg)는 1mm당 1nH의 인덕턴스를 갖는 본딩 와이어(bonding wire) 인덕터가 채용된다. 도 5에는 본딩 와이어 인덕터의 길이에 따른 저항값의 변화가 도시되어 있다. On the other hand, since the device value determined through the above-described process is an ideal value, the noise characteristics and the gain may be different when the actual device is implemented. Therefore, it is necessary to consider this when implementing a low noise amplifier based on the determined ideal device value. Furthermore, since the dual band low noise amplifier according to the present invention is implemented in the form of a single chip by the CMOS process for miniaturization, the input matching elements C 0 , L 0 , L g should be applicable to the CMOS process. To this end, surface mounted devices (SMDs) are used for the capacitors and the inductors C 0 and L 0 constituting the resonance circuit of the input impedance matching unit 120. 4A and 4B show equivalent circuits of chip capacitors and chip inductors as examples of SMD devices, respectively. In addition, the inductor L g of the input impedance matching unit 120 employs a bonding wire inductor having an inductance of 1 nH per mm. 5 shows a change in the resistance value according to the length of the bonding wire inductor.

이상과 같이 입력매칭소자를 선정함으로써 이중대역 저잡음 증폭기의 제조시 설계시 목표한 특성을 보장할 수 있게 된다. 도 6a 및 도 6b는 각각 이상의 과정을 통해 설계된 이중대역 저잡음 증폭기의 주파수에 따른 이득을 도시한 도면 및 스미스 차트이다. 도 6a 및 도 6b를 참조하면, 공진 주파수(m5)는 2개의 동작 주파수(즉, 912MHz 및 2.45MHz)의 중간값에서 낮은 동작 주파수 쪽으로 약간 이동한 1.613GHz이다. 또한 912MHz의 동작 주파수에서 최대의 S21(m1) 및 최소의 S11(m3)을 보이며, 2.45GHz의 동작 주파수에서 최대의 S21(m2) 및 최소의 S11(m4)을 보임을 알 수 있다. 만약 공진 주파수를 2개의 동작 주파수 중에서 높은 쪽의 동작 주파수에 가깝게 설정하면 해당 동작 주파수에서 S21은 높지 않다. 따라서 공진 주파수 f0를 낮추고 소자값을 조절하는 것이 바람직하다. 또한 912MHz의 동작 주파수에서의 매칭결과(m1)와 2.45MHz의 동작 주파수에서의 매칭결과(m2)를 보면 허수부분이 거의 0에 가깝게 됨을 알 수 있다. By selecting the input matching device as described above, it is possible to ensure the target characteristics in the design of the double-band low noise amplifier in the manufacture. 6A and 6B are diagrams and Smith charts showing gains according to frequencies of dual band low noise amplifiers designed through the above processes. 6A and 6B, the resonant frequency m5 is 1.613 GHz slightly shifted toward the lower operating frequency from the median of the two operating frequencies (ie, 912 MHz and 2.45 MHz). Also, it can be seen that the maximum S21 (m1) and the minimum S11 (m3) are shown at the operating frequency of 912 MHz, and the maximum S21 (m2) and the minimum S11 (m4) are shown at the operating frequency of 2.45 GHz. If the resonance frequency is set closer to the higher operating frequency of the two operating frequencies, S21 is not high at the operating frequency. Therefore, it is desirable to lower the resonance frequency f 0 and adjust the device value. In addition, when the matching result m1 at the operating frequency of 912 MHz and the matching result m2 at the operating frequency of 2.45 MHz are found, the imaginary part becomes nearly zero.

도 7은 본 발명에 따른 이중대역 저잡음 증폭기의 출력단에 연결되는 출력임피던스 매칭회로의 일예를 도시한 도면이다.7 illustrates an example of an output impedance matching circuit connected to an output terminal of a dual band low noise amplifier according to the present invention.

도 7을 참조하면, 출력임피던스 매칭회로는 제1커패시터(C1), 제2커패시터(C2), 인덕터(L1) 및 제3커패시터(C3)로 구성된다. Referring to FIG. 7, the output impedance matching circuit includes a first capacitor C 1 , a second capacitor C 2 , an inductor L 1 , and a third capacitor C 3 .

제1커패시터(C1)의 일단은 증폭부(110)의 제2증폭소자(M2)의 드레인 단자에 연결된다. 제2커패시터(C2)의 일단은 제1커패시터(C1)의 타단에 연결되며, 타단은 접지와 연결된다. 인덕터(L1)의 일단은 제1커패시터(C1)와 제2커패시터(C2)의 공통접점에 연결되고, 타단은 제3커패시터(C3)의 일단에 연결된다. 제3커패시터(C3)의 일단은 인덕터(L1)의 타단에 연결되고 타단은 접지와 연결된다. 제1커패시터 내지 제3커패시터(C1~C3)는 MIM(metal-insulator-metal) 커패시터가 사용되며, 인덕터(L1)는 TSMC 0.18㎛ 공정에서 제공하는 스파이럴 인덕터가 사용된다. 각각의 소자값은 2개의 동작 주파수에서 동시에 50옴 매칭을 달성할 수 있는 값으로 결정되며, 이때 최대의 이득을 얻을 수 있다. 이때 높은 쪽의 동작 주파수에서 S21이 높지 않기 때문에, 출력임피던스 매칭회로는 높은 쪽의 동작 주파수를 중심으로 설계된다. One end of the first capacitor C 1 is connected to the drain terminal of the second amplifier M 2 of the amplifier 110. One end of the second capacitor C 2 is connected to the other end of the first capacitor C 1 , and the other end thereof is connected to the ground. One end of the inductor L 1 is connected to the common contact of the first capacitor C 1 and the second capacitor C 2 , and the other end is connected to one end of the third capacitor C 3 . One end of the third capacitor C 3 is connected to the other end of the inductor L 1 and the other end is connected to the ground. The first to third capacitors C 1 to C 3 use metal-insulator-metal capacitors, and the inductor L 1 uses a spiral inductor provided in a TSMC 0.18 μm process. Each device value is determined to be capable of achieving 50 ohms matching at two operating frequencies simultaneously, with maximum gain. At this time, since S21 is not high at the higher operating frequency, the output impedance matching circuit is designed around the higher operating frequency.

도 8은 최종적으로 설계된 본 발명에 따른 이중대역 저잡음 증폭기의 회로도이다.8 is a circuit diagram of a finally designed dual-band low noise amplifier according to the present invention.

도 8을 참조하면, 동시에 2개 대역에서 동작하는 이중대역 저잡음 증폭기를 구현하기 위해 입력임피던스 매칭부(120)에 공진회로를 삽입하여, 2개의 동작 주파수에서 입력 매칭 및 노이즈 매칭을 동시에 만족시킬 수 있다. 입력매칭회로의 소 자 값은 수학식 14, 19 및 20에 의해 결정되며, 결정된 소자 값에 대응하는 본딩 와이어 인덕터와 SMD 소자에 의해 입력임피던스 매칭부(120)가 구현된다. 또한 개별적인 트랜지스터를 기판위에 매칭소자와 함께 구성하는 방식으로 제조되어 회로의 크기가 커지고 소비전력이 큰 종래의 이중대역 저잡음 증폭기와 달리, 품질 계수가 높은 본딩 와이어 인덕터와 SMD 소자를 이용함으로써 낮은 잡음 지수 특성 및 낮은 소비전력을 달성할 수 있다.Referring to FIG. 8, a resonance circuit is inserted into the input impedance matching unit 120 to implement a dual band low noise amplifier operating in two bands at the same time, thereby simultaneously satisfying input matching and noise matching at two operating frequencies. have. The element value of the input matching circuit is determined by Equations 14, 19, and 20, and the input impedance matching unit 120 is implemented by the bonding wire inductor and the SMD element corresponding to the determined element value. In addition, unlike conventional dual band low noise amplifiers, which are manufactured by forming individual transistors together with matching elements on a substrate and have a large circuit size and high power consumption, a low noise figure is achieved by using high quality bonding wire inductors and SMD elements. Characteristics and low power consumption can be achieved.

도 9 및 도 10은 각각 도 8에 도시된 이중대역 저잡음 증폭기의 s-파라미터 시뮬레이션 결과 및 잡음지수특성을 도시한 도면이다. 도 9 및 도 10을 참조하면, 동작 주파수는 912MHz와 2.45GHz이며, 각각의 동작 주파수에서의 이득은 11.45dB 및 10.32dB이다. 또한 잡음지수는 912MHz 및 2.45GHz에서 각각 1.22dB 및 2.89dB이다. 이와 같이 입력매칭회로에 품질 계수가 높은 본딩 와이어 인덕터와 SMD 소자를 이용함으로써 NF 특성을 향상시킬 수 있다.9 and 10 are s-parameter simulation results and noise figure characteristics of the dual band low noise amplifier shown in FIG. 8, respectively. 9 and 10, the operating frequencies are 912 MHz and 2.45 GHz, and the gains at the respective operating frequencies are 11.45 dB and 10.32 dB. The noise figure is also 1.22dB and 2.89dB at 912MHz and 2.45GHz, respectively. As such, by using a bonding wire inductor and a SMD device having a high quality factor in the input matching circuit, the NF characteristics can be improved.

도 11은 도 8에 도시된 이중대역 저잡음 증폭기의 레이아웃을 도시한 도면이다. 레이아웃의 타당성은 DRC(Design Rule Check)와 LVS(Layout versus Schematics)를 통하여 검증되었다. 도 11에 도시된 바와 같이 본 발명에 따른 이중대역 저잡음 증폭기는 CMOS 공정에 의해 1.8㎜×1.8㎜ 크기를 갖는 단일한 칩으로 제작될 수 있으며, 낮은 소비전력을 가지므로 RF ID와 같이 낮은 소비전력을 요구하는 제품에 적용될 수 있다.FIG. 11 is a diagram illustrating a layout of the dual band low noise amplifier illustrated in FIG. 8. The validity of the layout was verified through DRC (Design Rule Check) and LVS (Layout versus Schematics). As shown in FIG. 11, the dual band low noise amplifier according to the present invention can be manufactured as a single chip having a size of 1.8 mm by 1.8 mm by a CMOS process, and has a low power consumption, such as RF ID. Applicable to products requiring

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.

본 발명에 따른 이중대역 저잡음 증폭기에 의하면, 낮은 잡음지수특성과 높은 이득을 갖는 입력매칭회로의 소자값들을 본딩 와이어 인덕터와 SMD 소자를 이용하여 구현함으로써, 실제 소자의 손실에 따른 특성의 열화를 방지할 수 있다. 또한 CMOS 공정에 의해 단일한 칩으로 제작될 수 있어 기존의 이중 대역 저잡음 증폭기들에서 나타난 전력 소모량 및 칩의 면적 등에 대한 문제점을 해결할 수 있다. 나아가 스위치를 사용하지 않고 소비 전력이 적은 이중 대역 트랜시버의 설계 및 구성에 기여할 수 있으며, RF ID와 같은 낮은 소비전력을 요구하는 제품에 적용할 수 있다.According to the dual band low noise amplifier according to the present invention, element values of an input matching circuit having a low noise figure and a high gain are realized by using a bonding wire inductor and an SMD element, thereby preventing deterioration of characteristics due to actual loss of the element. can do. In addition, since it can be manufactured as a single chip by the CMOS process, it is possible to solve the problems of the power consumption and the chip area of the conventional dual band low noise amplifiers. Furthermore, it can contribute to the design and configuration of low-power dual band transceivers without using switches, and can be applied to products requiring low power consumption such as RF ID.

Claims (10)

복수개의 증폭소자가 캐스코드방식으로 연결되어 입력전원을 증폭하는 증폭부;An amplifier for amplifying the input power by connecting a plurality of amplifiers in a cascode manner; 공진회로와 인덕터로 구성되고, 상기 공진회로의 일단은 소스전원에 연결되고 타단은 상기 인덕터의 일단에 연결되며, 상기 인덕터의 타단은 상기 증폭부에 구비되는 제1증폭소자의 게이트 단자에 연결되는 입력임피던스 매칭부; 및A resonant circuit and an inductor, one end of which is connected to a source power source and the other end of which is connected to one end of the inductor, and the other end of the inductor is connected to a gate terminal of the first amplifier provided in the amplifier. An input impedance matching unit; And 일단은 상기 제1증폭소자의 게이트 단자에 연결되고 타단은 상기 제1증폭소자의 소스 단자에 연결되는 에너지 저장소자로 이루어진 소비전력 제어부;를 포함하는 것을 특징으로 하는 이중대역 저잡음 증폭기.And a power consumption control unit comprising an energy reservoir connected at one end to a gate terminal of the first amplifier and at another end to a source terminal of the first amplifier. 제 1항에 있어서,The method of claim 1, 상기 공진회로의 공진주파수는 낮은 주파수값을 갖는 제1동작주파수와 높은 주파수값을 갖는 제2동작주파수의 사이에 위치하는 것을 특징으로 하는 이중대역 저잡음 증폭기. The resonant frequency of the resonant circuit is a dual-band low noise amplifier, characterized in that located between the first operating frequency having a low frequency value and the second operating frequency having a high frequency value. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 공진회로는 다음의 수학식에 의해 용량이 결정되는 인덕터와 커패시터가 병렬로 연결된 병렬공진회로인 것을 특징으로 하는 이중대역 저잡음 증폭기:The resonant circuit is a dual band low noise amplifier, characterized in that the inductor and the capacitor is a parallel resonant circuit connected in parallel by the capacitance determined by the following equation:
Figure 112007036608633-pat00023
및
Figure 112007036608633-pat00024
,
Figure 112007036608633-pat00023
And
Figure 112007036608633-pat00024
, 여기서, f0는 공진주파수, L0는 인덕터의 용량, 그리고, C0는 커패시터의 용량이고,
Figure 112007036608633-pat00025
이며,
Figure 112007036608633-pat00026
이다(단, ω1은 제1동작주파수, ω2는 제2동작주파수, Ct는 상기 제1증폭소자의 게이트-소스간 정전용량과 상기 소비전력 제어부를 구성하는 에너지 저장소자의 용량의 합, 그리고, Ls는 상기 제2증폭소자의 게이트에 연결된 인덕터의 용량).Where f 0 is the resonance frequency, L 0 is the capacitance of the inductor, and C 0 is the capacitance of the capacitor,
Figure 112007036608633-pat00025
Is,
Figure 112007036608633-pat00026
(Where, ω 1 is the first operating frequency, ω 2 is the second operating frequency, C t is the sum of the gate-source capacitance of the first amplifier and the capacity of the energy reservoir constituting the power consumption controller, And L s is the capacitance of the inductor connected to the gate of the second amplifier. 제 3항에 있어서,The method of claim 3, wherein 상기 공진주파수는 상기 제1동작주파수와 상기 제2동작주파수를 합한 값의 절반으로 설정되는 것을 특징으로 하는 이중대역 저잡음 증폭기.And the resonance frequency is set to half of the sum of the first operating frequency and the second operating frequency. 제 3항에 있어서,The method of claim 3, wherein 상기 공진회로의 공진주파수는 상기 제1동작주파수와 상기 제2동작주파수를 합한 값의 절반과 같거나 작은 것을 특징으로 하는 이중대역 저잡음 증폭기.And a resonant frequency of the resonant circuit is equal to or less than half of the sum of the first operating frequency and the second operating frequency. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 공진회로를 구성하는 커패시터와 인덕터는 표면실장소자인 것을 특징으로 하는 이중대역 저잡음 증폭기.The capacitor and the inductor constituting the resonance circuit is a dual band low noise amplifier, characterized in that the surface-mounted device. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 소비전력 제어부의 에너지 저장소자의 용량은 동작주파수 ω1 및 ω2에서 다음의 수학식을 만족하도록 설정되는 것을 특징으로 하는 이중대역 저잡음 증폭기:The capacity of the energy reservoir of the power consumption controller is a dual-band low noise amplifier, characterized in that the operating frequency is set to satisfy the following equation at ω 1 and ω 2 :
Figure 112008032494510-pat00043
,
Figure 112008032494510-pat00043
, 여기서, Ls는 상기 입력임피던스 매칭부를 구성하는 인덕터의 용량, Ct는 Cgs+Cex, Cgs는 상기 증폭소자의 게이트-소스간 커패시턴스, Cex는 상기 에너지 저장소자의 용량, 그리고, gm은 상기 증폭소자의 상호컨덕턴스이다.Where L s is the capacitance of the inductor constituting the input impedance matching unit, C t is C gs + C ex , C gs is the gate-source capacitance of the amplifier, C ex is the capacitance of the energy store, and g m is the mutual conductance of the amplifying element. 제 7항에 있어서,The method of claim 7, wherein 상기 증폭소자의 핑거수는 상기 증폭소자의 게이트-소스간 커패시턴스값이 사전에 설정된 소비전력을 만족하도록 설정되는 것을 특징으로 하는 이중대역 저잡음 증폭기.And the number of fingers of the amplifying element is set so that the gate-source capacitance value of the amplifying element satisfies a preset power consumption. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 캐스코드방식으로 연결된 복수개의 증폭소자 중 하나의 증폭소자의 드레인 단자와 출력단자 사이에 삽입되는 출력임피던스 매칭부를 더 포함하며,And an output impedance matching unit inserted between the drain terminal and the output terminal of one of the plurality of amplifiers connected by the cascode method. 상기 출력임피던스 매칭부는,The output impedance matching unit, 일단이 상기 증폭소자의 드레인 단자에 연결되는 제1커패시터;A first capacitor having one end connected to the drain terminal of the amplifier; 일단은 상기 제1커패시터의 타단에 연결되며, 타단은 접지와 연결되는 제2커패시터;A second capacitor having one end connected to the other end of the first capacitor and the other end connected to ground; 일단은 상기 제1커패시터와 제2커패시터의 공통접점에 연결되는 인덕터; 및An inductor having one end connected to a common contact of the first capacitor and the second capacitor; And 일단은 상기 인덕터의 타단에 연결되고 타단은 접지와 출력단자의 공통접점에 연결되는 제3커패시터;를 포함하는 것을 특징으로 하는 이중대역 저잡음 증폭기.And a third capacitor having one end connected to the other end of the inductor and the other end connected to the common contact of the ground and the output terminal. 제 9항에 있어서,The method of claim 9, 상기 제1커패시터 내지 제3커패시터는 MIM(metal-insulator-metal) 커패시터이고, 상기 인덕터는 스파이럴 인덕터인 것을 특징으로 하는 이중대역 저잡음 증폭기.Wherein the first to third capacitors are metal-insulator-metal (MIM) capacitors, and the inductor is a spiral inductor.
KR1020070048500A 2007-05-18 2007-05-18 Dual-band low noise amplifier KR100860794B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048500A KR100860794B1 (en) 2007-05-18 2007-05-18 Dual-band low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048500A KR100860794B1 (en) 2007-05-18 2007-05-18 Dual-band low noise amplifier

Publications (1)

Publication Number Publication Date
KR100860794B1 true KR100860794B1 (en) 2008-09-29

Family

ID=40023855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048500A KR100860794B1 (en) 2007-05-18 2007-05-18 Dual-band low noise amplifier

Country Status (1)

Country Link
KR (1) KR100860794B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594269A (en) * 2012-02-10 2012-07-18 无锡木港科技有限公司 Radio-frequency power amplifier for mobile phone
US9160285B2 (en) 2013-12-12 2015-10-13 Samsung Electro-Mechanics Co., Ltd. Signal amplifier having inverted topology
WO2018151437A1 (en) * 2017-02-16 2018-08-23 한밭대학교 산학협력단 Low-noise amplifier equipped with notch filtering
JP2021525482A (en) * 2018-05-30 2021-09-24 スウィフトリンク テクノロジーズ インコーポレイテッド Wideband Low Noise Amplifier (LNA) with Reconfigurable Bandwidth for Millimeter Wave 5G Communication
KR20210130923A (en) 2020-04-23 2021-11-02 충남대학교산학협력단 Low noise amplifier using transistor’s parasitic components matching
KR20230086240A (en) 2021-12-08 2023-06-15 충남대학교산학협력단 Low noise amplifier with improved noise figure in high frequency

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990028695U (en) * 1997-12-27 1999-07-15 조희재 Low noise amplifier
KR20060061750A (en) * 2004-12-02 2006-06-08 한국전자통신연구원 A triple cascode power amplifier of inner parallel structure with dynamic bias technique
KR20060092704A (en) * 2005-02-18 2006-08-23 엘지이노텍 주식회사 Power amplifier module settling input impedence

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990028695U (en) * 1997-12-27 1999-07-15 조희재 Low noise amplifier
KR20060061750A (en) * 2004-12-02 2006-06-08 한국전자통신연구원 A triple cascode power amplifier of inner parallel structure with dynamic bias technique
KR20060092704A (en) * 2005-02-18 2006-08-23 엘지이노텍 주식회사 Power amplifier module settling input impedence

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594269A (en) * 2012-02-10 2012-07-18 无锡木港科技有限公司 Radio-frequency power amplifier for mobile phone
US9160285B2 (en) 2013-12-12 2015-10-13 Samsung Electro-Mechanics Co., Ltd. Signal amplifier having inverted topology
WO2018151437A1 (en) * 2017-02-16 2018-08-23 한밭대학교 산학협력단 Low-noise amplifier equipped with notch filtering
JP2021525482A (en) * 2018-05-30 2021-09-24 スウィフトリンク テクノロジーズ インコーポレイテッド Wideband Low Noise Amplifier (LNA) with Reconfigurable Bandwidth for Millimeter Wave 5G Communication
JP7324233B2 (en) 2018-05-30 2023-08-09 スウィフトリンク テクノロジーズ インコーポレイテッド Wideband Low Noise Amplifier (LNA) with Reconfigurable Bandwidth for mmWave 5G Communication
KR20210130923A (en) 2020-04-23 2021-11-02 충남대학교산학협력단 Low noise amplifier using transistor’s parasitic components matching
KR20230086240A (en) 2021-12-08 2023-06-15 충남대학교산학협력단 Low noise amplifier with improved noise figure in high frequency

Similar Documents

Publication Publication Date Title
US8427240B2 (en) Low-noise amplifier with gain enhancement
EP1719243B1 (en) Radio frequency low noise amplifier with automatic gain control
CN106712725A (en) Ultra wideband high-gain low noise amplifier based on monolithic microwave integrated circuit
CN100481714C (en) Amplifier circuit having improved linearity and frequency band using a MGTR
KR100860794B1 (en) Dual-band low noise amplifier
US7579913B1 (en) Low power comsumption, low noise and high power gain distributed amplifiers for communication systems
EP1788626A1 (en) Multilayer circuit with variable inductor, and method of manufacturing it
Hsu et al. Design of low power UWB LNA based on common source topology with current-reused technique
US9935583B2 (en) Power amplifier circuit
Hadipour et al. A 40GHz to 67GHz bandwidth 23dB gain 5.8 dB maximum NF mm-Wave LNA in 28nm CMOS
CN106849881B (en) Broadband monolithic integration low-noise amplifier
Slimane et al. A 0.9-V, 7-mW UWB LNA for 3.1–10.6-GHz wireless applications in 0.18-μm CMOS technology
KR100789918B1 (en) Input matching circuit for ultra-wideband low noise amplifier
KR101043668B1 (en) Active inductor
KR100544958B1 (en) Low noise amplifier with variable matching network
Slimane et al. A reconfigurable inductor-less CMOS low noise amplifier for multi-standard applications
US20070103235A1 (en) Inductorless broadband RF low noise amplifier
KR20090071867A (en) A multi-band low noise amplifier with common negative feedback inductor
KR101607030B1 (en) Concurrent dual-band signal amplifier
JPH11112249A (en) High frequency power amplifier module
Arshad et al. Design of a 4–6GHz wideband LNA in 0.13 μm CMOS technology
Schrögendorfer et al. A 1.2 V, 0.6-dB NF, CMOS low noise amplifier with current-reuse broadband output stage
Djugova et al. Comparison of various 2.4 GHz LNA topologies
Koirala et al. A Compact Low Noise Amplifier with Integrated Notch Filter using CMOS Active Inductor for UWB Systems
CN117767891B (en) Ultra-wideband radio frequency power amplifier, radio frequency chip and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee