KR100857875B1 - Write driver of semiconductor device - Google Patents

Write driver of semiconductor device Download PDF

Info

Publication number
KR100857875B1
KR100857875B1 KR1020070021408A KR20070021408A KR100857875B1 KR 100857875 B1 KR100857875 B1 KR 100857875B1 KR 1020070021408 A KR1020070021408 A KR 1020070021408A KR 20070021408 A KR20070021408 A KR 20070021408A KR 100857875 B1 KR100857875 B1 KR 100857875B1
Authority
KR
South Korea
Prior art keywords
pull
response
signal
down driving
control signal
Prior art date
Application number
KR1020070021408A
Other languages
Korean (ko)
Inventor
김재일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070021408A priority Critical patent/KR100857875B1/en
Application granted granted Critical
Publication of KR100857875B1 publication Critical patent/KR100857875B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

A write driver of a semiconductor device is provided to have sufficient driving capability to drive a local input/output line to a desired voltage level within a fixed time. A driving control signal generation unit(200) generates a driving control signal corresponding to data loaded on a first data line in response to a write enable signal. A pullup/pulldown driving unit(220) performs pullup/pulldown driving of a second data line in response to the driving control signal. A bootstrapping unit(240) bootstraps an input stage of the pullup/pulldown driving unit in response to the write enable signal.

Description

반도체 소자의 라이트 드라이버{WRITE DRIVER OF SEMICONDUCTOR DEVICE}Write driver for semiconductor devices {WRITE DRIVER OF SEMICONDUCTOR DEVICE}

도 1은 종래의 라이트 드라이버를 설명하기 위한 회로도.1 is a circuit diagram for explaining a conventional write driver.

도 2는 본 발명의 따른 라이트 드라이버를 설명하기 위한 블록도.2 is a block diagram illustrating a write driver according to the present invention;

도 3은 도 2의 라이트 드라이버를 설명하기 위한 회로도.FIG. 3 is a circuit diagram for describing the write driver of FIG. 2. FIG.

도 4는 도 3의 라이트 드라이버의 동작 설명을 위한 파형도.4 is a waveform diagram illustrating the operation of the write driver of FIG. 3.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

200 : 구동제어신호 생성부 220 : 풀업/풀다운 구동부200: drive control signal generator 220: pull-up / pull-down driving unit

240 : 부트스트래핑부240: bootstrapping section

본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정적으로 보다 빠른 쓰기 동작이 가능한 라이트 드라이버(write driver)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design techniques, and more particularly, to a write driver capable of stably faster write operations.

반도체 소자 중 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반 도체 메모리 소자 내에는 다수개의 메모리 뱅크가 설계되어 있고, 각각의 메모리 뱅크는 셀 트랜지스터(cell transistor)와 셀 커패시터(cell capacitor)로 구성된 다수의 메모리 셀의 집합으로 구성되는 것이 일반적이다. 여기서, 메모리 뱅크가 위치하는 영역을 코어(core)영역이라 하며, 메모리 뱅크에 데이터를 입/출력하기 위하여 구성된 영역을 페리(peri)영역이라 한다. 쓰기(write) 동작시 페리영역으로부터 전달되는 데이터는 코어영역 경계에 위치하는 라이트 드라이버를 통해 코어영역 내부로 입력되고, 읽기(read) 동작시 출력할 데이터는 코어영역 경계에 위치하는 입출력 감지 증폭기를 통해 페리영역으로 출력된다. 그리고, 통상적으로 데이터 입출력 핀과 라이트 드라이버를 연결하는 데이터 라인을 글로벌 입출력 라인(GIO : Global Input Output line)라 하며, 라이트 드라이버와 코어영역 내부를 연결하는 데이터 라인을 로컬 입출력 라인(LIO : Local Input Output line)라고 한다.Among semiconductor devices, a plurality of memory banks are designed in semiconductor memory devices including DDR SDRAM (Double Data Rate Synchronous DRAM), and each memory bank is composed of a cell transistor and a cell capacitor. It is usually composed of a set of memory cells. Here, an area in which the memory bank is located is called a core area, and an area configured to input / output data to the memory bank is called a peri area. The data transferred from the ferry area during the write operation is input into the core area through the write driver located at the core area boundary. The data to be output during the read operation uses an input / output sense amplifier located at the core area boundary. It is output to ferry area through. In general, a data line connecting the data input / output pin and the write driver is referred to as a global input / output line (GIO), and a data line connecting the write driver and the inside of the core area is a local input / output line (LIO). Output line).

도 1은 종래의 라이트 드라이버를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a conventional write driver.

도 1을 참조하면, 종래의 라이트 드라이버는 라이트 인에이블 신호(BWEN1, BWEN2)에 응답하여 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터에 대응하는 구동제어신호(CTR_DRV1, CTR_DRV2)를 생성하는 구동제어신호 생성부(100)와, 구동제어신호(CTR_DRV1, CTR_DRV2)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 풀업(pull-up)/풀다운(pull_down) 구동하기 위한 풀업/풀다운 구동부(120)를 구비한다. 그리고, 리셋신호(RSTb)에 응답하여 정 로컬 입출력 라인(LIO)과 부 로컬 입출력 라인(/LIO)을 프리차징(precharging)하는 프리차징부(140)를 더 구비한다.Referring to FIG. 1, a conventional write driver generates driving control signals CTR_DRV1 and CTR_DRV2 corresponding to data loaded on the global input / output lines GIO and / GIO in response to the write enable signals BWEN1 and BWEN2. The pull-up / pull-down driving unit 120 pull-up / pull-down the local input / output lines LIO and / LIO in response to the control signal generator 100 and the drive control signals CTR_DRV1 and CTR_DRV2. ). And a precharging unit 140 for precharging the positive local I / O line LIO and the sub-local I / O line / LIO in response to the reset signal RSTb.

구동제어신호 생성부(100)는 정/부 글로벌 입출력 라인(GIO, /GIO)에 대응하 는 래칭부(101a, 101b)를 구비하고 있어서, 제1 라이트 인에이블 신호(BWEN1)에 응답하여 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터를 각각 래칭(latching)하고, 그 래칭부(101a, 101b)의 각 출력신호(GIO_LAT1, GIO_LAT2)는 해당하는 NMOS 트랜지스터(NM1, NM2)를 턴 온(turn on) 또는 턴 오프(turn off)시키게 된다. 그리고, 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)를 생성한다. The driving control signal generation unit 100 includes latching units 101a and 101b corresponding to the positive and negative global input / output lines GIO and / GIO, so that the driving control signal generating unit 100 may be positive in response to the first write enable signal BWEN1. The data loaded on the / sub global I / O lines GIO and / GIO are latched, respectively, and the output signals GIO_LAT1 and GIO_LAT2 of the latching units 101a and 101b respectively correspond to the corresponding NMOS transistors NM1 and NM2. Turn on or turn off. The first and second driving control signals CTR_DRV1 and CTR_DRV2 are generated in response to the second write enable signal BWEN2.

풀업/풀다운 구동부(120)는 정 로컬 입출력 라인(LIO)을 풀업/풀다운 구동하기 위한 제1 풀업/풀다운 구동부(121)와, 부 로컬 입출력 라인(/LIO)을 풀업/풀다운 구동하기 위한 제2 풀업/풀다운 구동부(123)를 구비한다. 그래서, 제1 구동제어신호(CTR_DRV1)에 응답하여 정 로컬 입출력 라인(LIO)을 풀다운 구동하고 부 로컬 입출력 라인(/LIO)을 풀업 구동한다. 그리고, 제2 구동제어신호(CTR_DRV2)에 응답하여 정 로컬 입출력 라인(LIO)을 풀업 구동하고 부 로컬 입출력 라인(/LIO)을 풀다운 구동한다.The pull-up / pull-down driving unit 120 may include a first pull-up / pull-down driving unit 121 for pull-up / pull-down driving a positive local input / output line (LIO) and a second for pulling-up / pull-down driving a sub-local input / output line (/ LIO). And a pull-up / pull-down driving unit 123. Therefore, in response to the first driving control signal CTR_DRV1, the positive local I / O line LIO is pulled down and the secondary local I / O line / LIO is pulled up. In response to the second driving control signal CTR_DRV2, the positive local input / output line LIO is pulled-up and the secondary local input / output line / LIO is pulled-down.

참고적으로, 데이터 마스크 신호(DMb)는 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터가 정/부 로컬 입출력 라인(LIO, /LIO)에 전달되는 것을 막아주는 신호로, 예컨대, 데이터 마스킹 동작을 위해 데이터 마스크 신호(DMb)가 논리'로우'(low)가 되면 정/부 글로벌 입출력 라인(GIO, /GIO)에 데이터가 실리더라도 래칭부(101a, 101b)의 출력은 논리'하이'(high)가 된다. 그래서, 'NM1', 'NM2' NMOS 트랜지스터가 턴 오프되어 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터가 정/부 로컬 입출력 라인(LIO, /LIO)으로 전달되지 않는다. 결국, 데이터 마스 크 동작을 통해 읽기 동작 또는 쓰기 동작에 있어서 일부 불필요한 데이터의 진행을 가로막아 원하지 않는 전류 소모를 미연에 방지할 수 있다.For reference, the data mask signal DMb is a signal that prevents data carried on the positive and negative global input / output lines GIO and / GIO from being transmitted to the positive and negative local input and output lines LIO and / LIO. When the data mask signal DMb is logic 'low' for the data masking operation, the output of the latching units 101a and 101b is logic even though data is loaded on the positive and negative global input / output lines GIO and / GIO. High '. Thus, the 'NM1' and 'NM2' NMOS transistors are turned off so that data loaded on the positive / negative global I / O lines GIO and / GIO is not transferred to the positive / negative local I / O lines LIO and / LIO. As a result, the data mask operation prevents unnecessary unnecessary data consumption in the read or write operation, thereby preventing unwanted current consumption.

한편, 라이트 드라이버의 간단한 동작을 살펴보기 위해, 예컨대, 정 글로벌 입출력 라인(GIO)에 논리'하이' 데이터가 실린 경우를 가정하여 설명하기로 한다.Meanwhile, in order to examine a simple operation of the write driver, it will be described on the assumption that logical 'high' data is loaded on the positive global input / output line (GIO).

우선, 쓰기 동작 이전에 프리차징부(140)에 의해 정/부 로컬 입출력 라인(LIO, /LIO)은 프리차징된다. 프리차징 동작은 쓰기 동작의 준비 동작이라 할 수 있다. 그리고, 쓰기 동작을 하는 경우 리셋신호(RSTb)가 논리'하이'가 되어 프리차징부(140)는 비활성화(disable)되고, 정 글로벌 입출력 라인(GIO)에 실린 논리'하이' 데이터는 논리'하이'인 제1 구동제어신호(BWEN1)에 의해 래칭부(101b)에 래칭된다. 그리고, 래칭부(101b)의 출력신호(GIO_LAT2)는 'NM2' NMOS 트랜지스터를 턴 온시켜 제2 구동제어신호(CTR_DRV2)를 논리'하이'로 활성화시킨다. 그래서, 제1 풀업/풀다운 구동부(121)는 정 로컬 입출력 라인(LIO)을 풀업 구동을 하고, 제2 풀업/풀다운 구동부(123)는 부 로컬 입출력 라인(/LIO)을 풀다운 구동을 한다. 결국, 정 글로벌 입출력 라인(GIO)의 데이터는 라이트 드라이버에 의해 정/부 로컬 입출력 라인(LIO, /LIO)에 전달되게 된다.First, the positive / negative local input / output lines LIO and / LIO are precharged by the precharging unit 140 before the write operation. The precharging operation may be referred to as a preparation operation of a write operation. When the write operation is performed, the reset signal RSTb becomes logic 'high' and the precharging unit 140 is disabled, and the logic 'high' data loaded on the positive global I / O line GIO is logic 'high'. Is latched to the latching portion 101b by the first driving control signal BWEN1. The output signal GIO_LAT2 of the latching unit 101b turns on the 'NM2' NMOS transistor to activate the second driving control signal CTR_DRV2 to a logic 'high'. Thus, the first pull-up / pull-down driver 121 pulls up the positive local I / O line LIO, and the second pull-up / pull-down driver 123 pulls down the local I / O line / LIO. As a result, the data of the positive global I / O line GIO is transmitted to the positive / negative local I / O lines LIO and / LIO by the write driver.

이 데이터는 뱅크의 메모리 셀까지 전달되어야 한다. 하지만, 라이트 드라이버에서 셀까지는 로딩(loading)이 상당히 크기 때문에, 라이트 드라이버의 구동력에 따라 정/부 로컬 입출력 라인(LIO, /LIO)은 정해진 시간 안에 데이터에 대응하는 원하는 전압레벨로 구동되지 않게 될 수 있다. 이렇게 되면, 셀 커패시터에 원하는 데이터가 저장되지 않는 경우가 발생할 수 있으며, 셀 커패시터에 데이터가 전달되더라도 충분히 충전이 되지 않는 경우 데이터가 유실될 수 있는 문제점 또한, 발생하게 된다. 이러한 문제점은 공정(process), 전압(voltage), 온도(temparature)에 따라 더욱 심화 될 수 있다.This data must be transferred to the memory cells of the bank. However, since the loading from the write driver to the cell is quite large, depending on the driving force of the write driver, the positive / negative local input / output lines (LIO, / LIO) may not be driven at a desired voltage level corresponding to data within a predetermined time. Can be. In this case, a desired data may not be stored in the cell capacitor, and even if data is transferred to the cell capacitor, data may be lost if it is not sufficiently charged. This problem can be exacerbated by process, voltage, and temperature.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 정해진 시간 안에 원하는 전압레벨까지 로컬 입출력 라인을 구동하기 위한 충분한 구동력을 가지는 반도체 소자의 라이트 드라이버를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a light driver of a semiconductor device having a sufficient driving force for driving a local input / output line up to a desired voltage level within a predetermined time.

또한, 입력되는 데이터에 대응하여 셀 커패시터를 충분히 충전시켜 줄 수 있는 반도체 소자의 라이트 드라이버를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a write driver of a semiconductor device capable of sufficiently charging a cell capacitor in response to input data.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 라이트 인에이블 신호에 응답하여 제1 데이터라인에 실린 데이터에 대응하는 구동제어신호를 생성하기 위한 구동제어신호 생성수단; 상기 구동제어신호에 응답하여 제2 데이터라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동수단; 및 상기 라이트 인에이블 신호에 응답하여 상기 풀업/풀다운 구동수단의 입력단을 부트스트래핑(bootstrapping)하기 위한 부트스트래핑 수단을 구비하는 반도체 소자의 라이트 드라이버가 제공된다.According to an aspect of the present invention for achieving the above object, the drive control signal generating means for generating a drive control signal corresponding to the data carried on the first data line in response to the write enable signal; Pull-up / pull-down driving means for driving pull-up / pull-down of a second data line in response to the drive control signal; And bootstrapping means for bootstrapping the input terminal of the pull-up / pull-down driving means in response to the write enable signal.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 라이트 인에이블 신호에 응답하여 제1 데이터라인에 실린 데이터에 대응하는 제1 및 제2 구동제어신호를 생성하기 위한 구동제어신호 생성수단; 상기 제1 및 제2 구동제어신호에 응답하여 정/부 제2 데이터라인을 풀업/풀다운 구동하기 위한 제1 및 제2 풀업/풀다운 구동수단; 상기 라이트 인에이블 신호에 응답하여 부트스트래핑(bootstrapping) 전압을 생성하기 위한 전압 생성수단; 및 상기 제1 및 제2 구동제어신호에 응답하여 상기 제1 및 제2 풀업/풀다운 구동수단의 입력단 중 어느 하나에 선택적으로 상기 부트스트래핑 전압을 공급하기 위한 선택수단을 구비하는 반도체 소자의 라이트 드라이버가 제공된다.According to another aspect of the present invention for achieving the above object, the drive control signal generation means for generating first and second drive control signals corresponding to the data on the first data line in response to the write enable signal; First and second pull-up / pull-down driving means for pull-up / pull-down driving of the positive and negative second data lines in response to the first and second drive control signals; Voltage generating means for generating a bootstrapping voltage in response to the write enable signal; And selection means for selectively supplying the bootstrapping voltage to any one of input terminals of the first and second pull-up / pull-down driving means in response to the first and second driving control signals. Is provided.

라이트 드라이버에 부트스트래핑(bootstrapping) 회로를 추가하여, 쓰기 동작시 라이트 드라이버의 구동력을 향상시킬 수 있다. 그래서, 정해진 시간안에 원하는 전압레벨로 로컬 입출력 라인의 풀업/풀다운 구동이 가능하다.By adding a bootstrapping circuit to the write driver, the driving force of the write driver may be improved during a write operation. Thus, pull-up / pull-down driving of local input / output lines is possible at a desired voltage level within a predetermined time.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 2는 본 발명의 따른 라이트 드라이버를 설명하기 위한 블록도이다.2 is a block diagram illustrating a write driver according to the present invention.

도 2를 참조하면, 라이트 드라이버는 라이트 인에이블 신호(BWEN)에 응답하여 글로벌 입출력 라인(GIO)에 실린 데이터에 대응하는 구동제어신호(CTR_DRV)를 생성하기 위한 구동제어신호 생성부(200)와, 구동제어신호(CTR_DRV)에 응답하여 로 컬 입출력 라인(LIO)을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동부(220), 및 라이트 인에이블 신호(BWEN)에 응답하여 풀업/풀다운 구동부(220)의 입력단을 부트스트래핑하기 위한 부트스트래핑부(240)를 구비한다.Referring to FIG. 2, the write driver may include a drive control signal generator 200 for generating a drive control signal CTR_DRV corresponding to data loaded on the global input / output line GIO in response to the write enable signal BWEN. A pull-up / pull-down driving unit 220 for pull-up / pull-down driving the local input / output line LIO in response to the driving control signal CTR_DRV, and a pull-up / pull-down driving unit 220 in response to the write enable signal BWEN. Bootstrap section 240 for bootstrapping the input terminal of the.

여기서, 구동제어신호 생성부(200)와 풀업/풀다운 구동부(220)의 기술적 구현은 종래 기술과 동일하다. 다만, 본 발명에 따르면 공개기술(도 1 참조)과 비교하여 부트스트래핑부(240)를 추가하였으며, 그에 따라 로컬 입출력 라인(LIO)의 풀업/풀다운 구동시 그 구동력을 향상시켜 줄 수 있다.Here, the technical implementation of the drive control signal generator 200 and the pull-up / pull-down driver 220 is the same as the prior art. However, according to the present invention, the bootstrapping unit 240 is added as compared to the public technology (see FIG. 1), and accordingly, the driving force may be improved when the local input / output line LIO is pulled up / pulled down.

도 3은 도 2의 라이트 드라이버를 설명하기 위한 회로도이다.FIG. 3 is a circuit diagram illustrating the write driver of FIG. 2.

도 3에는 제1 및 제2 라이트 인에이블 신호(BWEN1, BWEN2)에 응답하여 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터에 대응하는 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)를 생성하기 위한 구동제어신호 생성부(200)와, 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)에 응답하여 정/부 로컬 입출력 라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동부(220), 및 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 노드(N1)에 생성된 부트스트래핑 전압을 제1 및 제2 풀업/풀다운 구동부(221, 223)의 입력단(N2, N3) 중 어느 하나에 선택적으로 공급하기 위한 부트스트래핑부(240)가 도시되어 있다.3 shows first and second drive control signals CTR_DRV1 and CTR_DRV2 corresponding to data loaded on the positive and negative global input / output lines GIO and / GIO in response to the first and second write enable signals BWEN1 and BWEN2. ) And a pull-up / pull-down driver 220 for pull-up / pull-down driving of positive and negative local input / output lines in response to the first and second drive control signals CTR_DRV1 and CTR_DRV2. ) And the bootstrapping voltage generated at the first node N1 in response to the second write enable signal BWEN2 among the input terminals N2 and N3 of the first and second pull-up / pull-down driving units 221 and 223. Shown is a bootstrapping unit 240 for selectively supplying either.

여기서, 프리차징부(360)의 기술적 구현은 종래기술과 실질적으로 동일하여 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다. 이하, 본 발명과 밀접한 관련이 있는 부트스트래핑부(240)를 설명하기로 한다.Here, since the technical implementation of the precharging unit 360 is substantially the same as the prior art, it will be apparent to those skilled in the art, and thus, a detailed description thereof will be omitted. Hereinafter, the bootstrapping unit 240 which is closely related to the present invention will be described.

부트스트래핑부(240)는 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 노드(N1)에 부트스트래핑 전압을 생성하는 전압생성부(300)와, 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)에 응답하여 제1 및 제2 풀업/풀다운 구동부(221, 223)의 입력단(N2, N3) 중 어느 하나에 선택적으로 부트스트래핑 전압을 공급하기 위한 선택부(320)를 구비할 수 있다. The bootstrapping unit 240 may include a voltage generator 300 generating a bootstrapping voltage at the first node N1 in response to the second write enable signal BWEN2, and the first and second driving control signals CTR_DRV1. , CTR_DRV2) may include a selector 320 for selectively supplying a bootstrapping voltage to any one of the input terminals N2 and N3 of the first and second pull-up / pull-down drivers 221 and 223. .

여기서, 전압생성부(300)는 외부전압단(VDD)과 제1 노드(N1) 사이에 소오스-드레인 연결되고 제2 라이트 인에이블 신호(BWEN2)를 게이트 입력받는 제1 PMOS 트랜지스터(PM1)와, 제1 노드(N1)에 일측단이 연결되고 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 노드(N1)에 부트스트래핑 전압을 생성하기 위한 커패시터(C)를 구비할 수 있으며, 보다 안정된 타이밍 동작을 위해 제2 라이트 인에이블 신호(BWEN2)를 입력으로 하고 커패시터(C)의 타측단에 연결된 지연부(301) 즉, 두개의 인버터(INV3, INV4)를 더 구비할 수 있다. 그리고, 선택부(320)는 제1 구동제어신호(CTR_DRV1)에 응답하여 제2 노드(N2)에 부트스트래핑 전압을 공급하는 제1 공급부(321)와, 제2 구동제어신호(CTR_DRV2)에 응답하여 제3 노드(N3)에 부트스트래핑 전압을 공급하는 제2 공급부(323)를 구비할 수 있다. 그리고, 제1 공급부(321)는 제1 구동제어신호(CTR_DRV1)를 반전하는 제1 인버터(INV1)와, 제2 노드(N2)와 제1 노드(N1) 사이에 소오스-드레인 연결되고 제1 인버터(INV1)의 출력신호를 게이트 입력받는 제2 PMOS 트랜지스터(PM2)를 구비할 수 있으며, 제2 공급부(323)는 제2 구동제어신호(CTR_DRV2)를 반전하는 제2 인버터(INV2)와, 제3 노드(N3)와 제1 노드(N1) 사이에 소오스-드레인 연결되고 제2 인버터(INV2)의 출력신 호를 게이트 입력받는 제3 PMOS 트랜지스터(PM3)를 구비할 수 있다.Here, the voltage generator 300 is a source-drain connected between the external voltage terminal VDD and the first node N1, and the first PMOS transistor PM1 receives a gate input of the second write enable signal BWEN2. One end may be connected to the first node N1 and may include a capacitor C for generating a bootstrapping voltage at the first node N1 in response to the second write enable signal BWEN2. For the stable timing operation, the second write enable signal BWEN2 may be input and may further include a delay unit 301 connected to the other end of the capacitor C, that is, two inverters INV3 and INV4. The selector 320 responds to the first driving control signal CTR_DRV1 and the first supplying unit 321 for supplying the bootstrapping voltage to the second node N2 and the second driving control signal CTR_DRV2. The second supply unit 323 may be provided to supply a bootstrapping voltage to the third node N3. In addition, the first supply unit 321 may be source-drain connected between the first inverter INV1 for inverting the first driving control signal CTR_DRV1, the second node N2, and the first node N1, and may be connected to the first inverter IN1. The second PMOS transistor PM2 may receive a gate input of an output signal of the inverter INV1, and the second supply unit 323 may include a second inverter INV2 for inverting the second driving control signal CTR_DRV2; A third PMOS transistor PM3 may be provided with a source-drain connection between the third node N3 and the first node N1 and gated to receive the output signal of the second inverter INV2.

바람직하게, 본 명세서에서는 풀업/풀다운 구동부(220)의 풀업/풀다운 구동 구간의 초기 예정된 시간만큼 활성화되는 펄스신호(PLS_BWEN2)에 응답하여 구동제어신호 생성부(200)의 출력단과 제1 또는 제2 풀업/풀다운 구동부(221, 223)의 입력단(N2, N3)의 전압레벨을 유지시켜 주기 위한 전압레벨 유지부(340)와, 리셋신호(RSTb)에 응답하여 정/부 로컬 입출력 라인을 프리차징시켜 주기 위한 프리차징부(360), 및 제2 라이트 인에이블 신호(BWEN2)에 응답하여 펄스신호(PLS_BWEN2)을 생성하는 펄스신호 생성부(380)를 더 구비할 수 있다. Preferably, in the present specification, in response to the pulse signal PLS_BWEN2 activated for an initial predetermined time of the pull-up / pull-down driving section of the pull-up / pull-down driving unit 220, the output terminal of the driving control signal generator 200 and the first or second Precharging the voltage level holding unit 340 for maintaining the voltage levels of the input terminals N2 and N3 of the pull-up / pull-down driving units 221 and 223 and the positive and negative local input / output lines in response to the reset signal RSTb. And a pulse signal generator 380 for generating a pulse signal PLS_BWEN2 in response to the precharging unit 360 and the second write enable signal BWEN2.

여기서, 전압레벨 유지부(340)는 펄스신호(PLS_BWEN2)에 응답하여 제1 구동제어신호(CTR_DRV1)를 제1 풀업/풀다운 구동부(221)에 전달하기 위한 제1 전달부(341)와, 펄스신호(PLS_BWEN2)에 응답하여 제2 구동제어신호(CTR_DRV2)를 제2 풀업/풀다운 구동부(223)에 전달하기 위한 제2 전달부(343)를 구비할 수 있다. 제1 전달부(341)는 펄스신호(PLS_BWEN2)와 제1 구동제어신호(CTR_DRV1)에 응답하여 활성화되는 제1 트랜스퍼게이트(TG1)를 구비할 수 있고, 제2 전달부(343)는 펄스신호(PLS_BWEN2)와 제2 구동제어신호(CTR_DRV2)에 응답하여 활성화되는 제2 트랜스퍼게이트(TG2)를 구비할 수 있다. 그리고, 펄스신호 생성부(380)는 풀업/풀다운 구동부(220)의 풀업/풀다운 구동 구간의 초기 예정된 시간만큼 제2 라이트 인에이블 신호(BWEN2)를 지연시기키기 위한 지연부(381)와, 제2 라이트 인에이블 신호(BWEN2)와 지연부(381)의 출력신호에 응답하여 펄스신호(PLS_BWEN2)를 출력하는 출력부(383)를 구비할 수 있다.Here, the voltage level maintaining unit 340 transmits the first driving control signal CTR_DRV1 to the first pull-up / pull-down driving unit 221 in response to the pulse signal PLS_BWEN2, and a pulse. In response to the signal PLS_BWEN2, the second driving control signal CTR_DRV2 may be provided to the second pull-up / pull-down driving unit 223. The first transfer unit 341 may include a first transfer gate TG1 activated in response to the pulse signal PLS_BWEN2 and the first driving control signal CTR_DRV1, and the second transfer unit 343 may include a pulse signal. A second transfer gate TG2 activated in response to the PLS_BWEN2 and the second driving control signal CTR_DRV2 may be provided. In addition, the pulse signal generator 380 may include a delay unit 381 for delaying the second write enable signal BWEN2 by an initial predetermined time of the pull-up / pull-down driving period of the pull-up / pull-down driving section 220. An output unit 383 may be provided to output the pulse signal PLS_BWEN2 in response to an output signal of the two write enable signal BWEN2 and the delay unit 381.

라이트 드라이버의 동작 설명에 앞서, 각 신호들에 대해 설명하기로 한다.Prior to describing the operation of the write driver, each signal will be described.

리셋신호(RSTb)는 정/부 로컬 입출력 라인(LIO, /LIO)을 프리차징 하기 위한 신호이고, 데이터 마스크 신호(DMb)는 데이터 마스킹 동작을 위한 신호이다. 그리고, 제1 및 제2 라이트 인에이블 신호(BWEN1, BWEN2)는 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터가 정/부 로컬 입출력 라인(LIO, /LIO)에 전달되는 것을 제어하기 위한 신호로써 일반적으로 서로 반대 위상을 가지고 있다.The reset signal RSTb is a signal for precharging the positive / negative local input / output lines LIO and / LIO, and the data mask signal DMb is a signal for a data masking operation. The first and second write enable signals BWEN1 and BWEN2 control the transfer of data on the positive and negative global input / output lines GIO and / GIO to the positive and negative local I / O lines LIO and / LIO. These signals are usually in opposite phases.

이제, 라이트 드라이버의 간단한 쓰기 동작 설명을 위해 예컨대, 데이터 마스크 신호(DMb)는 논리'하이'로 비활성화되어 있으며, 정 글로벌 입출력 라인(GIO)에 논리'하이' 데이터가 실렸다고 가정하기로 한다. 바람직하게 부 글로벌 입출력 라인(/GIO)에는 논리'로우' 데이터가 실리게 된다.For the purpose of briefly describing a write operation of the write driver, it is assumed, for example, that the data mask signal DMb is deactivated to logic 'high' and the logic 'high' data is loaded on the positive global input / output line GIO. Preferably, logic 'low' data is carried on the secondary global I / O line (/ GIO).

우선, 쓰기 동작 이전에 준비 단계로서 리셋신호(RSTb)가 논리'로우'가 되어 정/부 로컬 입출력 라인(LIO, /LIO)이 프리차징된다. 쓰기 동작이 시작되면 정/부 글로벌 입출력 라인(GIO)에 각각 데이터가 실리게 되고, 논리'하이'인 제1 라이트 인에이블 신호(BWEN1)에 응답하여 데이터에 대응하는 값이 제1 및 제2 래칭부(201a, 201b)에 래칭된다. 한편, 제2 라이트 인에이블 신호(BWEN2)는 논리'로우'이기 때문에, 전압생성부(300)의 커패시터(C)는 충전되고 제1 노드(N1)는 거의 외부전압단(VDD)의 전압레벨을 가지게 된다. 여기서, 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)는 논리'로우'를 유지하기 때문에 선택부(320)의 제2 및 제3 PMOS 트랜지스터(PM2, PM3)는 턴 오프 상태를 유지한다. 이후, 제1 인에이블 신호(BWEN1)가 논리'로우'가 되고 제2 라이트 인에이블 신호(BWEN2)가 논리'하이'가 된다. 제2 구동제어신호(CTR_DRV2)는 제2 래칭부(201b)의 논리'하이'인 출력신호에 따라 논리'하이'가 되고, 제1 구동제어신호(CTR_DRV1)는 논리'로우'를 유지한다. 한편, 제2 라이트 인에이블 신호(BWEN2)가 논리'하이'가 됨에 따라 제1 노드(N1)는 커플링(coupling) 효과에 의해 더 높은 전압레벨(상술한 "부트스트래핑 전압"을 칭함.)을 가지게 된다. 이렇게 생성된 부트스트래핑 전압은 제1 구동제어신호(CTR_DRV1)에 턴 온(turn on)되는 제2 PMOS 트랜지스터(PM2)에 의해 제3 노드(N3)에 전달된다. 결국, 제1 및 제2 풀업/풀다운 구동부(221, 223)는 부트스트래핑 전압을 이용하여 정/부 로컬 입출력 라인(LIO, /LIO)을 큰 구동력으로 구동하게 된다. 그래서, 정 로컬 입출력 라인(LIO)은 정해진 시간안에 원하는 전압레벨의 논리'하이'가 되고, 부 로컬 입출력 라인(/LIO)도 정해진 시간안에 원하는 전압레벨의 논리'로우'가 된다. 여기서, 전압레벨 유지부(340)의 제2 트랜스퍼게이트(TG2)는 제2 풀업/풀다운 구동부(223)가 풀다운 구동 구간의 초기 예정된 시간만큼 턴 오프되어 부트스트래핑 전압을 이용하여 정/부 로컬 입출력 라인(LIO, /LIO)의 구동 동작을 극대화 시켜줄 수 있다.First, the reset signal RSTb becomes logic 'low' as a preparation step before the write operation, and the positive / negative local input / output lines LIO and / LIO are precharged. When the write operation is started, data is loaded on the positive and negative global input / output lines GIO, respectively, and values corresponding to the data are first and second in response to the first write enable signal BWEN1 that is logic 'high'. Latched portions 201a and 201b are latched. Meanwhile, since the second write enable signal BWEN2 is logic 'low', the capacitor C of the voltage generator 300 is charged and the first node N1 is almost at the voltage level of the external voltage terminal VDD. Will have Here, since the first and second driving control signals CTR_DRV1 and CTR_DRV2 maintain logic 'low', the second and third PMOS transistors PM2 and PM3 of the selector 320 maintain a turn-off state. Thereafter, the first enable signal BWEN1 becomes logic 'low' and the second write enable signal BWEN2 becomes logic 'high'. The second driving control signal CTR_DRV2 becomes logic 'high' according to the output signal of logic 'high' of the second latching unit 201b, and the first driving control signal CTR_DRV1 maintains logic 'low'. On the other hand, as the second write enable signal BWEN2 becomes logic 'high', the first node N1 has a higher voltage level due to the coupling effect (referred to as "boot strapping voltage" above). Will have The generated bootstrapping voltage is transferred to the third node N3 by the second PMOS transistor PM2 that is turned on in the first driving control signal CTR_DRV1. As a result, the first and second pull-up / pull-down drivers 221 and 223 drive the positive / negative local input / output lines LIO and / LIO with a large driving force by using the bootstrapping voltage. Thus, the positive local I / O line LIO becomes a logic 'high' of a desired voltage level within a predetermined time, and the secondary local I / O line / LIO also becomes a logic 'low' of a desired voltage level within a predetermined time. In this case, the second transfer gate TG2 of the voltage level maintaining unit 340 is turned off by the second pull-up / pull-down driving unit 223 for an initial predetermined time of the pull-down driving section, and uses positive / negative local input / output using the bootstrapping voltage. It can maximize the driving operation of the line (LIO, / LIO).

한편, 부 글로벌 입출력 라인(/GIO)에 논리'하이' 데이터가 실리는 반대 상황의 경우에도 유사한 동작을 통해 제2 노드(N2)가 부트스트래핑되어 정 로컬 입출력 라인(LIO)은 논리'로우'가 되고 부 로컬 입출력 라인(/LIO)은 논리'하이'가 된다.On the other hand, in the opposite situation in which logic 'high' data is loaded on the secondary global I / O line (/ GIO), the second node N2 is bootstrapped using a similar operation so that the positive local I / O line (LIO) is logic 'low'. And the secondary local I / O line (/ LIO) is logic 'high'.

도 4는 도 3의 라이트 드라이버의 동작 설명을 위한 파형도이다.4 is a waveform diagram illustrating an operation of the write driver of FIG. 3.

도 4는 정 글로벌 입출력 라인(GIO)의 논리'하이' 데이터가 실렸다고 가정하 고, 제2 라이트 인에이블 신호(BWEN2)와 펄스신호(PLS_BWEN2)와, 제1 노드(N1), 및 제3 노드(N3)의 파형도가 도시되어 있다.FIG. 4 assumes that logic 'high' data of the positive global I / O line GIO is loaded, and the second write enable signal BWEN2 and the pulse signal PLS_BWEN2, the first node N1, and the third node. The waveform diagram of node N3 is shown.

제1 노드(N1)는 제2 라이트 인에이블 신호(BWEN2)가 논리'로우'인 경우 외부전압단(VDD)의 전압레벨을 유지하게 된다. 이후, 제2 라이트 인에이블 신호(BWEN2)가 논리'하이'가 되면 제1 노드(N1)는 외부전압단(VDD)의 전압레벨에서 보다 높은 부트스트래핑 전압레벨(VDD+α)이 되고, 그 부트스트래핑 전압레벨(VDD+α)은 제3 노드(N3)에 전달되어 풀업/풀다운 구동부(220)가 강력한 구동력을 확보할 수 있도록 하여 준다. 이때, 전압레벨 유지부(340)의 제2 트랜스퍼게이트(TG2)는 제2 풀업/풀다운 구동수단(223)의 풀다운 구동 구간의 초기 예정된 시간만큼 턴 오프되어 부트스트래핑 전압레벨이 떨어지지 않게 유지시켜 준다. 이후, 제2 트랜스퍼게이트(TG2)는 턴 온 되어 제3 노드(N3)의 전압레벨은 외부전압단(VDD)의 전압레벨을 유지하게 된다.The first node N1 maintains the voltage level of the external voltage terminal VDD when the second write enable signal BWEN2 is logic 'low'. Subsequently, when the second write enable signal BWEN2 becomes logic 'high', the first node N1 becomes a bootstrapping voltage level VDD + α higher than the voltage level of the external voltage terminal VDD. The bootstrapping voltage level VDD + α is transmitted to the third node N3 so that the pull-up / pull-down driving unit 220 can secure a strong driving force. At this time, the second transfer gate TG2 of the voltage level maintaining unit 340 is turned off by an initial predetermined time of the pull-down driving section of the second pull-up / pull-down driving unit 223 to maintain the bootstrapping voltage level not to fall. . Thereafter, the second transfer gate TG2 is turned on so that the voltage level of the third node N3 maintains the voltage level of the external voltage terminal VDD.

상술한 바와 같이, 본 발명에 따른 라이트 드라이버는 부트스트래핑부(240)를 추가적으로 구비하여 종래의 구동제어신호의 전압레벨보다 높은 전압레벨(VDD+α)을 가지는 부트스트래핑 전압으로 풀업/풀다운 구동부(220)로 하여금강력한 구동력을 확보하게 해줌으로써, 정/부 로컬 입출력 라인(LIO, /LIO)이 정해진 시간 안에 원하는 전압레벨을 가질 수 있게 해준다. 또한, 강력한 구동력으로 인해 셀 커패시터를 충분히 충전시켜 줄 수 있다.As described above, the write driver according to the present invention further includes a bootstrapping unit 240 and a pull-up / pull-down driving unit having a bootstrapping voltage having a voltage level VDD + α higher than that of the conventional driving control signal. By allowing the 220 to secure a strong driving force, the positive and negative local input and output lines (LIO, / LIO) can have a desired voltage level within a predetermined time. In addition, the strong driving force can sufficiently charge the cell capacitor.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 로컬 입출력 라인을 정해진 시간안에 원하는 전압레벨로 구동할 수 있고, 셀 커패시터를 충분히 충전시켜 줄 수 있음으로 잘못된 데이터의 저장 및 데이터의 유실 문제를 막을 수 있는 효과를 얻을 수 있다.According to the present invention, the local input / output line can be driven at a desired voltage level within a predetermined time, and the cell capacitor can be sufficiently charged, thereby preventing the problem of data storage and data loss.

Claims (19)

라이트 인에이블 신호에 응답하여 제1 데이터라인에 실린 데이터에 대응하는 구동제어신호를 생성하기 위한 구동제어신호 생성수단;Drive control signal generation means for generating a drive control signal corresponding to data loaded on the first data line in response to the write enable signal; 상기 구동제어신호에 응답하여 제2 데이터라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동수단; 및Pull-up / pull-down driving means for driving pull-up / pull-down of a second data line in response to the drive control signal; And 상기 라이트 인에이블 신호에 응답하여 상기 풀업/풀다운 구동수단의 입력단을 부트스트래핑(bootstrapping)하기 위한 부트스트래핑 수단Bootstrapping means for bootstrapping the input terminal of the pull-up / pull-down driving means in response to the write enable signal 을 구비하는 반도체 소자의 라이트 드라이버.A light driver of a semiconductor device having a. 제1항에 있어서,The method of claim 1, 상기 부트스트래핑 수단의 활성화 구간의 초기 예정된 시간만큼 활성화되는 펄스신호에 응답하여, 상기 구동제어신호 생성수단의 출력단과 상기 풀업/풀다운 구동수단의 입력단과의 전압레벨을 유지시켜 주기 위한 전압레벨 유지수단을 더 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.Voltage level holding means for maintaining a voltage level between an output terminal of the drive control signal generating means and an input terminal of the pull-up / pull-down driving means in response to a pulse signal activated for an initial predetermined time of the activation period of the bootstrapping means; The light driver of the semiconductor device further comprises. 제2항에 있어서,The method of claim 2, 상기 라이트 인에이블 신호에 응답하여 상기 펄스신호를 생성하는 신호 생성 수단을 더 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And signal generation means for generating the pulse signal in response to the write enable signal. 라이트 인에이블 신호에 응답하여 제1 데이터라인에 실린 데이터에 대응하는 제1 및 제2 구동제어신호를 생성하기 위한 구동제어신호 생성수단;Drive control signal generation means for generating first and second drive control signals corresponding to data contained in the first data line in response to the write enable signal; 상기 제1 및 제2 구동제어신호에 응답하여 정/부 제2 데이터라인을 풀업/풀다운 구동하기 위한 제1 및 제2 풀업/풀다운 구동수단;First and second pull-up / pull-down driving means for pull-up / pull-down driving of the positive and negative second data lines in response to the first and second drive control signals; 상기 라이트 인에이블 신호에 응답하여 부트스트래핑(bootstrapping) 전압을 생성하기 위한 전압 생성수단; 및Voltage generating means for generating a bootstrapping voltage in response to the write enable signal; And 상기 제1 및 제2 구동제어신호에 응답하여 상기 제1 및 제2 풀업/풀다운 구동수단의 입력단 중 어느 하나에 선택적으로 상기 부트스트래핑 전압을 공급하기 위한 선택수단Selection means for selectively supplying the bootstrapping voltage to any one of input terminals of the first and second pull-up / pull-down driving means in response to the first and second drive control signals; 을 구비하는 반도체 소자의 라이트 드라이버.A light driver of a semiconductor device having a. 제4항에 있어서,The method of claim 4, wherein 상기 제1 및 제2 풀업/풀다운 구동수단의 풀업/풀다운 구동 구간의 초기 예정된 시간만큼 활성화되는 펄스신호에 응답하여, 상기 구동제어신호 생성수단의 출력단과 상기 제1 또는 제2 풀업/풀다운 구동수단의 입력단의 전압레벨을 유지시켜 주기 위한 전압레벨 유지수단을 더 구비하는 것을 특징으로 하는 반도체 소자의 라 이트 드라이버.In response to a pulse signal that is activated for an initial predetermined time of the pull-up / pull-down driving section of the first and second pull-up / pull-down driving means, an output terminal of the drive control signal generating means and the first or second pull-up / pull-down driving means And a voltage level holding means for maintaining the voltage level of the input terminal of the semiconductor device. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 전압 생성수단은,The voltage generating means, 외부전압단과 부트스트래핑 전압 출력단과 소오스-드레인 연결되고 상기 라이트 인에이블 신호를 게이트 입력받는 MOS 트랜지스터와,An MOS transistor connected to an external voltage terminal, a bootstrapping voltage output terminal, and a source-drain and receiving a gate of the write enable signal; 상기 부트스트래핑 전압 출력단에 일측단이 연결되고 상기 라이트 인에이블 신호에 응답하여 상기 부트스트래핑 전압을 생성하기 위한 커패시터를 구비하는 것을 특징으로 반도체 소자의 라이트 드라이버.And a capacitor connected to one end of the bootstrapping voltage output terminal and configured to generate the bootstrapping voltage in response to the write enable signal. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 선택수단은,The selection means, 상기 제1 구동제어신호에 응답하여 상기 제1 풀업/풀다운 구동수단의 입력단에 상기 부트스트래핑 전압을 공급하는 제1 공급부와,A first supply unit supplying the bootstrapping voltage to an input terminal of the first pull-up / pull-down driving means in response to the first drive control signal; 상기 제2 구동제어신호에 응답하여 상기 제2 풀업/풀다운 구동수단의 입력단에 상기 부트스트래핑 전압을 공급하는 제2 공급부를 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a second supply unit configured to supply the bootstrapping voltage to an input terminal of the second pull-up / pull-down driving means in response to the second drive control signal. 제7항에 있어서,The method of claim 7, wherein 상기 제1 공급부는,The first supply unit, 상기 제1 풀업/풀다운 구동수단의 입력단과 상기 전압 생성수단의 출력단 사이에 소오스-드레인 연결되고 상기 제1 구동제어신호를 게이트 입력받는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a MOS transistor connected between a source-drain of the first pull-up / pull-down driving means and an output end of the voltage generating means and gate-input the first driving control signal. 제7항에 있어서,The method of claim 7, wherein 상기 제2 공급부는,The second supply unit, 상기 제2 풀업/풀다운 구동수단의 입력단과 상기 전압 생성수단의 출력단 사이에 소오스-드레인 연결되고 상기 제2 구동제어신호를 게이트 입력받는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자의 라아트 드라이버.And a MOS transistor connected between a source-drain of an input terminal of the second pull-up / pull-down driving means and an output terminal of the voltage generating means and gate-input the second driving control signal. 제5항에 있어서,The method of claim 5, 상기 전압레벨 유지수단은,The voltage level holding means, 상기 펄스신호에 응답하여 상기 제1 구동제어신호를 상기 제1 풀업/풀다운 구동수단의 입력단에 전달하기 위한 제1 전달부와,A first transmission unit for transmitting the first driving control signal to an input terminal of the first pull-up / pull-down driving means in response to the pulse signal; 상기 펄스신호에 응답하여 상기 제2 구동제어신호를 상기 제2 풀업/풀다운 구동수단의 입력단에 전달하기 위한 제2 전달부를 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a second transfer part for transferring the second drive control signal to an input terminal of the second pull-up / pull-down drive means in response to the pulse signal. 제10항에 있어서,The method of claim 10, 상기 제1 전달부는,The first transfer unit, 상기 펄스신호와 상기 제1 구동제어신호에 응답하여 활성화되는 제1 트랜스퍼게이트인 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a first transfer gate activated in response to the pulse signal and the first driving control signal. 제11항에 있어서,The method of claim 11, 상기 제1 트랜스퍼게이트는 상기 제1 풀업/풀다운 구동수단의 풀다운 구동 구간의 상기 초기 예정된 시간만큼 턴 오프(turn off)되는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And the first transfer gate is turned off by the initial predetermined time of the pull-down driving section of the first pull-up / pull-down driving means. 제10항에 있어서,The method of claim 10, 상기 제2 전달부는,The second transfer unit, 상기 펄스신호와 상기 제2 구동제어신호에 응답하여 활성화되는 제2 트랜스퍼게이트인 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a second transfer gate activated in response to the pulse signal and the second driving control signal. 제13항에 있어서,The method of claim 13, 상기 제2 트랜스퍼게이트는 상기 제2 풀업/풀다운 구동수단의 풀다운 구동 구간의 상기 초기 예정된 시간만큼 턴 오프되는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And the second transfer gate is turned off by the initial predetermined time of the pull-down driving section of the second pull-up / pull-down driving means. 제5항에 있어서,The method of claim 5, 상기 라이트 인에이블 신호에 응답하여 상기 펄스신호를 생성하는 신호 생성수단을 더 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a signal generating means for generating the pulse signal in response to the write enable signal. 제15항에 있어서,The method of claim 15, 상기 펄스 생성수단은,The pulse generating means, 상기 라이트 인에이블 신호를 상기 제1 또는 제2 풀업/풀다운 구동수단의 풀업/풀다운 구동 구간의 초기 예정된 시간만큼 지연시키기 위한 지연부와,A delay unit for delaying the write enable signal by an initial predetermined time of the pull-up / pull-down driving section of the first or second pull-up / pull-down driving means; 상기 라이트 인에이블 신호와 상기 지연부의 출력신호에 응답하여 상기 펄스신호를 출력하는 신호 출력부를 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And a signal output unit configured to output the pulse signal in response to an output signal of the write enable signal and the delay unit. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 부트스트래핑전압의 전압레벨은 상기 제1 및 제2 구동제어신호의 전압레벨보다 높은 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And the voltage level of the bootstrapping voltage is higher than the voltage levels of the first and second driving control signals. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 리셋신호에 응답하여 상기 정/부 제2 데이터라인을 프리차징하기 위한 프리차징수단을 더 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버.And precharging means for precharging the positive and negative second data lines in response to a reset signal. 제6항에 있어서,The method of claim 6, 상기 라이트 인에이블 신호를 입력받고 상기 커패시터의 타측단에 연결되어 상기 라이트 인에이블 신호를 지연시키기 위한 지연부를 더 구비하는 것을 특징으로 하는 반도체 소자의 라이트 드라이버. And a delay unit configured to receive the write enable signal and be connected to the other end of the capacitor to delay the write enable signal.
KR1020070021408A 2007-03-05 2007-03-05 Write driver of semiconductor device KR100857875B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070021408A KR100857875B1 (en) 2007-03-05 2007-03-05 Write driver of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021408A KR100857875B1 (en) 2007-03-05 2007-03-05 Write driver of semiconductor device

Publications (1)

Publication Number Publication Date
KR100857875B1 true KR100857875B1 (en) 2008-09-10

Family

ID=40022907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021408A KR100857875B1 (en) 2007-03-05 2007-03-05 Write driver of semiconductor device

Country Status (1)

Country Link
KR (1) KR100857875B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583203A (en) 1983-01-14 1986-04-15 Standard Telephones & Cables Memory output circuit
KR100318438B1 (en) 1999-06-28 2001-12-24 박종섭 Semiconductor memory device for performing stable write operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583203A (en) 1983-01-14 1986-04-15 Standard Telephones & Cables Memory output circuit
KR100318438B1 (en) 1999-06-28 2001-12-24 박종섭 Semiconductor memory device for performing stable write operation

Similar Documents

Publication Publication Date Title
JP3903674B2 (en) Semiconductor memory device
US7489165B2 (en) Method and apparatus for amplifying a regulated differential signal to a higher voltage
US6185151B1 (en) Synchronous memory device with programmable write cycle and data write method using the same
JPH097374A (en) Data output buffer of semiconductor memory device
US6198674B1 (en) Data strobe signal generator of semiconductor device using toggled pull-up and pull-down signals
US6504774B2 (en) DDR SDRAM for stable read operation
KR100297717B1 (en) I/O sense amplifier of semiconductor memory and semiconductor memory using the same
KR20080065100A (en) Semiconductor memory device and operation method thereof
JP3846764B2 (en) Synchronous semiconductor memory device and method for precharging data input / output line thereof
KR20010005097A (en) Method and device to precharge global data bus of semiconductor memory device
JPH10240372A (en) Internal clock generation circuit and internal clock generation method for semiconductor device
KR20050099773A (en) Internal clock doubler and semiconductor memory device having the same and data output method thereof
US5983314A (en) Output buffer having inherently precise data masking
US7130232B2 (en) Integrated circuit devices having multiple precharge circuits and methods of operating the same
KR100857875B1 (en) Write driver of semiconductor device
US6243302B1 (en) Apparatus for outputting data using common pull-up/pull-down lines with reduced load
US6292402B1 (en) Prefetch write driver for a random access memory
US7054210B2 (en) Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same
KR20080083432A (en) Write driver of semiconductor memory device and operation method thereof
US8154937B2 (en) Auto-precharge signal generator
JP3542525B2 (en) Semiconductor storage device
KR100706833B1 (en) Apparatus and method for writing data of semiconductor memory
KR100991384B1 (en) Semiconductor memory device and operation method thereof
KR100616489B1 (en) Data ouput stage device in semiconductor memory device
KR0164394B1 (en) Data pass control circuit for semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee