KR100857875B1 - Write driver of semiconductor device - Google Patents
Write driver of semiconductor device Download PDFInfo
- Publication number
- KR100857875B1 KR100857875B1 KR1020070021408A KR20070021408A KR100857875B1 KR 100857875 B1 KR100857875 B1 KR 100857875B1 KR 1020070021408 A KR1020070021408 A KR 1020070021408A KR 20070021408 A KR20070021408 A KR 20070021408A KR 100857875 B1 KR100857875 B1 KR 100857875B1
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- response
- signal
- down driving
- control signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
도 1은 종래의 라이트 드라이버를 설명하기 위한 회로도.1 is a circuit diagram for explaining a conventional write driver.
도 2는 본 발명의 따른 라이트 드라이버를 설명하기 위한 블록도.2 is a block diagram illustrating a write driver according to the present invention;
도 3은 도 2의 라이트 드라이버를 설명하기 위한 회로도.FIG. 3 is a circuit diagram for describing the write driver of FIG. 2. FIG.
도 4는 도 3의 라이트 드라이버의 동작 설명을 위한 파형도.4 is a waveform diagram illustrating the operation of the write driver of FIG. 3.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
200 : 구동제어신호 생성부 220 : 풀업/풀다운 구동부200: drive control signal generator 220: pull-up / pull-down driving unit
240 : 부트스트래핑부240: bootstrapping section
본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정적으로 보다 빠른 쓰기 동작이 가능한 라이트 드라이버(write driver)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design techniques, and more particularly, to a write driver capable of stably faster write operations.
반도체 소자 중 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반 도체 메모리 소자 내에는 다수개의 메모리 뱅크가 설계되어 있고, 각각의 메모리 뱅크는 셀 트랜지스터(cell transistor)와 셀 커패시터(cell capacitor)로 구성된 다수의 메모리 셀의 집합으로 구성되는 것이 일반적이다. 여기서, 메모리 뱅크가 위치하는 영역을 코어(core)영역이라 하며, 메모리 뱅크에 데이터를 입/출력하기 위하여 구성된 영역을 페리(peri)영역이라 한다. 쓰기(write) 동작시 페리영역으로부터 전달되는 데이터는 코어영역 경계에 위치하는 라이트 드라이버를 통해 코어영역 내부로 입력되고, 읽기(read) 동작시 출력할 데이터는 코어영역 경계에 위치하는 입출력 감지 증폭기를 통해 페리영역으로 출력된다. 그리고, 통상적으로 데이터 입출력 핀과 라이트 드라이버를 연결하는 데이터 라인을 글로벌 입출력 라인(GIO : Global Input Output line)라 하며, 라이트 드라이버와 코어영역 내부를 연결하는 데이터 라인을 로컬 입출력 라인(LIO : Local Input Output line)라고 한다.Among semiconductor devices, a plurality of memory banks are designed in semiconductor memory devices including DDR SDRAM (Double Data Rate Synchronous DRAM), and each memory bank is composed of a cell transistor and a cell capacitor. It is usually composed of a set of memory cells. Here, an area in which the memory bank is located is called a core area, and an area configured to input / output data to the memory bank is called a peri area. The data transferred from the ferry area during the write operation is input into the core area through the write driver located at the core area boundary. The data to be output during the read operation uses an input / output sense amplifier located at the core area boundary. It is output to ferry area through. In general, a data line connecting the data input / output pin and the write driver is referred to as a global input / output line (GIO), and a data line connecting the write driver and the inside of the core area is a local input / output line (LIO). Output line).
도 1은 종래의 라이트 드라이버를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a conventional write driver.
도 1을 참조하면, 종래의 라이트 드라이버는 라이트 인에이블 신호(BWEN1, BWEN2)에 응답하여 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터에 대응하는 구동제어신호(CTR_DRV1, CTR_DRV2)를 생성하는 구동제어신호 생성부(100)와, 구동제어신호(CTR_DRV1, CTR_DRV2)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 풀업(pull-up)/풀다운(pull_down) 구동하기 위한 풀업/풀다운 구동부(120)를 구비한다. 그리고, 리셋신호(RSTb)에 응답하여 정 로컬 입출력 라인(LIO)과 부 로컬 입출력 라인(/LIO)을 프리차징(precharging)하는 프리차징부(140)를 더 구비한다.Referring to FIG. 1, a conventional write driver generates driving control signals CTR_DRV1 and CTR_DRV2 corresponding to data loaded on the global input / output lines GIO and / GIO in response to the write enable signals BWEN1 and BWEN2. The pull-up / pull-
구동제어신호 생성부(100)는 정/부 글로벌 입출력 라인(GIO, /GIO)에 대응하 는 래칭부(101a, 101b)를 구비하고 있어서, 제1 라이트 인에이블 신호(BWEN1)에 응답하여 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터를 각각 래칭(latching)하고, 그 래칭부(101a, 101b)의 각 출력신호(GIO_LAT1, GIO_LAT2)는 해당하는 NMOS 트랜지스터(NM1, NM2)를 턴 온(turn on) 또는 턴 오프(turn off)시키게 된다. 그리고, 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)를 생성한다. The driving control
풀업/풀다운 구동부(120)는 정 로컬 입출력 라인(LIO)을 풀업/풀다운 구동하기 위한 제1 풀업/풀다운 구동부(121)와, 부 로컬 입출력 라인(/LIO)을 풀업/풀다운 구동하기 위한 제2 풀업/풀다운 구동부(123)를 구비한다. 그래서, 제1 구동제어신호(CTR_DRV1)에 응답하여 정 로컬 입출력 라인(LIO)을 풀다운 구동하고 부 로컬 입출력 라인(/LIO)을 풀업 구동한다. 그리고, 제2 구동제어신호(CTR_DRV2)에 응답하여 정 로컬 입출력 라인(LIO)을 풀업 구동하고 부 로컬 입출력 라인(/LIO)을 풀다운 구동한다.The pull-up / pull-down
참고적으로, 데이터 마스크 신호(DMb)는 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터가 정/부 로컬 입출력 라인(LIO, /LIO)에 전달되는 것을 막아주는 신호로, 예컨대, 데이터 마스킹 동작을 위해 데이터 마스크 신호(DMb)가 논리'로우'(low)가 되면 정/부 글로벌 입출력 라인(GIO, /GIO)에 데이터가 실리더라도 래칭부(101a, 101b)의 출력은 논리'하이'(high)가 된다. 그래서, 'NM1', 'NM2' NMOS 트랜지스터가 턴 오프되어 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터가 정/부 로컬 입출력 라인(LIO, /LIO)으로 전달되지 않는다. 결국, 데이터 마스 크 동작을 통해 읽기 동작 또는 쓰기 동작에 있어서 일부 불필요한 데이터의 진행을 가로막아 원하지 않는 전류 소모를 미연에 방지할 수 있다.For reference, the data mask signal DMb is a signal that prevents data carried on the positive and negative global input / output lines GIO and / GIO from being transmitted to the positive and negative local input and output lines LIO and / LIO. When the data mask signal DMb is logic 'low' for the data masking operation, the output of the
한편, 라이트 드라이버의 간단한 동작을 살펴보기 위해, 예컨대, 정 글로벌 입출력 라인(GIO)에 논리'하이' 데이터가 실린 경우를 가정하여 설명하기로 한다.Meanwhile, in order to examine a simple operation of the write driver, it will be described on the assumption that logical 'high' data is loaded on the positive global input / output line (GIO).
우선, 쓰기 동작 이전에 프리차징부(140)에 의해 정/부 로컬 입출력 라인(LIO, /LIO)은 프리차징된다. 프리차징 동작은 쓰기 동작의 준비 동작이라 할 수 있다. 그리고, 쓰기 동작을 하는 경우 리셋신호(RSTb)가 논리'하이'가 되어 프리차징부(140)는 비활성화(disable)되고, 정 글로벌 입출력 라인(GIO)에 실린 논리'하이' 데이터는 논리'하이'인 제1 구동제어신호(BWEN1)에 의해 래칭부(101b)에 래칭된다. 그리고, 래칭부(101b)의 출력신호(GIO_LAT2)는 'NM2' NMOS 트랜지스터를 턴 온시켜 제2 구동제어신호(CTR_DRV2)를 논리'하이'로 활성화시킨다. 그래서, 제1 풀업/풀다운 구동부(121)는 정 로컬 입출력 라인(LIO)을 풀업 구동을 하고, 제2 풀업/풀다운 구동부(123)는 부 로컬 입출력 라인(/LIO)을 풀다운 구동을 한다. 결국, 정 글로벌 입출력 라인(GIO)의 데이터는 라이트 드라이버에 의해 정/부 로컬 입출력 라인(LIO, /LIO)에 전달되게 된다.First, the positive / negative local input / output lines LIO and / LIO are precharged by the
이 데이터는 뱅크의 메모리 셀까지 전달되어야 한다. 하지만, 라이트 드라이버에서 셀까지는 로딩(loading)이 상당히 크기 때문에, 라이트 드라이버의 구동력에 따라 정/부 로컬 입출력 라인(LIO, /LIO)은 정해진 시간 안에 데이터에 대응하는 원하는 전압레벨로 구동되지 않게 될 수 있다. 이렇게 되면, 셀 커패시터에 원하는 데이터가 저장되지 않는 경우가 발생할 수 있으며, 셀 커패시터에 데이터가 전달되더라도 충분히 충전이 되지 않는 경우 데이터가 유실될 수 있는 문제점 또한, 발생하게 된다. 이러한 문제점은 공정(process), 전압(voltage), 온도(temparature)에 따라 더욱 심화 될 수 있다.This data must be transferred to the memory cells of the bank. However, since the loading from the write driver to the cell is quite large, depending on the driving force of the write driver, the positive / negative local input / output lines (LIO, / LIO) may not be driven at a desired voltage level corresponding to data within a predetermined time. Can be. In this case, a desired data may not be stored in the cell capacitor, and even if data is transferred to the cell capacitor, data may be lost if it is not sufficiently charged. This problem can be exacerbated by process, voltage, and temperature.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 정해진 시간 안에 원하는 전압레벨까지 로컬 입출력 라인을 구동하기 위한 충분한 구동력을 가지는 반도체 소자의 라이트 드라이버를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a light driver of a semiconductor device having a sufficient driving force for driving a local input / output line up to a desired voltage level within a predetermined time.
또한, 입력되는 데이터에 대응하여 셀 커패시터를 충분히 충전시켜 줄 수 있는 반도체 소자의 라이트 드라이버를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a write driver of a semiconductor device capable of sufficiently charging a cell capacitor in response to input data.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 라이트 인에이블 신호에 응답하여 제1 데이터라인에 실린 데이터에 대응하는 구동제어신호를 생성하기 위한 구동제어신호 생성수단; 상기 구동제어신호에 응답하여 제2 데이터라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동수단; 및 상기 라이트 인에이블 신호에 응답하여 상기 풀업/풀다운 구동수단의 입력단을 부트스트래핑(bootstrapping)하기 위한 부트스트래핑 수단을 구비하는 반도체 소자의 라이트 드라이버가 제공된다.According to an aspect of the present invention for achieving the above object, the drive control signal generating means for generating a drive control signal corresponding to the data carried on the first data line in response to the write enable signal; Pull-up / pull-down driving means for driving pull-up / pull-down of a second data line in response to the drive control signal; And bootstrapping means for bootstrapping the input terminal of the pull-up / pull-down driving means in response to the write enable signal.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 라이트 인에이블 신호에 응답하여 제1 데이터라인에 실린 데이터에 대응하는 제1 및 제2 구동제어신호를 생성하기 위한 구동제어신호 생성수단; 상기 제1 및 제2 구동제어신호에 응답하여 정/부 제2 데이터라인을 풀업/풀다운 구동하기 위한 제1 및 제2 풀업/풀다운 구동수단; 상기 라이트 인에이블 신호에 응답하여 부트스트래핑(bootstrapping) 전압을 생성하기 위한 전압 생성수단; 및 상기 제1 및 제2 구동제어신호에 응답하여 상기 제1 및 제2 풀업/풀다운 구동수단의 입력단 중 어느 하나에 선택적으로 상기 부트스트래핑 전압을 공급하기 위한 선택수단을 구비하는 반도체 소자의 라이트 드라이버가 제공된다.According to another aspect of the present invention for achieving the above object, the drive control signal generation means for generating first and second drive control signals corresponding to the data on the first data line in response to the write enable signal; First and second pull-up / pull-down driving means for pull-up / pull-down driving of the positive and negative second data lines in response to the first and second drive control signals; Voltage generating means for generating a bootstrapping voltage in response to the write enable signal; And selection means for selectively supplying the bootstrapping voltage to any one of input terminals of the first and second pull-up / pull-down driving means in response to the first and second driving control signals. Is provided.
라이트 드라이버에 부트스트래핑(bootstrapping) 회로를 추가하여, 쓰기 동작시 라이트 드라이버의 구동력을 향상시킬 수 있다. 그래서, 정해진 시간안에 원하는 전압레벨로 로컬 입출력 라인의 풀업/풀다운 구동이 가능하다.By adding a bootstrapping circuit to the write driver, the driving force of the write driver may be improved during a write operation. Thus, pull-up / pull-down driving of local input / output lines is possible at a desired voltage level within a predetermined time.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 2는 본 발명의 따른 라이트 드라이버를 설명하기 위한 블록도이다.2 is a block diagram illustrating a write driver according to the present invention.
도 2를 참조하면, 라이트 드라이버는 라이트 인에이블 신호(BWEN)에 응답하여 글로벌 입출력 라인(GIO)에 실린 데이터에 대응하는 구동제어신호(CTR_DRV)를 생성하기 위한 구동제어신호 생성부(200)와, 구동제어신호(CTR_DRV)에 응답하여 로 컬 입출력 라인(LIO)을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동부(220), 및 라이트 인에이블 신호(BWEN)에 응답하여 풀업/풀다운 구동부(220)의 입력단을 부트스트래핑하기 위한 부트스트래핑부(240)를 구비한다.Referring to FIG. 2, the write driver may include a drive
여기서, 구동제어신호 생성부(200)와 풀업/풀다운 구동부(220)의 기술적 구현은 종래 기술과 동일하다. 다만, 본 발명에 따르면 공개기술(도 1 참조)과 비교하여 부트스트래핑부(240)를 추가하였으며, 그에 따라 로컬 입출력 라인(LIO)의 풀업/풀다운 구동시 그 구동력을 향상시켜 줄 수 있다.Here, the technical implementation of the drive
도 3은 도 2의 라이트 드라이버를 설명하기 위한 회로도이다.FIG. 3 is a circuit diagram illustrating the write driver of FIG. 2.
도 3에는 제1 및 제2 라이트 인에이블 신호(BWEN1, BWEN2)에 응답하여 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터에 대응하는 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)를 생성하기 위한 구동제어신호 생성부(200)와, 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)에 응답하여 정/부 로컬 입출력 라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동부(220), 및 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 노드(N1)에 생성된 부트스트래핑 전압을 제1 및 제2 풀업/풀다운 구동부(221, 223)의 입력단(N2, N3) 중 어느 하나에 선택적으로 공급하기 위한 부트스트래핑부(240)가 도시되어 있다.3 shows first and second drive control signals CTR_DRV1 and CTR_DRV2 corresponding to data loaded on the positive and negative global input / output lines GIO and / GIO in response to the first and second write enable signals BWEN1 and BWEN2. ) And a pull-up / pull-down
여기서, 프리차징부(360)의 기술적 구현은 종래기술과 실질적으로 동일하여 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다. 이하, 본 발명과 밀접한 관련이 있는 부트스트래핑부(240)를 설명하기로 한다.Here, since the technical implementation of the
부트스트래핑부(240)는 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 노드(N1)에 부트스트래핑 전압을 생성하는 전압생성부(300)와, 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)에 응답하여 제1 및 제2 풀업/풀다운 구동부(221, 223)의 입력단(N2, N3) 중 어느 하나에 선택적으로 부트스트래핑 전압을 공급하기 위한 선택부(320)를 구비할 수 있다. The
여기서, 전압생성부(300)는 외부전압단(VDD)과 제1 노드(N1) 사이에 소오스-드레인 연결되고 제2 라이트 인에이블 신호(BWEN2)를 게이트 입력받는 제1 PMOS 트랜지스터(PM1)와, 제1 노드(N1)에 일측단이 연결되고 제2 라이트 인에이블 신호(BWEN2)에 응답하여 제1 노드(N1)에 부트스트래핑 전압을 생성하기 위한 커패시터(C)를 구비할 수 있으며, 보다 안정된 타이밍 동작을 위해 제2 라이트 인에이블 신호(BWEN2)를 입력으로 하고 커패시터(C)의 타측단에 연결된 지연부(301) 즉, 두개의 인버터(INV3, INV4)를 더 구비할 수 있다. 그리고, 선택부(320)는 제1 구동제어신호(CTR_DRV1)에 응답하여 제2 노드(N2)에 부트스트래핑 전압을 공급하는 제1 공급부(321)와, 제2 구동제어신호(CTR_DRV2)에 응답하여 제3 노드(N3)에 부트스트래핑 전압을 공급하는 제2 공급부(323)를 구비할 수 있다. 그리고, 제1 공급부(321)는 제1 구동제어신호(CTR_DRV1)를 반전하는 제1 인버터(INV1)와, 제2 노드(N2)와 제1 노드(N1) 사이에 소오스-드레인 연결되고 제1 인버터(INV1)의 출력신호를 게이트 입력받는 제2 PMOS 트랜지스터(PM2)를 구비할 수 있으며, 제2 공급부(323)는 제2 구동제어신호(CTR_DRV2)를 반전하는 제2 인버터(INV2)와, 제3 노드(N3)와 제1 노드(N1) 사이에 소오스-드레인 연결되고 제2 인버터(INV2)의 출력신 호를 게이트 입력받는 제3 PMOS 트랜지스터(PM3)를 구비할 수 있다.Here, the
바람직하게, 본 명세서에서는 풀업/풀다운 구동부(220)의 풀업/풀다운 구동 구간의 초기 예정된 시간만큼 활성화되는 펄스신호(PLS_BWEN2)에 응답하여 구동제어신호 생성부(200)의 출력단과 제1 또는 제2 풀업/풀다운 구동부(221, 223)의 입력단(N2, N3)의 전압레벨을 유지시켜 주기 위한 전압레벨 유지부(340)와, 리셋신호(RSTb)에 응답하여 정/부 로컬 입출력 라인을 프리차징시켜 주기 위한 프리차징부(360), 및 제2 라이트 인에이블 신호(BWEN2)에 응답하여 펄스신호(PLS_BWEN2)을 생성하는 펄스신호 생성부(380)를 더 구비할 수 있다. Preferably, in the present specification, in response to the pulse signal PLS_BWEN2 activated for an initial predetermined time of the pull-up / pull-down driving section of the pull-up / pull-down
여기서, 전압레벨 유지부(340)는 펄스신호(PLS_BWEN2)에 응답하여 제1 구동제어신호(CTR_DRV1)를 제1 풀업/풀다운 구동부(221)에 전달하기 위한 제1 전달부(341)와, 펄스신호(PLS_BWEN2)에 응답하여 제2 구동제어신호(CTR_DRV2)를 제2 풀업/풀다운 구동부(223)에 전달하기 위한 제2 전달부(343)를 구비할 수 있다. 제1 전달부(341)는 펄스신호(PLS_BWEN2)와 제1 구동제어신호(CTR_DRV1)에 응답하여 활성화되는 제1 트랜스퍼게이트(TG1)를 구비할 수 있고, 제2 전달부(343)는 펄스신호(PLS_BWEN2)와 제2 구동제어신호(CTR_DRV2)에 응답하여 활성화되는 제2 트랜스퍼게이트(TG2)를 구비할 수 있다. 그리고, 펄스신호 생성부(380)는 풀업/풀다운 구동부(220)의 풀업/풀다운 구동 구간의 초기 예정된 시간만큼 제2 라이트 인에이블 신호(BWEN2)를 지연시기키기 위한 지연부(381)와, 제2 라이트 인에이블 신호(BWEN2)와 지연부(381)의 출력신호에 응답하여 펄스신호(PLS_BWEN2)를 출력하는 출력부(383)를 구비할 수 있다.Here, the voltage
라이트 드라이버의 동작 설명에 앞서, 각 신호들에 대해 설명하기로 한다.Prior to describing the operation of the write driver, each signal will be described.
리셋신호(RSTb)는 정/부 로컬 입출력 라인(LIO, /LIO)을 프리차징 하기 위한 신호이고, 데이터 마스크 신호(DMb)는 데이터 마스킹 동작을 위한 신호이다. 그리고, 제1 및 제2 라이트 인에이블 신호(BWEN1, BWEN2)는 정/부 글로벌 입출력 라인(GIO, /GIO)에 실린 데이터가 정/부 로컬 입출력 라인(LIO, /LIO)에 전달되는 것을 제어하기 위한 신호로써 일반적으로 서로 반대 위상을 가지고 있다.The reset signal RSTb is a signal for precharging the positive / negative local input / output lines LIO and / LIO, and the data mask signal DMb is a signal for a data masking operation. The first and second write enable signals BWEN1 and BWEN2 control the transfer of data on the positive and negative global input / output lines GIO and / GIO to the positive and negative local I / O lines LIO and / LIO. These signals are usually in opposite phases.
이제, 라이트 드라이버의 간단한 쓰기 동작 설명을 위해 예컨대, 데이터 마스크 신호(DMb)는 논리'하이'로 비활성화되어 있으며, 정 글로벌 입출력 라인(GIO)에 논리'하이' 데이터가 실렸다고 가정하기로 한다. 바람직하게 부 글로벌 입출력 라인(/GIO)에는 논리'로우' 데이터가 실리게 된다.For the purpose of briefly describing a write operation of the write driver, it is assumed, for example, that the data mask signal DMb is deactivated to logic 'high' and the logic 'high' data is loaded on the positive global input / output line GIO. Preferably, logic 'low' data is carried on the secondary global I / O line (/ GIO).
우선, 쓰기 동작 이전에 준비 단계로서 리셋신호(RSTb)가 논리'로우'가 되어 정/부 로컬 입출력 라인(LIO, /LIO)이 프리차징된다. 쓰기 동작이 시작되면 정/부 글로벌 입출력 라인(GIO)에 각각 데이터가 실리게 되고, 논리'하이'인 제1 라이트 인에이블 신호(BWEN1)에 응답하여 데이터에 대응하는 값이 제1 및 제2 래칭부(201a, 201b)에 래칭된다. 한편, 제2 라이트 인에이블 신호(BWEN2)는 논리'로우'이기 때문에, 전압생성부(300)의 커패시터(C)는 충전되고 제1 노드(N1)는 거의 외부전압단(VDD)의 전압레벨을 가지게 된다. 여기서, 제1 및 제2 구동제어신호(CTR_DRV1, CTR_DRV2)는 논리'로우'를 유지하기 때문에 선택부(320)의 제2 및 제3 PMOS 트랜지스터(PM2, PM3)는 턴 오프 상태를 유지한다. 이후, 제1 인에이블 신호(BWEN1)가 논리'로우'가 되고 제2 라이트 인에이블 신호(BWEN2)가 논리'하이'가 된다. 제2 구동제어신호(CTR_DRV2)는 제2 래칭부(201b)의 논리'하이'인 출력신호에 따라 논리'하이'가 되고, 제1 구동제어신호(CTR_DRV1)는 논리'로우'를 유지한다. 한편, 제2 라이트 인에이블 신호(BWEN2)가 논리'하이'가 됨에 따라 제1 노드(N1)는 커플링(coupling) 효과에 의해 더 높은 전압레벨(상술한 "부트스트래핑 전압"을 칭함.)을 가지게 된다. 이렇게 생성된 부트스트래핑 전압은 제1 구동제어신호(CTR_DRV1)에 턴 온(turn on)되는 제2 PMOS 트랜지스터(PM2)에 의해 제3 노드(N3)에 전달된다. 결국, 제1 및 제2 풀업/풀다운 구동부(221, 223)는 부트스트래핑 전압을 이용하여 정/부 로컬 입출력 라인(LIO, /LIO)을 큰 구동력으로 구동하게 된다. 그래서, 정 로컬 입출력 라인(LIO)은 정해진 시간안에 원하는 전압레벨의 논리'하이'가 되고, 부 로컬 입출력 라인(/LIO)도 정해진 시간안에 원하는 전압레벨의 논리'로우'가 된다. 여기서, 전압레벨 유지부(340)의 제2 트랜스퍼게이트(TG2)는 제2 풀업/풀다운 구동부(223)가 풀다운 구동 구간의 초기 예정된 시간만큼 턴 오프되어 부트스트래핑 전압을 이용하여 정/부 로컬 입출력 라인(LIO, /LIO)의 구동 동작을 극대화 시켜줄 수 있다.First, the reset signal RSTb becomes logic 'low' as a preparation step before the write operation, and the positive / negative local input / output lines LIO and / LIO are precharged. When the write operation is started, data is loaded on the positive and negative global input / output lines GIO, respectively, and values corresponding to the data are first and second in response to the first write enable signal BWEN1 that is logic 'high'. Latched
한편, 부 글로벌 입출력 라인(/GIO)에 논리'하이' 데이터가 실리는 반대 상황의 경우에도 유사한 동작을 통해 제2 노드(N2)가 부트스트래핑되어 정 로컬 입출력 라인(LIO)은 논리'로우'가 되고 부 로컬 입출력 라인(/LIO)은 논리'하이'가 된다.On the other hand, in the opposite situation in which logic 'high' data is loaded on the secondary global I / O line (/ GIO), the second node N2 is bootstrapped using a similar operation so that the positive local I / O line (LIO) is logic 'low'. And the secondary local I / O line (/ LIO) is logic 'high'.
도 4는 도 3의 라이트 드라이버의 동작 설명을 위한 파형도이다.4 is a waveform diagram illustrating an operation of the write driver of FIG. 3.
도 4는 정 글로벌 입출력 라인(GIO)의 논리'하이' 데이터가 실렸다고 가정하 고, 제2 라이트 인에이블 신호(BWEN2)와 펄스신호(PLS_BWEN2)와, 제1 노드(N1), 및 제3 노드(N3)의 파형도가 도시되어 있다.FIG. 4 assumes that logic 'high' data of the positive global I / O line GIO is loaded, and the second write enable signal BWEN2 and the pulse signal PLS_BWEN2, the first node N1, and the third node. The waveform diagram of node N3 is shown.
제1 노드(N1)는 제2 라이트 인에이블 신호(BWEN2)가 논리'로우'인 경우 외부전압단(VDD)의 전압레벨을 유지하게 된다. 이후, 제2 라이트 인에이블 신호(BWEN2)가 논리'하이'가 되면 제1 노드(N1)는 외부전압단(VDD)의 전압레벨에서 보다 높은 부트스트래핑 전압레벨(VDD+α)이 되고, 그 부트스트래핑 전압레벨(VDD+α)은 제3 노드(N3)에 전달되어 풀업/풀다운 구동부(220)가 강력한 구동력을 확보할 수 있도록 하여 준다. 이때, 전압레벨 유지부(340)의 제2 트랜스퍼게이트(TG2)는 제2 풀업/풀다운 구동수단(223)의 풀다운 구동 구간의 초기 예정된 시간만큼 턴 오프되어 부트스트래핑 전압레벨이 떨어지지 않게 유지시켜 준다. 이후, 제2 트랜스퍼게이트(TG2)는 턴 온 되어 제3 노드(N3)의 전압레벨은 외부전압단(VDD)의 전압레벨을 유지하게 된다.The first node N1 maintains the voltage level of the external voltage terminal VDD when the second write enable signal BWEN2 is logic 'low'. Subsequently, when the second write enable signal BWEN2 becomes logic 'high', the first node N1 becomes a bootstrapping voltage level VDD + α higher than the voltage level of the external voltage terminal VDD. The bootstrapping voltage level VDD + α is transmitted to the third node N3 so that the pull-up / pull-down
상술한 바와 같이, 본 발명에 따른 라이트 드라이버는 부트스트래핑부(240)를 추가적으로 구비하여 종래의 구동제어신호의 전압레벨보다 높은 전압레벨(VDD+α)을 가지는 부트스트래핑 전압으로 풀업/풀다운 구동부(220)로 하여금강력한 구동력을 확보하게 해줌으로써, 정/부 로컬 입출력 라인(LIO, /LIO)이 정해진 시간 안에 원하는 전압레벨을 가질 수 있게 해준다. 또한, 강력한 구동력으로 인해 셀 커패시터를 충분히 충전시켜 줄 수 있다.As described above, the write driver according to the present invention further includes a
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 로컬 입출력 라인을 정해진 시간안에 원하는 전압레벨로 구동할 수 있고, 셀 커패시터를 충분히 충전시켜 줄 수 있음으로 잘못된 데이터의 저장 및 데이터의 유실 문제를 막을 수 있는 효과를 얻을 수 있다.According to the present invention, the local input / output line can be driven at a desired voltage level within a predetermined time, and the cell capacitor can be sufficiently charged, thereby preventing the problem of data storage and data loss.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070021408A KR100857875B1 (en) | 2007-03-05 | 2007-03-05 | Write driver of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070021408A KR100857875B1 (en) | 2007-03-05 | 2007-03-05 | Write driver of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100857875B1 true KR100857875B1 (en) | 2008-09-10 |
Family
ID=40022907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070021408A KR100857875B1 (en) | 2007-03-05 | 2007-03-05 | Write driver of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100857875B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583203A (en) | 1983-01-14 | 1986-04-15 | Standard Telephones & Cables | Memory output circuit |
KR100318438B1 (en) | 1999-06-28 | 2001-12-24 | 박종섭 | Semiconductor memory device for performing stable write operation |
-
2007
- 2007-03-05 KR KR1020070021408A patent/KR100857875B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583203A (en) | 1983-01-14 | 1986-04-15 | Standard Telephones & Cables | Memory output circuit |
KR100318438B1 (en) | 1999-06-28 | 2001-12-24 | 박종섭 | Semiconductor memory device for performing stable write operation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3903674B2 (en) | Semiconductor memory device | |
US7489165B2 (en) | Method and apparatus for amplifying a regulated differential signal to a higher voltage | |
US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
JPH097374A (en) | Data output buffer of semiconductor memory device | |
US6198674B1 (en) | Data strobe signal generator of semiconductor device using toggled pull-up and pull-down signals | |
US6504774B2 (en) | DDR SDRAM for stable read operation | |
KR100297717B1 (en) | I/O sense amplifier of semiconductor memory and semiconductor memory using the same | |
KR20080065100A (en) | Semiconductor memory device and operation method thereof | |
JP3846764B2 (en) | Synchronous semiconductor memory device and method for precharging data input / output line thereof | |
KR20010005097A (en) | Method and device to precharge global data bus of semiconductor memory device | |
JPH10240372A (en) | Internal clock generation circuit and internal clock generation method for semiconductor device | |
KR20050099773A (en) | Internal clock doubler and semiconductor memory device having the same and data output method thereof | |
US5983314A (en) | Output buffer having inherently precise data masking | |
US7130232B2 (en) | Integrated circuit devices having multiple precharge circuits and methods of operating the same | |
KR100857875B1 (en) | Write driver of semiconductor device | |
US6243302B1 (en) | Apparatus for outputting data using common pull-up/pull-down lines with reduced load | |
US6292402B1 (en) | Prefetch write driver for a random access memory | |
US7054210B2 (en) | Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same | |
KR20080083432A (en) | Write driver of semiconductor memory device and operation method thereof | |
US8154937B2 (en) | Auto-precharge signal generator | |
JP3542525B2 (en) | Semiconductor storage device | |
KR100706833B1 (en) | Apparatus and method for writing data of semiconductor memory | |
KR100991384B1 (en) | Semiconductor memory device and operation method thereof | |
KR100616489B1 (en) | Data ouput stage device in semiconductor memory device | |
KR0164394B1 (en) | Data pass control circuit for semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |