KR100850495B1 - 유기 박막 트랜지스터 및 그 제조방법 - Google Patents

유기 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100850495B1
KR100850495B1 KR1020070021044A KR20070021044A KR100850495B1 KR 100850495 B1 KR100850495 B1 KR 100850495B1 KR 1020070021044 A KR1020070021044 A KR 1020070021044A KR 20070021044 A KR20070021044 A KR 20070021044A KR 100850495 B1 KR100850495 B1 KR 100850495B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
amorphous carbon
organic thin
insulating layer
Prior art date
Application number
KR1020070021044A
Other languages
English (en)
Inventor
홍병유
정일섭
박용섭
서광유
이철우
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070021044A priority Critical patent/KR100850495B1/ko
Application granted granted Critical
Publication of KR100850495B1 publication Critical patent/KR100850495B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F19/00—Advertising or display means not otherwise provided for
    • G09F19/22—Advertising or display means on roads, walls or similar surfaces, e.g. illuminated
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/20—Illuminated signs; Luminous advertising with luminescent surfaces or parts
    • G09F13/22—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F7/00—Signs, name or number plates, letters, numerals, or symbols; Panels or boards
    • G09F7/18—Means for attaching signs, plates, panels, or boards to a supporting structure
    • G09F2007/1873—Means for attaching signs, plates, panels, or boards to a supporting structure characterised by the type of sign
    • G09F2007/1891—Means for attaching signs, plates, panels, or boards to a supporting structure characterised by the type of sign modular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/20—Illuminated signs; Luminous advertising with luminescent surfaces or parts
    • G09F13/22—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent
    • G09F2013/222—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent with LEDs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Marketing (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 기판, 상기 기판 상부에 배치된 게이트 전극, 상기 게이트 전극 상부에 배치된 절연층, 상기 절연층 상부에 배치된 수소화된 비정질 탄소 박막, 상기 수소화된 탄소 박막 상부에 배치된 활성층 및 상기 활성층 상부에 배치된 소스 전극 및 드레인 전극을 포함하고, 상기 기판은 폴리이미드(Polyimide) 또는 폴리에테르설폰(PES) 기판인 트랜지스터 및 그 제조방법을 제공함으로써, 수소화된 비정질 탄소 박막을 이용하여 절연층에 생기는 핀홀 등의 생성을 방지하고, 높은 표면에너지를 감소시켜 활성층 증착 시 밀집도를 높이며, 수소화된 비정질 탄소 박막의 절연특성을 부가하여 유기 절연층의 절연특성을 향상시키는 효과가 있다.
유기 박막 트랜지스터, 수소화된 비정질 탄소 박막, 비대칭 마그네트론 스퍼터링법

Description

유기 박막 트랜지스터 및 그 제조방법{Organic Thin Film Transistor And Method for Fabricating the same}
도 1은 발명의 실시예에 따른 유기 박막 트랜지스터의 게이트 절연층 제조장치의 구성을 간략하게 보인 예시도.
도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조 과정을 보인 흐름도.
도 3은 본 발명의 실시예에 따른 게이트 전극과 게이트 유기 절연층 형성을 보인 예시도.
도 4는 본 발명의 실시예에 따른 게이트 전극 위에 형성된 유기 절연층 상의 수소화된 비정질 탄소 박막 형성을 보인 예시도.
도 5는 본 발명의 실시예에 따라 활성층, 소오스 전극 및 드레인 전극을 형성하여 이루어진 유기 박막 트랜지스터의 구조를 보인 예시도.
도 6은 종래 방법에 따라 형성되어진 게이트 전극상의 유기 절연층의 표면 상태를 보인 예시도.
도 7은 본 발명에 따라 게이트 전극 위에 합성된 유기 절연층 상에 형성된 수소화된 비정질 탄소 박막의 표면 상태를 보인 예시도.
도 8은 종래 방법에 따라 형성된 게이트 전극 상의 유기 절연층의 접촉각을 보인 예시도.
도 9는 본 발명의 실시예에 따라 게이트 전극 위에 합성된 유기 절연층 상에 형성된 수소화된 비정질 탄소 박막의 접촉각을 보인 예시도.
도 10은 종래 방법에 따른 유기 박막 트랜지스터에서 유기 절연층 위에 형성된 활성층 표면 상태를 보인 예시도.
도 11은 본 발명의 실시예에 따른 유기 박막 트랜지스터에서 유기 절연층 상에 증착된 수소화된 비정질 탄소 박막 위에 형성된 활성층의 표면 상태를 보인 예시도.
**도면에 사용된 주요부호에 대한 설명**
100 : 기판 200 : 게이트 전극
300 : 절연층 400 : 수소환된 비정질 탄소 박막
500 : 활성층 600 : 소오스 전극
700 : 드레인 전극
본 발명은 유기 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 수소화된 비정질 탄소 박막을 게이트 절연층과 유기 활성층 사이에 포함되도록 하는 트랜지스터 및 그 제조방법에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 구조의 기존 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.
특히 액정 디스플레이 장치나 유기발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용하기 때문에 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문 제점을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터({Organic Thin Film Transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
그러나 유기 박막 트랜지스터의 경우 게이트 절연층과 유기 반도체의 계면 상태에 따라 유기 반도체의 결정입자방향이나 결정화 정도, 계면의 조도(roughness) 등이 변하게 되어 전계 이동도에 큰 영향을 미친다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 창안한 것으로서, 유기 활성층의 밀집도를 높이고, 게이트 절연층의 핀홀을 제거하기 위해 수소화된 비정질 탄소 박막을 이용하는 트랜지스터 및 제조방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 유기 박막 트랜지스터는, 기판, 상기 기판 상부에 배치된 게이트 전극, 상기 게이트 전극 상부에 배치된 절연층, 상기 절연층 상부에 배치된 수소화된 비정질 탄소 박막, 상기 수소화된 탄소 박막 상부에 배치된 활성층 및 상기 활성층 상부에 배치된 소스 전극 및 드레인 전극을 포함하고, 상기 기판은 폴리이미드(Polyimide) 또는 폴리에테르설폰(PES) 기 판인 것을 특징으로 한다.
또한, 본 발명에 따른 유기박막 트랜지스터의 제조방법에 있어서, 기판 상에 증착되는 게이트 절연층과 유기 활성층 사이에 수소화된 비정질 탄소 박막이 형성되도록 하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 유기박막 트랜지스터의 제조방법에 있어서, 상기 기판 상부와 게이트 절연층 하부 사이에 게이트 전극으로 금(Au)박막이 형성되도록 하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 유기박막 트랜지스터의 제조방법에 있어서, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 절연층을 형성하는 단계, 상기 절연층 상부에 수소화된 비정질 탄소 박막을 형성하는 단계, 상기 수소화된 비정질 탄소 박막 상부에 활성층을 형성하는 단계 및 상기 활성층 상부에 소오스 및 드레인 전극을 형성하는 단계를 포함하고, 상기 기판은 폴리이미드(Polyimide) 또는 폴리에테르설폰(PES) 기판인 것을 특징으로 한다.
이하, 본 발명의 실시예에 따른 구성을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 유기 박막 트랜지스터의 게이트 절연층 제조장치의 구성을 간략하게 보인 예시도로서, 이에 도시한 바와 같이 기판(100)을 지지하는 지지수단(110), 상기 지지수단(110)이 설치된 진공 챔버(120), 상기 지지수단(110)을 진공 챔버(120) 내에 고정시키는 지그(130), 상기 챔버(120) 내로 아르곤 가스(Ar), 질소(N2), 산소(O2), 암모니아 가스(NH3) 및 아세틸렌 가스(C2H2)를 공급하기 위한 가스공급라인(131), 상기 진공 챔버(120) 냉각을 위한 4개의 냉각라인(132) 및 플라즈마 생성을 위한 2개의 전자석 파워(140, 141)에 연결된 2의 흑연(graphite) 타겟(150, 151)으로 구성한다.
또한, 도면에는 도시하지 않았지만 암모니아 가스(NH3) 및 아세틸렌 가스(C2H2)를 설정비율로 혼합되도록 주입을 제어하는 가스제어수단을 더 포함한다.
이와 같이 구성한 제조 장치에 의한, 본 발명에 따른 실시예에 따른 제조 과정을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조 과정을 보인 흐름도이다.
도 3은 본 발명의 실시예에 따른 게이트 전극과 게이트 절연층 형성을 보인 예시도이다.
도 4는 본 발명의 실시예에 따른 게이트 전극 위에 형성된 유기 절연층 상의 수소화된 비정질 탄소 박막 형성을 보인 예시도이다.
도 5는 본 발명의 실시예에 따라 활성층, 소오스 전극 및 드레인 전극을 형성하여 이루어진 유기 박막 트랜지스터를 보인 예시도이다.
상기 도 2 및 도 3에 도시한 바와 같이 기판(100) 상부에 게이트 전극(200)인 금(Au) 박막을 성장시켜 형성하고(Step 1), 그 상부에 절연층(300)을 형성한 다(Step 2).
상기 기판(100)은 폴리에테르설폰(Polyethersulfone) 또는 폴리이미드(Polyimide) 기판을 사용하며, 상기 절연층(300)은 폴리비닐카본네이트(Polyvinylcabonate, PVCn) 또는 폴리비닐페놀(Polyvinylphenol, PVC)로 이루어진다.
상기 단계(Step 2)에서 형성한 절연층(300) 상부에도 4에 도시한 바와 같이 수소화된 비정질 탄소 박막(400)을 형성한다(Step 3).
본 발명에서는 상기 수소화된 비정질 탄소 박막 형성시에 비대칭 마그네트론 스퍼터링법(closed-field unbalance magnetron sputtering)을 이용하는데, 4 인치(inch) 이상의 대면적 증착 및 100℃ 이하의 저온에서 공정이 가능하고, 다양한 기판 위에 증착할 수 있다는 장점을 가진다.
상기 수소화된 비정질 탄소 박막 형성 시 초기 진공은 10-6 Torr의 고진공으로, 이후 플라즈마 활성화를 위하여 1 mTorr의 증착 압력으로 형성하며, 스퍼터링 가스와 반응 가스인 아르곤 가스(Ar)와 아세틸렌 가스(C2H2) 주입된 혼합 후에는 9 mTorr의 증착압력으로 30 ~ 50 nm의 두께로 증착한다.
이때, 상기 아르곤 가스(Ar)와 아세틸렌 가스(C2H2)는 50 : 50으로 혼합하는데, 아세틸렌 가스(C2H2)의 비율을 높인 이유는 수소화된 비정질 탄소 박막의 절연 특성을 향상시키기 위한 것이다.
또한, 상기 수소화된 비정질 탄소 박막의 절연 특성은 1× 106 Ωcm 이상의 비저항특성이 유지되도록 한다.
이후, 도 5에 도시한 바와 같이 상기 단계(Step 3)에서 형성된 수소화된 비정질 탄소 박막(400) 상부에 활성층(Pentacene, 500)을 증착시키고(Step 4), 다시 그 상부에 소오스 전극(600)과 드레인 전극(700)을 증착한다(Step 5).
상기와 같은 방법에 따른 본 발명과 종래 방법에 따른 유기 박막 트랜지스터를 비교해 보면 다음과 같다.
도 6은 종래 방법에 따라 형성된 게이트 전극 상의 유기 절연층의 표면 상태를 보인 예시도로서, 이에 도시한 바와 같이 일반적으로 스핀 코팅(spin coating)법에 의해 제작되어진 폴리비닐카본네이트(PVCn) 또는 폴리비닐페놀(PVC) 등의 유기 절연층의 표면에는 핀홀 등이 생기지만, 7에 도시한 바와 같이 본 발명에서는 절연층 상부에 수소화된 비정질 탄소 박막을 성장시킴으로써, 핀홀 등이 제거됨을 알 수 있다.
또한, 도 8은 종래 방법에 따라 형성된 게이트 전극 상의 유기 절연층의 접촉각을 보인 예시도이고, 도 9는 본 발명의 실시예에 따라 게이트 전극 위에 합성된 유지 절연층 위에 형성된 수소화된 비정질 탄소 박막의 접촉각을 보인 예시도이다.
일반적으로, 표면에너지에 따라 접촉각(contact angle)이 결정되는데, 도 8에 도시한 바와 같이 약 70° 정도의 높은 표면에너지를 가져 결국, 도 10에 도시한 바와 같이, 상기 높은 표면에너지는 유기 활성층 형성 시 결정입자방향이나 결 정화 정도에 영향을 미친다.
그러나 도 9 및 도 11에 도시한 바와 같이 본 발명에서는 접촉각이 90° 정도로, 상대적으로 70°일 경우보다 표면에너지가 감소한 것을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 유기 박막 트랜지스터 및 그 제조방법은, 수소화된 비정질 탄소 박막을 이용하여 유기 절연층에 생기는 핀홀 등의 생성을 방지하고, 높은 표면에너지를 감소시켜 활성층 증착 시 밀집도를 높이며, 수소화된 비정질 탄소 박막의 절연특성을 부가하여 유기 절연층의 절연특성을 향상시키는 효과가 있다.

Claims (21)

  1. 유기박막 트랜지스터의 제조방법에 있어서,
    기판 상에 증착되는 게이트 절연층과 유기 활성층 사이에 수소화된 비정질 탄소 박막이 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 기판 상부와 게이트 절연층 하부 사이에 게이트 전극으로 금(Au)박막이 형성되도록 하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  3. 제1항에 있어서,
    상기 기판은 폴리에테르설폰(Polyethersulfone) 또는 폴리이미드(Polyimide) 기판인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  4. 제1항에 있어서,
    상기 절연층은 폴리비닐카본네이트(Polyvinylcabonate) 또는 폴리비닐페놀(Polyvinylphenol)로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  5. 제1항에 있어서,
    상기 절연층 상부에 수소화된 비정질 탄소 박막 형성 시 9 mTorr의 증착압력으로 30~ 50 nm 이하의 두께로 성장시키는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  6. 제1항에 있어서,
    상기 수소화된 비정질 탄소 박막은 비대칭 마그네트론 스퍼터링(CFUBM sputtering)법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  7. 제6항에 있어서, 상기 스퍼터링 시
    스퍼터 가스와 반응가스인 아르곤 가스(Ar)와 아세틸렌 가스(C2H2)를 50 : 50 sccm으로 혼합하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  8. 제1항에 있어서,
    상기 수소화된 비정질 탄소 박막은 절연특성이 1× 106 Ωcm 이상의 비저항을 갖는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  9. 제1항에 있어서,
    상기 수소화된 비정질 탄소 박막은 표면 거칠기가 0.1 nm 이하이고, 접촉각이 85° 이상인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  10. 기판 상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 상부에 절연층을 형성하는 단계,
    상기 절연층 상부에 수소화된 비정질 탄소 박막을 형성하는 단계,
    상기 수소화된 비정질 탄소 박막 상부에 활성층을 형성하는 단계 및
    상기 활성층 상부에 소오스 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 기판은 폴리이미드(Polyimide) 또는 폴리에테르설폰(PES) 기판인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  11. 제10항에 있어서,
    상기 게이트 전극은 금(Au) 박막인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  12. 제10항에 있어서,
    상기 절연층은 폴리비닐카본네이트(Polyvinylcabonate) 또는 폴리비닐페놀(Polyvinylphenol)로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  13. 제10항에 있어서,
    상기 절연층 상부에 수소화된 비정질 탄소 박막 형성 시 9 mTorr의 증착압력으로 30~ 50 nm 이하의 두께로 성장시키는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  14. 제10항에 있어서,
    상기 수소화된 비정질 탄소 박막은 비대칭 마그네트론 스퍼터링(CFUBM sputtering)법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  15. 제14항에 있어서, 상기 스퍼터링 시
    스퍼터 가스와 반응가스인 아르곤 가스(Ar)와 아세틸렌 가스(C2H2)를 50 : 50 sccm으로 혼합하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  16. 제10항에 있어서,
    상기 수소화된 비정질 탄소 박막은 절연특성이 1× 106 Ωcm 이상의 비저항을 갖는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  17. 제10항에 있어서,
    상기 수소화된 비정질 탄소 박막은 표면 거칠기가 0.1 nm 이하이고, 접촉각이 85° 이상인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  18. 기판,
    상기 기판 상부에 배치된 게이트 전극,
    상기 게이트 전극 상부에 배치된 절연층,
    상기 절연층 상부에 배치된 수소화된 비정질 탄소 박막,
    상기 수소화된 탄소 박막 상부에 배치된 활성층 및
    상기 활성층 상부에 배치된 소스 전극 및 드레인 전극을 포함하고,
    상기 기판은 폴리이미드(Polyimide) 또는 폴리에테르설폰(PES) 기판인 것을 특징으로 하는 유기 박막 트랜지스터.
  19. 제18항에 있어서,
    상기 게이트 전극은 금(Au) 박막인 것을 특징으로 하는 유기 박막 트랜지스터.
  20. 제18항에 있어서,
    상기 절연층은 폴리비닐카본네이트(Polyvinylcabonate) 또는 폴리비닐페놀(Polyvinylphenol)로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  21. 제18항에 있어서,
    상기 수소화된 비정질 탄소 박막은 비대칭 마그네트론 스퍼터링(CFUBM sputtering)법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020070021044A 2007-03-02 2007-03-02 유기 박막 트랜지스터 및 그 제조방법 KR100850495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070021044A KR100850495B1 (ko) 2007-03-02 2007-03-02 유기 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021044A KR100850495B1 (ko) 2007-03-02 2007-03-02 유기 박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100850495B1 true KR100850495B1 (ko) 2008-08-05

Family

ID=39881210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021044A KR100850495B1 (ko) 2007-03-02 2007-03-02 유기 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100850495B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
US9991017B2 (en) 2014-10-16 2018-06-05 Samsung Electronics Co., Ltd. Method of forming amorphous carbon monolayer and electronic device including amorphous carbon monolayer
KR20200083324A (ko) 2018-12-31 2020-07-08 충남대학교산학협력단 탄화수소 박막, 탄화수소 박막의 제조방법 및 탄화수소 박막을 포함하는 반도체 소자
KR20210047287A (ko) 2018-12-31 2021-04-29 충남대학교산학협력단 탄화수소 박막의 제조방법
KR20210154562A (ko) 2020-06-12 2021-12-21 충남대학교산학협력단 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
KR20210157756A (ko) 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001722A (ko) * 1999-11-22 2002-01-09 이데이 노부유끼 기능성 디바이스 및 그 제조 방법
JP2002246311A (ja) * 2001-02-19 2002-08-30 Sony Corp 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002293687A (ja) * 2001-03-29 2002-10-09 Sony Corp 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002299238A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
KR20050039730A (ko) * 2001-11-05 2005-04-29 쓰리엠 이노베이티브 프로퍼티즈 컴파니 실록산 중합체 계면을 갖는 유기 박막 트랜지스터
KR20050052449A (ko) * 1999-05-14 2005-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052449A (ko) * 1999-05-14 2005-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20020001722A (ko) * 1999-11-22 2002-01-09 이데이 노부유끼 기능성 디바이스 및 그 제조 방법
JP2002246311A (ja) * 2001-02-19 2002-08-30 Sony Corp 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002293687A (ja) * 2001-03-29 2002-10-09 Sony Corp 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002299238A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
KR20050039730A (ko) * 2001-11-05 2005-04-29 쓰리엠 이노베이티브 프로퍼티즈 컴파니 실록산 중합체 계면을 갖는 유기 박막 트랜지스터

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991017B2 (en) 2014-10-16 2018-06-05 Samsung Electronics Co., Ltd. Method of forming amorphous carbon monolayer and electronic device including amorphous carbon monolayer
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
US10204997B2 (en) 2016-09-21 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
KR20200083324A (ko) 2018-12-31 2020-07-08 충남대학교산학협력단 탄화수소 박막, 탄화수소 박막의 제조방법 및 탄화수소 박막을 포함하는 반도체 소자
KR20210047287A (ko) 2018-12-31 2021-04-29 충남대학교산학협력단 탄화수소 박막의 제조방법
KR20210154562A (ko) 2020-06-12 2021-12-21 충남대학교산학협력단 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
KR20210157756A (ko) 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
KR20230058333A (ko) 2020-06-22 2023-05-03 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Similar Documents

Publication Publication Date Title
KR100850495B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
KR100741435B1 (ko) 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자
TWI508283B (zh) 製造場效電晶體之方法
US6909115B2 (en) Semiconductor device applying to the crystalline semiconductor film
US6867117B2 (en) Organic device including semiconducting layer aligned according to microgrooves of photoresist layer
KR100508545B1 (ko) 수직 구조의 반도체 박막 트랜지스터
US6869821B2 (en) Method for producing organic electronic devices on deposited dielectric materials
CN110265548B (zh) 一种铟掺杂n型有机薄膜晶体管及其制备方法
US20090023254A1 (en) Method of forming inorganic insulating layer and method of fabricating array substrate for display device using the same
WO2019001115A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
KR20140088102A (ko) 유기 반도체 소자의 제조 방법, 유기 반도체 소자, 유기 단결정 박막의 성장 방법, 유기 단결정 박막, 전자 기기 및 유기 단결정 박막군
US7563638B2 (en) Semiconductor device and method for manufacturing the same
CN1790727A (zh) 有机薄膜晶体管阵列板及其制造方法
JP5563787B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
US8304763B2 (en) Thin-film semiconductor device and field-effect transistor
US20210343753A1 (en) Display panel and display device
KR101147262B1 (ko) 유기 박막 트랜지스터 소자 및 그의 제조 방법
JP4684543B2 (ja) 分子配列を有する有機半導体層の製造方法
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
JP2006156983A (ja) 半導体装置とその作製方法
JP2004063975A (ja) 電界効果トランジスタ
KR101602834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조방법
KR100752367B1 (ko) 박막트랜지스터 및 그 제조 방법
US8049212B2 (en) Thin film transistor, method of fabricating a thin film transistor and flat panel display device having the same
JP4892814B2 (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee