KR100848364B1 - Package for device and packaging method thereof - Google Patents
Package for device and packaging method thereof Download PDFInfo
- Publication number
- KR100848364B1 KR100848364B1 KR1020070136169A KR20070136169A KR100848364B1 KR 100848364 B1 KR100848364 B1 KR 100848364B1 KR 1020070136169 A KR1020070136169 A KR 1020070136169A KR 20070136169 A KR20070136169 A KR 20070136169A KR 100848364 B1 KR100848364 B1 KR 100848364B1
- Authority
- KR
- South Korea
- Prior art keywords
- sealing ring
- cap
- substrate
- ring pad
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 64
- 238000004806 packaging method and process Methods 0.000 title claims description 16
- 238000007789 sealing Methods 0.000 claims abstract description 220
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000002161 passivation Methods 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000000919 ceramic Substances 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 63
- 230000008569 process Effects 0.000 claims description 22
- 238000009713 electroplating Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 59
- 238000010897 surface acoustic wave method Methods 0.000 description 38
- 239000010949 copper Substances 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 7
- 230000004927 fusion Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 2
- 241000482268 Zea mays subsp. mays Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910003327 LiNbO3 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
본 발명은 전자 소자 패키지 및 전자 소자 패키징 방법에 관한 것으로서, 보다 상세하게는 실링이 요구되는 소자층을 갖는 기판의 실링 영역을 실링시키면서 웨이퍼 레벨로 패키징하는 전자 소자 패키지 및 전자 소자 패키징 방법에 관한 것이다.The present invention relates to an electronic device package and an electronic device packaging method, and more particularly, to an electronic device package and an electronic device packaging method for packaging at a wafer level while sealing a sealing area of a substrate having a device layer requiring sealing. .
일반적으로 전자 부품 중에 사용되는 각종 소자는 소자 고유의 특성을 갖고, 이러한 고유 특성을 발현하기 위하여 소정 공간의 실링 영역을 형성하여야 하는 소자들이 있다. 예를 들어 SAW(Surface Acoustic Wave) 필터, TCXO(Temparature Compensation Crystal Osillator, 온도 보상형 수정 발진기), FBAR(Film Bulk Acoustic Resonator) 필터 등이 있다.In general, various devices used in electronic components have device-specific characteristics, and there are devices that must form a sealing area of a predetermined space in order to express such unique characteristics. Examples include Surface Acoustic Wave (SAW) filters, Temporal Compensation Crystal Osillator (TCXO) filters, and Film Bulk Acoustic Resonator (FBAR) filters.
예를 들면 SAW 필터는 압전체 단결정(수정이나 LiNbO3(LN), LiTaO3(LT))을 사용하여 입력단 쪽의 전파를 공진시켜 압전체의 특징인 표면탄성파를 발진시켜 출력단에서 필요한 주파수만을 걸러내는 역할을 하는 필터로서, 공진 공간을 확보하 고, 외부 영향에 의한 간섭을 최소화하기 위하여 표면에 에어 캐비티, 즉 실링 영역을 밀폐하는 패키징 기술을 확보하여야 한다.For example, SAW filter uses piezoelectric single crystal (Crystal or LiNbO 3 (LN), LiTaO 3 (LT)) to resonate the radio wave at the input side to oscillate surface acoustic wave that is characteristic of the piezoelectric element to filter out only the required frequency at the output stage. In order to secure a resonance space and to minimize interference due to external influences, a packaging technology for sealing an air cavity, that is, a sealing area, must be secured to the surface.
전술된 SAW 필터와 같이 소자의 고유 특성을 발현하기 위하여 소정 공간의 실링 영역이 요구되는 소자들은 실링 영역을 밀폐하여야 하는데, 종래에는 대부분 세라믹 패키지(CLCC; Ceramic Leadless Chip Carrier) 기술이 사용되었다. 이러한 세라믹 패키지는 견고하다는 장점이 있는 반면에 가격이 비싸다는 점과 소형화가 어렵다는 점이 단점으로 지적된다.Like the SAW filter described above, devices requiring a sealing area of a predetermined space in order to express unique characteristics of the device should seal the sealing area. In the past, ceramic leadless chip carrier (CLCC) technology has been used. While the ceramic package has the advantage of being robust, the disadvantage is that it is expensive and difficult to miniaturize.
전술된 장점 및 단점 때문에 높은 신뢰성이 요구되고 크기나 가격에 대한 요구가 상대적으로 적은 고가의 제품에 세라믹 패키지가 지금도 많이 채택되고 있다. 하지만, 가격 경쟁이 심하고 소형화가 중요한 제품, 예를 들어 핸드폰용 부품과 같은 제품은 경박 단소화 경향 때문에 크기와 높이를 최소화하는 것이 핵심 사항으로 부각되고 있지만 종래의 세라믹 패키지로는 이를 만족시키지 못하는 문제점이 있었다.Due to the advantages and disadvantages described above, ceramic packages are still widely employed in expensive products which require high reliability and have relatively small demands on size or price. However, products with high price competition and miniaturization, for example, mobile phone parts, have been emphasized to minimize size and height due to light and thin tendency, but problems with conventional ceramic packages are not satisfied. There was this.
본 발명은 상술된 문제점을 해결하기 위하여 안출된 것으로서, 저비용으로 높은 실링 신뢰성을 갖고, 웨이퍼 레벨로 패키징 할 수 있도록 하는 전자 소자 패키지 및 전자 소자 패키징 방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned problems, and has an object of providing an electronic device package and an electronic device packaging method capable of packaging at a wafer level with high sealing reliability at low cost.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 전자 소자 패키지는 기판과, 상기 기판 상에 형성되는 소자층과, 상기 소자층을 둘러싸도록 형성되는 루프 형태의 제 1 실링 링 패드를 포함하는 소자부와; 상기 소자층 상부에 빈 공간이 형성되도록 상기 기판과 대향되어 이격 배치되는 캡과, 상기 제 1 실링 링 패드와 대응되도록 상기 캡의 일면에 형성되는 제 2 실링 링 패드를 포함하는 캡부와; 상기 제 1 및 제 2 실링 링 패드 사이에서 상기 제 1 및 제 2 실링 링 패드를 접합하는 실링 링을 포함하는 것을 특징으로 한다.An electronic device package according to the present invention for achieving the above object is a device portion including a substrate, an element layer formed on the substrate, and a loop-shaped first sealing ring pad formed to surround the element layer Wow; A cap part including a cap spaced apart from the substrate so as to form an empty space on the device layer, and a second sealing ring pad formed on one surface of the cap to correspond to the first sealing ring pad; And a sealing ring for joining the first and second sealing ring pads between the first and second sealing ring pads.
이때 상기 캡은 Si 웨이퍼, Si 판넬, 유리 판넬, 플라스틱 판넬, 세라믹 판넬 또는 금속 판넬 중 선택되는 어느 하나인 것을 특징으로 한다.At this time, the cap is characterized in that any one selected from Si wafer, Si panel, glass panel, plastic panel, ceramic panel or metal panel.
상기 기판 상에는 상기 소자층과 연결 배선으로 연결되는 외부 단자 전극이 형성되고, 상기 연결 배선을 피복하면서 상기 소자층 및 외부 단자 전극을 노출하도록 형성되는 패시베이션이 더 형성되는 것을 특징으로 한다.An external terminal electrode connected to the device layer through a connection line is formed on the substrate, and a passivation layer is formed to expose the device layer and the external terminal electrode while covering the connection line.
이때 상기 패시베이션은 폴리머 코팅재로 이루어지는 것이 바람직하다.At this time, the passivation is preferably made of a polymer coating material.
그리고, 상기 소자층은 제 1 전극 패턴과, 상기 제 1 전극 패턴과 이격된 제 2 전극 패턴으로 이루어지는 것을 특징으로 한다.The device layer may include a first electrode pattern and a second electrode pattern spaced apart from the first electrode pattern.
상기 실링 링은 무연(Pb-free) 솔더 또는 Au-Sn계 솔더인 것을 특징으로 한다.The sealing ring is characterized in that the lead-free (Pb-free) solder or Au-Sn-based solder.
상기 외부 단자 전극에는 외부의 회로와 전기적인 연결을 위한 솔더 볼이 더 융착되는 것을 특징으로 한다.The external terminal electrode is characterized in that the solder ball for the electrical connection with the external circuit is further fused.
만약 상기 솔더 볼이 사용되는 경우, 상기 실링 링은 Au-Sn계 솔더가 사용되는 것을 특징으로 한다. If the solder ball is used, the sealing ring is characterized in that the Au-Sn-based solder is used.
그리고, 상기 솔더 볼이 사용되는 경우, 상기 캡의 상단 높이는 상기 솔더 볼의 상단 높이 보다 낮은 것을 특징으로 한다.And, when the solder ball is used, the top height of the cap is characterized in that lower than the top height of the solder ball.
그리고, 상기 실링 링은 완전히 폐쇄되는 폐쇄타입 루프형태인 것을 특징으로 한다.In addition, the sealing ring is characterized in that the closed loop of the closed type.
또한, 상기 실링 링은 적어도 어느 하나의 지점이 닫히지 않아 공기통로가 형성된 개구타입 루프형태인 것을 특징으로 한다.In addition, the sealing ring is characterized in that the at least one point is closed does not close the opening type loop type air passage is formed.
이때 상기 공기통로를 밀봉하기 위한 폴리머 실링을 더 포함하는 것을 특징으로 한다. At this time, it is characterized in that it further comprises a polymer sealing for sealing the air passage.
그리고, 상기 제 1 실링 링 패드, 제 2 실링 링 패드 및 개구 패턴은 상기 공기통로와 대응되는 지점에서 닫혀지지 않는 루프 형태의 구조를 갖는 것을 특징으로 한다.The first sealing ring pad, the second sealing ring pad, and the opening pattern may have a loop structure that does not close at a point corresponding to the air passage.
그리고, 본 발명의 다른 실시예에 따른 전자 소자 패키지는 기판과, 상기 기판 상에 형성되는 소자층과, 상기 소자층을 둘러싸도록 형성되는 루프 형태의 제 1 실링 링 패드를 포함하는 소자부와; 상기 소자층 상부에 빈 공간이 형성되도록 상기 기판과 대향되어 이격 배치되는 캡과, 상기 제 1 실링 링 패드와 대응되는 개구 패턴을 갖도록 상기 캡의 일면에 형성되는 절연 패시베이션을 포함하는 캡부와; 상기 제 1 실링 링 패드와 상기 캡의 개구 패턴 사이에서 상기 제 1 실링 링 패드와 캡을 접합하는 실링 링을 포함하는 것을 특징으로 할 수 있다.In addition, the electronic device package according to another embodiment of the present invention comprises: a device portion including a substrate, an element layer formed on the substrate, and a first sealing ring pad of a loop shape formed to surround the element layer; A cap part including a cap disposed to face the substrate so as to form an empty space on the device layer, and an insulating passivation formed on one surface of the cap to have an opening pattern corresponding to the first sealing ring pad; It may include a sealing ring for bonding the first sealing ring pad and the cap between the first sealing ring pad and the opening pattern of the cap.
이때 상기 캡은 솔더에 습윤성이 있는 전도성 재질인 것을 특징으로 하고, 바람직하게 상기 캡은 Cu 판넬 또는 Ni 판넬인 것을 특징으로 한다.In this case, the cap is characterized in that the conductive material is wettable to the solder, preferably the cap is characterized in that the Cu panel or Ni panel.
본 발명에 따른 전자 소자 패키징 방법은 기판을 준비하는 단계와; 상기 기판 상에 소정의 패턴으로 소자층을 형성하는 단계와; 상기 소자층을 둘러싸도록 제 1 실링 링 패드를 형성하는 단계와; 캡을 준비하는 단계와; 상기 캡 상에 상기 제 1 실링 링 패드와 대응되는 제 2 실링 링 패드를 형성하는 단계와; 상기 캡을 기판에 대향배치시키고, 상기 제 1 및 제 2 실링 링 패드를 실링 링으로 접합시키는 단계를 포함하는 것을 특징으로 한다.An electronic device packaging method according to the present invention comprises the steps of preparing a substrate; Forming an element layer on the substrate in a predetermined pattern; Forming a first sealing ring pad to surround the device layer; Preparing a cap; Forming a second sealing ring pad corresponding to the first sealing ring pad on the cap; Opposing the cap to the substrate, and bonding the first and second sealing ring pads to the sealing ring.
이때 상기 실링 링은 제 2 실링 링 패드 상에 형성시키는 것을 특징으로 한다.At this time, the sealing ring is characterized in that formed on the second sealing ring pad.
그리고, 상기 제 2 실링 링 패드 및 실링 링의 형성은 상기 캡 상에 TiW와 Cu를 각각 스퍼터링하여 TiW/Cu 이중막을 형성하는 단계와; 상기 TiW/Cu 이중막 상부에 PR을 코팅하고 포토공정을 통하여 제 2 실링 링 패드가 형성되는 위치를 패터닝하는 단계와; 패터닝된 위치에 Cu를 전기 도금하는 단계와; 상기 Cu 상부에 솔더를 전기 도금하는 단계와; 상기 PR의 제거 및 TiW/Cu 이중막을 에칭하여 패터닝된 자리에 Cu 및 솔더를 잔류시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.The second sealing ring pad and the sealing ring may be formed by sputtering TiW and Cu on the cap to form a TiW / Cu double layer; Coating a PR on the TiW / Cu double layer and patterning a position at which a second sealing ring pad is formed through a photo process; Electroplating Cu at the patterned position; Electroplating solder on top of the Cu; Removing the PR and etching the TiW / Cu double layer to leave Cu and solder in the patterned site.
그리고, 상기 실링 링은 절연 패시베이션 상의 개구 패턴에 형성시키는 것을 특징으로 한다.The sealing ring is formed in the opening pattern on the insulating passivation.
이때 상기 실링 링의 형성은 상기 캡 상에 형성된 절연 패시베인션의 개구 패턴에 솔더를 전기 도금하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In this case, the sealing ring may be formed by electroplating solder on the opening pattern of the insulating passivation formed on the cap.
그리고, 상기 소자층을 형성하는 단계에서 상기 소자층과 연결 배선으로 연결되는 외부 단자 전극을 더 형성하는 것을 특징으로 한다.Further, in the forming of the device layer, an external terminal electrode connected to the device layer by connection wires may be further formed.
또한, 상기 소자층을 형성하는 단계 이후에, 상기 연결배선을 피복하면서 상기 소자층 및 외부 단자 전극을 노출하는 패시베이션을 형성하는 단계를 더 포함하는 것을 특징으로 한다.In addition, after the forming of the device layer, further comprising the step of forming a passivation to expose the device layer and the external terminal electrode while covering the connection wiring.
그리고, 상기 외부 단자 전극에 솔더 볼을 융착시키는 단계를 더 포함하는 것을 특징으로 한다.The method may further include fusing a solder ball to the external terminal electrode.
그리고, 상기 제 1 실링 링 패드의 형성은 상기 패시베이션 상에 TiW와 Cu를 각각 스퍼터링하여 TiW/Cu 이중막을 형성하는 단계와; 상기 TiW/Cu 이중막 상부에 PR을 코팅하고 포토공정을 통하여 제 1 실링 링 패드가 형성되는 위치를 패터닝하는 단계와; 패터닝된 위치에 Cu를 전기 도금하는 단계와; 상기 PR의 제거 및 TiW/Cu 이중막을 에칭하여 패터닝된 자리에 Cu로 잔류시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.The first sealing ring pad may be formed by sputtering TiW and Cu on the passivation to form a TiW / Cu double layer; Coating a PR on the TiW / Cu double layer and patterning a position at which the first sealing ring pad is formed through a photo process; Electroplating Cu at the patterned position; Removing the PR and etching the TiW / Cu double layer to leave Cu at the patterned site.
더불어 상기 기판을 준비하는 단계에서 상기 기판은 다수의 소자 다이를 포함하는 기판 판넬로 제작되고, 캡을 준비하는 단계에서 상기 캡은 다수의 캡 다이 를 포함하는 캡 판넬로 제작되며, 상기 캡 판넬은 각각의 캡 다이 별로 분리된 다음, 상기 기판 판넬에 대향배치되어 실링 링으로 접합되는 것을 특징으로 한다.In addition, in the preparing of the substrate, the substrate is made of a substrate panel including a plurality of device dies, and in the preparing of the cap, the cap is made of a cap panel including a plurality of cap dies. Each cap die is separated, and then disposed opposite to the substrate panel and bonded to the sealing ring.
그리고, 상기 기판 판넬은 각각의 캡 다이 별로 접합된 다음, 각각의 소자 다이 별로 분리하는 것을 특징으로 한다.The substrate panel is bonded to each cap die and then separated by each device die.
그리고 본 발명의 다른 실시예에 따른 전자 소자 패키징 방법은 기판을 준비하는 단계와; 상기 기판 상에 소정의 패턴으로 소자층을 형성하는 단계와; 상기 소자층을 둘러싸도록 제 1 실링 링 패드를 형성하는 단계와; 캡을 준비하는 단계와; 상기 캡 상에 상기 제 1 실링 링 패드와 대응되는 개구 패턴이 형성되도록 절연 패시베이션을 형성하는 단계와; 상기 캡을 기판에 대향배치시키고, 상기 제 1 실링 링 패드와 캡의 개구 패턴 사이에서 상기 제 1 실링 링 패드와 캡을 실링 링으로 접합시키는 단계를 포함하는 것을 특징으로 할 수 있다.And an electronic device packaging method according to another embodiment of the present invention comprises the steps of preparing a substrate; Forming an element layer on the substrate in a predetermined pattern; Forming a first sealing ring pad to surround the device layer; Preparing a cap; Forming an insulating passivation on the cap such that an opening pattern corresponding to the first sealing ring pad is formed; And disposing the cap on a substrate, and bonding the first sealing ring pad and the cap to a sealing ring between the first sealing ring pad and the opening pattern of the cap.
이때 상기 캡을 준비하는 단계에서, 상기 캡은 솔더에 습윤성이 있는 전도성 재질을 이용하여 준비하는 것을 특징으로 한다.At this time, in the step of preparing the cap, the cap is characterized in that by using a conductive material that is wettable to the solder.
본 발명에 따르면, 별도의 패키지 부재를 사용하지 않음으로써 전자 소자 패키지의 크기를 전자 소자의 크기와 완전히 동일하게 만들 수 있는 효과가 있다.According to the present invention, the size of the electronic device package can be made exactly the same as the size of the electronic device by not using a separate package member.
또한, 리플로우 공정에 의해 솔더를 이용하여 실링 영역을 밀폐시킴으로써 공정을 단순화시킬 수 있어, 생산성의 향상 및 제품 생산 단가를 낮추는 효과가 있다.In addition, the process can be simplified by sealing the sealing region using solder by the reflow process, thereby improving productivity and lowering the production cost of the product.
먼저, 장치 및 전자회로의 구성요소가 되는 각종 전자 소자들은 소자 각각의 고유 특성을 바람직하게 발현시키기 위하여 실링 영역을 패키징하는 패키지구조를 포함하는 것이 통상적인데, 이하, 본 발명에서는 이러한 전자 소자와 패키지구조를 포함하여 '전자 소자 패키지'라 명명하겠으며, 본 발명에서는 SAW 필터를 예로 하여 본 발명의 바람직한 실시예를 설명하겠다.First, various electronic devices that are components of a device and an electronic circuit generally include a package structure for packaging a sealing region in order to express the unique characteristics of each device. Hereinafter, in the present invention, such electronic devices and packages are described. It will be referred to as an 'electronic device package' including the structure, in the present invention will be described a preferred embodiment of the present invention by taking the SAW filter as an example.
상기 SAW(Surface Acoustic Wave) 필터는 수정, 탄탈산염 리튬 등으로 이루어진 압전기판 상에 입력 IDT(Inter Digital Transducer) 및 출력 IDT의 패턴을 형성하고, 상기 입력 IDT 및 출력 IDT에 각각 전극이 형성되도록 구성된다. 따라서, 전극을 통하여 입력 IDT로 고주파 전계를 인가하면 입력 IDT에서 탄성표면파(SAW)를 발진시키고, 발진된 탄성표면파 중 필요한 주파수만을 출력 IDT에서 걸러줌으로써 신호 주파수 성분과 위상 성분을 제어하여 인접 채널신호를 제거하고 수신채널신호를 정형하는 대역통과필터(Band Pass Filter)로 기능하게 된다.The SAW (Surface Acoustic Wave) filter is configured to form a pattern of an input IDT (Inter Digital Transducer) and an output IDT on a piezoelectric plate made of quartz, lithium tantalate, and the like, and to form electrodes on the input IDT and the output IDT, respectively. do. Therefore, when a high frequency electric field is applied to the input IDT through the electrode, the surface acoustic wave (SAW) is oscillated at the input IDT, and only the required frequencies of the oscillated surface waves are filtered at the output IDT to control the signal frequency component and the phase component to control adjacent channel signals. It functions as a band pass filter that removes the signal and shapes the received channel signal.
이하, 첨부된 도면을 참조하여 본 발명의 실시예, 즉 SAW 필터의 패키지 및 그 패키징 방법을 더욱 상세히 설명하기로 한다. Hereinafter, an embodiment of the present invention, that is, a package of a SAW filter and a packaging method thereof will be described in detail with reference to the accompanying drawings.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
도 1은 본 발명에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 평면도이 고, 도 2는 도 1의 A-A'선 단면도이다.1 is a plan view showing a wafer level package of a SAW filter according to the present invention, Figure 2 is a cross-sectional view taken along the line AA 'of FIG.
도면에 도시된 바와 같이 본 발명에 따른 전자 소자 패키지는 크게 소정 공간의 실링 영역(131)을 갖는 소자부(100)와, 상기 소자부(100)의 실링 영역(131)을 밀폐시키는 캡부(200)와, 상기 소자부(100)와 캡부(200)를 접합시키는 실링 링(230a)으로 구성된다.As shown in the drawing, the electronic device package according to the present invention includes a device part 100 having a
소자부(100)는 기판(110)과, 상기 기판(110) 상에 형성되는 소자층(120)과, 상기 소자층(120)과 연결 배선(123)으로 연결되는 다수개의 외부 단자 전극(121)과, 상기 연결 배선(123)을 피복하면서 상기 소자층(120) 및 외부 단자 전극(121)을 노출하도록 형성되는 패시베이션(130)과, 상기 소자층(120)을 둘러싸도록 형성되는 제 1 실링 링 패드(140)를 포함한다.The device unit 100 includes a
상기 기판(110)은 상기 소자층(120), 제 1 실링 링 패드(140), 외부 단자 전극(121) 및 패시베이션(130)이 형성되는 베이스 역할을 한다. 특히, 상기 소자층(120)이 소자 고유의 특성을 발현시킬 수 있도록 각 소자층(120)의 특성에 대응되는 재료가 선택되는데, 예를 들어 SAW 필터용 압전 기판은 수정이나 LiNbO3(LN), LiTaO3(LT) 등을 연마하여 제조된다.The
상기 소자층(120)은 상기 기판(110) 상에 형성되는 전극 패턴 또는 소자 부품일 수 있다. 상기 소자층(120)은 소자 고유의 특성에 따라 다양하게 형상 및 방식으로 제조될 수 있다. 예를 들면 소자 부품이 기판 상에 실장되거나, 단층 또는 다층의 전극 패턴을 형성할 수 있으며, 하나의 전극 패턴 또는 그 다수의 전극 패턴을 형성하여 구현할 수 있다. 예를 들면 SAW 필터용 전극 패턴은 제 1 전극 패 턴(120a)과, 상기 제 1 전극 패턴(120a)과 이격된 제 2 전극 패턴(120b)으로 이루어진다. 이때 상기 제 1 전극 패턴(120a) 및 제 2 전극 패턴(120b)은 얇은 금속전극의 빗살무늬 전극(interdigital array)으로 이루어진 송수신용 변환기(transducer)로서, 제 1 전극 패턴(120a)은 입력 IDT가 되고, 제 2 전극 패턴(120b)은 출력 IDT가 된다.The
그리고, 상기 외부 단자 전극(121)은 상기 소자층(120)과 연결 배선(123)으로 연결되어 상기 소자층(120)을 외부 회로와 전기적으로 연결시키기 위한 단자로서, 상기 외부 단자 전극(121) 및 연결 배선(123)은 상기 제 1 전극 패턴(120a) 및 제 2 전극 패턴(120b)을 형성할 때 함께 패터닝되어 형성된다. In addition, the external
상기 패시베이션(130)은 상기 소자층(120)을 보호하면서 소자의 고유 특성을 발현할 수 있는 실링 영역(131) 및 외부 단자 전극(121)이 형성되는 부분을 개구시키는 역할을 하는 것으로서 폴리머 코팅재로 형성된다. 이러한 패시베이션(130)은 폴리머의 스핀 코팅법, 스크린 프린팅법, PCB 공정의 PSR(Photo Sensitive Resist)의 코팅법, Dry 필름 형태의 PSR 접착후 포토공정을 하는 방법 등 다양한 방법으로 형성할 수 있다. 또한, 아크릴 계열의 수지를 포토공정 없이 잉크젯 프린팅 방법으로 형성할 수도 있을 것이다.The
본 실시예에서 형성되는 패시베이션(130)의 패턴은 상기 기판(110)의 표면 영역을 모두 도포한 상태에서 상기 소자층(120) 중 외부 단자 전극(121)이 형성되는 영역 네 곳과 SAW 파가 지나가는 부위 즉, 제 1 전극 패턴(120a) 및 제 2 전극 패턴(120b)이 형성된 부분이 오픈된다. 그래서, 외부 단자 전극(121) 및 실링 영 역(131)이 형성되고, 상기 실링 영역(131) 내에 상기 제 1 전극 패턴(120a) 및 제 2 전극 패턴(120b)이 위치된다.The pattern of the
그리고, 상기 실링 영역(131)의 둘레에는 상기 소자층(120)을 둘러싸는 제 1 실링 링 패드(140)가 형성된다. 이때 상기 소자층(120)은 상기 실링 영역(131)의 바람직한 밀폐를 위하여 루프(loop) 형태로 형성되는 것이 바람직하다.In addition, a first
상기 제 1 실링 링 패드(140)의 형성을 위해 사용되는 야금술은 하부 범프 야금술(UBM : under bump metallurgy, 이하 'UBM'이라 함)로 주로 불리우며, 양호한 접착, 솔더에 대한 양호한 확산 장벽 및 솔더에 대한 양호한 습윤성(그리고, 가능하다면 산화 방지)와 같은 복수의 기능을 제공하는 다층 구조를 일반적으로 이용한다. UBM을 적층하기 위해서는, 스퍼터링(sputtering), 전기도금(electroplating), 무전해도금(electroless plating) 등과 같은 다양한 기술이 사용될 수 있다.The metallurgy used for the formation of the first
본 실시예에서 상기 제 1 실링 링 패드(140)는 TiW/Cu 이중막으로 형성되고, TiW/Cu 이중막은 TiW/Cu의 스퍼터, PR 코팅 및 포토공정, Cu의 전기 도금, PR 및 TiW/Cu 메탈 에칭의 순서로 진행되어 형성된다. 물론 이에 한정되는 것은 아니고, 그 외 다양한 방식으로 형성될 수 있다.In the present embodiment, the first
그리고, 상기 외부 단자 전극(121)에는 전자 소자 패키지를 외부 회로에 전기적로 연결하기 위하여 도 3a에 도시된 바와 같이 외부 단자 전극(121)에 와이어(160)가 본딩되거나, 도 3b에 도시된 바와 같이 외부 단자 전극(121)에 솔더 볼(150)이 융착될 수 있다. 상기와 같이 솔더 볼(150)이 외부 단자 전극(121)에 융 착되는 경우, 외부 단자 전극(121)의 상부에는 솔더 볼(150)의 바람직한 융착을 위하여 상기 제 1 실링 링 패드(140)와 동일한 재질의 솔더 볼 패드(151)가 형성되는 것이 바람직하다.In addition, as shown in FIG. 3A, a
캡부(200)는 상기 기판(110)의 실링 영역(131)에 대향되도록 배치되는 캡(210)과; 상기 제 1 실링 링 패드(140)와 대응되도록 상기 캡(210)에 형성되는 제 2 실링 링 패드(220)를 포함한다.The
상기 캡(210)은 상기 기판(110)에 형성되는 실링 영역(131)을 커버할 수 있도록 상기 실링 영역(131)보다 크게 구성되고, 재질은 상기 실링 영역(131)을 밀폐할 수 있다면 어떠한 재질이 사용되어도 무방하나, Si 웨이퍼, Si 판넬, 유리 판넬, 플라스틱 판넬, 세라믹 판넬 또는 금속 판넬 중 택일하여 사용하는 것이 바람직하다.The
상기 제 2 실링 링 패드(220)는 상기 제 1 실링 링 패드(140)와 대응되는 형상, 재질 및 방법으로 형성된다. 따라서, 상기 제 2 실링 링 패드(220)는 상기 제 1 실링 링 패드(140)와 마찬가지로 상기 실링 영역(131)을 둘러쌀 수 있도록 형성된다.The second
실링 링(230a)은 상기 제 1 실링 링 패드(140)와 제 2 실링 링 패드(220) 사이에 접합되어 상기 실링 영역(131)의 측부를 밀폐시킨다. 따라서, 상기 제 1 실링 링 패드(140) 및 제 2 실링 링 패드(220)와 대응되는 형상을 갖는다. 이때 상기 실링 링(230a)은 상기 제 1 실링 링 패드(140) 또는 제 2 실링 링 패드(220) 중 어느 하나에 미리 형성되는 것이 바람직하다. 본 발명에서는 제 2 실링 링 패드(220) 형 성 시 상기 제 2 실링 링 패드(220)에 실링 링(230a)을 함께 형성하였다.The
상기 실링 링(230a)을 리플로우 공정에 의해 가열하여 상기 제 1 실링 링 패드(140) 및 제 2 실링 링 패드(220) 사이에 융착시키기 위하여, 상기 실링 링(230a)은 무연(Pb-free) 솔더 또는 Au-Sn계 솔더로 형성되는 것이 바람직하다.The
다만, 도 3a에서와 같이 외부 단자 전극(121)에 와이어(160)가 본딩되는 경우에는 상기 실링 링(230a)을 일반적으로 사용되는 무연(Pb-free) 솔더를 사용하여도 무방하다. 반면 도 3b에서와 같이 외부 단자 전극(121)에 솔더 볼(150)이 사용되는 경우, 솔더 실링 링(230a)과 솔더 볼(150)의 재료가 같을 경우 융점이 같아지게 되어 본 발명의 전자 소자 패키지를 외부 회로에 부착하는 표면실장 공정에서 솔더 볼(150)을 외부 회로에 융착하기 위해 추가 리플로우를 수행할 때 솔더 실링 링(230a)도 동시에 녹으면서 실링 영역 내부의 압력 상승에 의해 캡이 터지게 되는 팝콘(popcorn) 현상에 의해 소자부(100) 및 캡부(200)가 악영향을 받을 가능성이 있다. 따라서, 상기 실링 링(230a)을 상기 무연(Pb-free) 솔더의 리플로우 온도보다 최소한 20도 이상 높은 Au-Sn계 솔더로 사용함으로써 표면실장 공정의 리플로우 공정에서 팝콘 현상을 방지하는 것이 바람직하다.However, when the
그리고, 상기 외부 단자 전극(121)에 솔더 볼(150)이 융착되는 경우, 상기 캡(210)의 상단(도시된 도면을 기준으로 함.) 높이를 상기 솔더 볼(150)의 상단 높이 보다 낮게 하여 소자 패키지가 웨이퍼 레벨로 패키지되도록 하는 것이 바람직하다.In addition, when the
또한, 상기 실링 링(230a)의 형상은 실링 영역(131)을 둘러싸는 형상을 이룬 다면 어떠한 형상으로 형성되어도 무방하다. 예를 들어 도 1에 도시된 바와 같이 완전히 폐쇄되는 폐쇄타입 루프형태로 형성된다. 또한, 도 4a 및 도 4b에 도시된 바와 같이 실링 링(230b)은 적어도 어느 하나의 지점이 닫히지 않아 공기통로(231)가 형성된 개구타입 루프형태로 형성될 수 있을 것이다. 이렇게 실링 링(230b)에 공기통로(231)를 형성하는 이유는 리플로우 공정 시 실링 영역(131) 내부의 공기가 방출될 수 있도록 하여 소자부(100)와 캡부(200)의 융착상태를 양호하게 하기 위함이다. 이렇게 공기통로(231)가 형성된 개구타입 루프형태의 실링 링(230b)을 사용하는 경우 상기 제 1 실링 링 패드(140) 및 제 2 실링 링 패드(220)도 실링 링(230b)과 대응되도록 상기 공기통로(231)와 대응되는 지점에서 닫히지 않는 루프 형태의 구조를 가지도록 할 수 있다. 또한, 상기 공기통로(231)는 소자부(100)와 캡부(200)의 접합 이후에 에폭시 계열의 폴리머 재료를 이용하여 밀봉하는 폴리머 실링(233)을 형성함에 따라 폐쇄된다.In addition, the shape of the
본 발명의 또 다른 실시예에 따른 전자 소자 패키지를 도면을 참조하여 설명한다.An electronic device package according to another embodiment of the present invention will be described with reference to the drawings.
도 5a는 본 발명의 또 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 분해 구성도이고, 도 5b는 본 발명의 또 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 결합 구성도이다.5A is an exploded view showing a wafer level package of a SAW filter according to another embodiment of the present invention, and FIG. 5B is a combined view showing a wafer level package of a SAW filter according to another embodiment of the present invention.
본 발명의 또 다른 실시예는 금속 판넬을 사용하여 캡을 형성하는 경우, 특히 솔더와 습윤성이 있는 Cu 또는 Ni 금속판넬을 사용하는 경우에 실시될 수 있는 실시예이다.Another embodiment of the present invention is an embodiment that can be carried out when forming a cap using a metal panel, in particular when using a copper or Ni metal panel wettable with solder.
도면에 도시된 바와 같이 소자부(100)의 구성 및 소자부(100)와 캡부(200)의 접합은 전술된 실시예와 동일하다. 다만, 캡부(200)을 구성함에 있어, 캡(210)을 제조하는 재료로 솔더와 습윤성이 있는 금속판넬을 사용할 경우 전술된 실시예에 기술된 제 2 실링 링 패드(220)과 같은 UBM 형성 공정을 없앨 수 있으며, 또한 외부 전자파 차단이 필요한 경우에 쉴딩(shielding) 효과를 얻을 수 있다. 다만, 이렇게 Cu 또는 Ni 금속판넬과 같은 금속판넬로 캡(210)을 형성하는 경우, 상기 제 2 실링 링 패드(220)가 형성되는 부분에 개구 패턴(240a)이 형성되는 절연 패시베이션(240)을 형성하는 것이 바람직하다. As shown in the figure, the configuration of the device part 100 and the bonding of the device part 100 and the
그래서, 상기 절연 패시베이션(240)의 개구 패턴(240a)에 실링 링(230c)를 직접 전기 도금하여 형성한다.Thus, the sealing
이러한 본 발명의 전자 소자 패키지는 제 1 및 제 2 실링 링 패드, 개구패턴, 실링 링의 높이에 대응하여 소자층 상부에 소정의 빈 공간(실링 영역)을 형성한다. 이때 빈 공간은 소자의 고유 특성, 예를 들어 진동 특성이 원활하게 발휘되도록 한다.The electronic device package of the present invention forms a predetermined empty space (sealing area) on the device layer corresponding to the height of the first and second sealing ring pads, the opening pattern, and the sealing ring. At this time, the empty space allows the intrinsic characteristics of the device, for example, vibration characteristics to be smoothly exhibited.
또한, 본 발명은 별도의 패키징 부재 없이 기판상에서, 즉 웨이퍼 레벨로 바로 패키징이 되므로, 전자소자 칩 크기와 완전하게 동일한 크기의 초소형의 전자 소자 패키지로 제작된다.In addition, since the present invention is directly packaged on the substrate, that is, wafer level without a separate packaging member, it is manufactured into a microelectronic package of a size that is exactly the same size as the electronic chip size.
이하에서는 상기와 같은 구성으로 이루어진 전자 소자 패키지의 패키징 방법을 도면을 참조하여 상세하게 설명한다. 이때 전자 소자 패키지는 동일 웨이퍼로 복수개의 소자를 형성하고, 웨이퍼 상태에서 패키징을 수행하는 웨이퍼 레벨 패키지를 예시하여 설명한다.Hereinafter, a method of packaging an electronic device package having the above configuration will be described in detail with reference to the accompanying drawings. In this case, the electronic device package will be described by exemplifying a wafer level package in which a plurality of devices are formed of the same wafer and packaging is performed in a wafer state.
본 발명에 따른 전자 소자의 패키징 방법은 크게 소자부를 제조하는 단계와, 캡부를 제조하는 단계 및 소자부와 캡부를 융착시키는 단계로 이루어진다. 본 실시예에서는 완전히 폐쇄되는 폐쇄타입 루프형태의 실링 링을 사용한 것이다.The packaging method of an electronic device according to the present invention largely comprises the steps of manufacturing the device portion, the step of manufacturing the cap portion and the step of fusing the device portion and the cap portion. In this embodiment, a sealing ring of a closed loop type is used that is completely closed.
먼저, 소자부를 제조하는 단계를 설명한다.First, the steps of manufacturing the element portion will be described.
도 6a는 본 발명에 따른 SAW 필터용 소자부를 제조하는 단계를 보여주는 단계도이고, 도 6b는 도 6a에 따라 제조되는 SAW필터용 소자부 중 단위 소자 다이를 보여주는 평면도이다.FIG. 6A is a step diagram illustrating a step of manufacturing an SAW filter element unit according to the present invention, and FIG. 6B is a plan view illustrating a unit element die among SAW filter element units manufactured according to FIG. 6A.
소자부를 제조하는 단계는 각각 적어도 하나의 실링이 요구되는 실링 영역(131)을 갖는 점선으로 표시된 다수의 소자 다이(100a)를 포함하는 기판 판넬(1000)을 준비하는 단계와; 상기 각 소자 다이(100a) 상에 소정의 패턴으로 소자층(120), 외부 단자 전극(121) 및 연결 배선(123)을 형성하는 단계와; 상기 소자층(120), 외부 단자(121) 전극 및 연결 배선(123)이 덮히도록 패시베이션(130)을 도포하고, 상기 외부 단자 전극(121)이 형성되는 영역 및 상기 소자층(120)이 형성된 상기 실링 영역(131)을 개구시키는 단계와; 상기 각각의 실링 영역(131)을 둘러싸도록 제 1 실링 링 패드(140)를 형성하는 단계를 포함하여 이루어진다.The manufacturing of the device portion may include preparing a
기판 판넬을 준비하는 단계는 소자 고유의 특성을 발현할 수 있는 특성을 갖는 웨이퍼 또는 압전체 등과 같은 재질의 기판을 준비하는 단계로서, 본 발명에서 명명하는 기판 판넬(1000)이란 하나의 전자 소자 패키지를 제조하기 위하여 사용되 는 기판을 절단하기 전 상태의 기판을 의미한다.Preparing the substrate panel is to prepare a substrate made of a material such as a wafer or a piezoelectric material having a characteristic that can express the unique characteristics of the device, the
본 실시예에서는 SAW 필터를 제조하기 위한 압전체 웨이퍼를 준비한다. In this embodiment, a piezoelectric wafer for preparing a SAW filter is prepared.
소자층(120), 외부 단자 전극(121) 및 연결 배선(123)을 형성하는 단계는 상기 기판 판넬(1000) 상에 금속 배선을 패터닝하여 형성하는 단계로서, 본 실시예에서는 SAW 필터를 제조하기 위하여 소자층(120)으로 제 1 전극 패턴 및 제 2 전극 패턴을 형성한다.(S101)Forming the
패시베이션(130)을 도포하여 외부 단자 전극(121) 및 실링 영역(131)을 개구시키는 단계는 금속 배선층(120)이 형성된 기판 판넬(1000) 상에 상기 금속 배선층(120)이 덮히도록 폴리머 코팅재를 도포하고(S102), 개구가 요구되는 영역, 즉, 외부 단자 전극(121) 형성 부위 및 실링 영역(131)이 개구되도록 패시베이션층(130)에 상기 외부 단자 전극(121) 형성 부위 및 실링 영역(131)이 패터닝된 마스크를 위치시킨 다음, UV를 조사(S103)함에 따라, 원하는 부위가 개구되는 패시베이션(130)을 형성하는 것이다.(S104) 상기 패시베이션(130)을 형성함에 있어서, 후에 설명되는 기판 판넬(1000)을 단위 소자 다이(100a) 별로 분리하는 단계에서, 각각의 단위 소자 다이(100a)를 용이하게 절단하고, 기판 판넬(1000)의 손상을 방지하기 위하여 절단되는 부분을 지시하는 스크라이브(Scribe) 패턴(미도시)을 형성하는 것이 바람직할 것이다.Opening the external
제 1 실링 링 패드(140)를 형성하는 단계는 상기 패시베이션층(130)에 형성된 실링 영역(131)을 둘러싸도록 제 1 실링 링 패드(140)를 형성하는 것이다(S105a). 이때 상기 제 1 실링 링 패드(140)의 형성은 예를 들어, 전술된 바와 같이 패시베이션(130) 상에 TiW와 Cu를 각각 스퍼터링하여 TiW/Cu 이중막을 형성한다. 그리고, 상기 TiW/Cu 이중막 상부에 PR을 코팅하고 포토공정을 통하여 제 1 실링 링 패드(140)가 형성되는 위치를 패터닝한다. 그런 다음 패터닝된 위치에 Cu를 전기 도금한 다음, Pr의 제거 및 TiW/Cu 이중막을 에칭하여 패터닝된 자리에 Cu로 잔류시킴에 따라 제 1 실링 링 패드(140)를 형성하는 것이다.The forming of the first
만약, 도 3a에 도시된 바와 같이 소자 패키지를 외부 회로에 전기적으로 연결하기 위하여 외부 단자 전극(121)에 와이어(160)가 본딩된다면, 소자부를 제조하는 단계는 여기서 마무리되지만, 도 3b에 도시된 바와 같이 소자 패키지를 외부 회로에 전기적으로 연결하기 위하여 외부 단자 전극(121)에 솔더 볼(150)을 융착시키는 경우에는 상기 제 1 실링 링 패드(140)를 형성하는 단계 이후에 상기 외부 단자 전극(121)에 솔더 볼(150)을 융착시키는 단계를 더 포함한다.If the
도 7a는 본 발명의 다른 실시예에 따른 SAW필터용 기판을 제조하는 단계를 보여주는 단계도이고, 도 7b는 도 7a에 따라 제조되는 SAW필터용 기판 중 단위 소자 다이를 보여주는 평면도이다.FIG. 7A is a step diagram illustrating a step of manufacturing a substrate for a SAW filter according to another embodiment of the present invention, and FIG. 7B is a plan view illustrating a unit device die among SAW filter substrates manufactured according to FIG. 7A.
도 7a에 도시된 바와 같이 솔더 볼(150)이 사용되는 경우, S101 내지 S104 까지는 와이어 본딩이 사용되는 경우과 동일하게 진행된다.As shown in FIG. 7A, when the
그리고, 패시베이션(130)에 제 1 실링 링 패드(140)를 형성할 때, 상기 제 1 실링 링 패드(140)와 함께 외부 단자 전극(121)에 솔더 볼 패드(151)를 형성한다.(S105b) 상기 솔더 볼 패드(151)는 상기 제 1 실링 패드(140)이 형성될 때 디자인 되는 패턴의 조정을 통하여 형성된다.When the first
이렇게 제 1 실링 링 패드(140) 및 솔더 볼 패드(151)가 형성되면 솔더 볼(150)을 솔더 볼 패드(151)에 위치시킨 다음 융착시킨다.(S106)When the first
상기와 같이 소자부(100)가 준비되었다면, 캡부(200)를 제조한다.When the device unit 100 is prepared as described above, the
도 8a는 본 발명에 따른 캡 다이를 제조하는 단계를 보여주는 단계도이고, 도 8b는 도 8a에 따라 제조되는 캡 다이를 보여주는 평면도이다.FIG. 8A is a step diagram showing the manufacturing of a cap die according to the present invention, and FIG. 8B is a plan view showing the cap die manufactured according to FIG. 8A.
도면에 도시된 바와 같이 캡부를 제조하는 단계는 각각 적어도 상기 실링 영역(131)을 커버할 수 있는 다수의 캡 다이(200a)를 포함하는 캡 판넬(2000)을 준비하는 단계와; 상기 각 캡 다이(200a) 상에 상기 제 1 실링 링 패드(140)와 대응되는 제 2 실링 링 패드(220)를 형성하는 단계와; 상기 제 2 실링 링 패드(220)에 실링 링(230a)을 접합하는 단계를 포함한다.As shown in the drawing, the manufacturing of the cap part may include preparing a
캡 판넬을 준비하는 단계는 소자(110)의 실링 영역(131)을 에어 캐비티 형식으로 밀폐시키기 위하여 캡(210)을 준비하는 단계로서, 상기 캡 판넬(2000)은 전자 소자 패키지의 높이를 낮추기 위하여 두께를 최대한 얇게 하는 것이 바람직하다.The preparing of the cap panel includes preparing the
제 2 실링 링 패드(220)를 형성하는 단계는 상기 제 1 실링 링 패드(140)를 형성하는 단계와 마찬가지로, 상기 캡 판넬(2000) 상에 TiW/Cu 이중막을 스퍼터링 하여 형성한다.(S202) 그리고, 상기 TiW/Cu 이중막에 PR을 도포한 후 상기 제 1 실링 링 패드(140)와 동일한 형상으로 패터닝된 마스크를 위치시킨 다음(S203), 노광시켜서 제 2 실링 링 패드(220)가 형성되는 위치를 패터닝한다.(S204) 그리고, 패터닝된 위치에 Cu를 전기 도금한 후 PR을 제거하고, TiW/Cu 이중막을 에칭하여 제 2 실링 링 패드(220)를 형성한다.(S205)The second
만약, 실링 링(230a)을 상기 제 2 실링 링 패드(220) 상에 형성시키기 위해서는 상기 S205 단계에서 패터닝된 위치에 Cu를 전기 도금한 후에 상기 Cu 상부에 솔더를 더 전기 도금한 후에 PR을 제거하고, TiW/Cu 이중막을 에칭하여 제 2 실링 링 패드(220)와 함께 실링 링(230a)을 형성한다.In order to form the
도면에 제조공정을 도시하지는 않았지만, 도 5a 및 도 5b에 도시된 바와같이 캡부를 구성함에 있어, 금속 판넬을 사용하여 캡을 형성하는 경우, 특히 솔더와 습윤성이 있는 Cu 또는 Ni 금속판넬을 사용하는 경우에 따른 캡부의 제조하는 공정은 다음과 같다.Although the manufacturing process is not illustrated in the drawings, in the cap part as shown in FIGS. 5A and 5B, when forming a cap using a metal panel, a Cu or Ni metal panel having a solder and wettability, in particular, may be used. The process of manufacturing the cap part in some cases is as follows.
전술된 실시예와 마찬가지로 각각 적어도 상기 실링 영역(131)을 커버할 수 있는 다수의 캡 다이(200a)를 포함하는 캡 판넬(2000)을 준비하는 단계와; 상기 각 캡 다이(200a) 상에 상기 제 1 실링 링 패드(140)와 대응되는 개구 패턴(240a)가 형성되는 절연 패시베이션(240)을 형성하는 단계와; 상기 절연 패시베이션(240)의 개구 패턴(240a)에 실링 링(230c)을 접합하는 단계를 포함한다.Preparing a cap panel (2000) comprising a plurality of cap dies (200a), each of which may cover at least the sealing area (131) as in the above-described embodiment; Forming an insulating passivation (240) on each cap die (200a) in which an opening pattern (240a) corresponding to the first sealing ring pad (140) is formed; Bonding the
상기 실링 링(230c)을 상기 절연 패시베이션(240)의 개구 패턴(240a) 상에 형성시키기 위해서는 개구 패턴(240a)이 형성된 위치에 솔더를 전기 도금하여 실링 링(230c)를 형성한다.In order to form the
상기와 같이 소자부(100) 및 캡부(200)가 준비되면 소자부(100)에 캡부(200)를 융착시켜 접합시킨다.When the device unit 100 and the
도 9는 본 발명에 따른 SAW필터의 웨이퍼 레벨 패키지를 제조하는 단계를 보여주는 단계도이다.9 is a step diagram showing a step of manufacturing a wafer level package of a SAW filter according to the present invention.
도 9는 외부 단자 전극에 와이어 본딩을 하는 실시예를 예시한 것으로서, 도면을 참조하여 소자부에 캡부를 접합시키는 단계를 설명한다.FIG. 9 illustrates an embodiment in which wire bonding is performed to an external terminal electrode, and the step of bonding the cap unit to the device unit will be described with reference to the accompanying drawings.
먼저, 캡 판넬(2000)을 단위 캡 다이(200a) 별로 분리(Dicing)하고, 각각의 캡 다이(200a)를 거꾸로 뒤집어 상기 기판 판넬(1000)에 형성된 각각 단위 소자 다이(100a)의 상부에 배치한다(S301). 이때 기판 판넬(1000)에 형성된 제 1 실링 링 패드(140)에 상기 캡 다이(200a)의 실링 링(230a)이 안착되도록 배치하는 것이 바람직하다. 이때 솔더 실링 링(230a)의 산화막 제거와 리플로우 공정에서의 추가 산화 방지를 위한 플럭스를 도포하여 플립칩 공정을 이용하는 것이 바람직하다.First, the
그리고, 리플로우 장치에 투입하여 실링 링(230a)의 융점보다는 높은 리플로우 온도하에서 실링 링(230a)을 제 1 실링 링 패드(140) 및 제 2 실링 링 패드(220) 사이에 융착시킨다.(S302) Then, the
그런다음, 상기 기판 판넬(1000)을 단위 소자 다이(100a) 별로 분리하여 전자 소자 패키지를 제조한다.Then, the
각각의 전자 소자 패키지를 제조한 다음, 전자 소자 패키지의 외부 단자 전극(121)에 와이어(160)를 본딩하여 외부 회로와 전기적으로 연결시킬 수 있다.After each electronic device package is manufactured, the
도 10은 본 발명의 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 제조하는 단계를 보여주는 단계도이다.FIG. 10 is a flowchart illustrating a step of manufacturing a wafer level package of a SAW filter according to another exemplary embodiment of the present invention.
도 10은 외부 단자 전극에 솔더 볼을 융착시키는 실시예를 예시한 것으로서, 전술된 실시예의 경우와 마찬가지로 솔더 볼(150)이 외부 단자 전극(121)에 융착된 각각의 단위 캡 다이(200a)를 다이 별로 상기 캡 판넬(2000)에서 분리하고, 분리된 다수의 단위 캡 다이(200a)를 거꾸로 뒤집어 상기 기판 판넬(1000)의 대응되는 위치에 위치시킨 다음, 상기 기판 판넬(1000)을 리플로우 장치에 투입하여 실링 링의 융점보다는 높은 리플로우 온도하에서 실링 링(230a)을 제 1 실링 링 패드(140) 및 제 2 실링 링 패드(220) 사이에 융착시킨다.FIG. 10 illustrates an embodiment in which solder balls are fused to external terminal electrodes, and as in the case of the above-described embodiment, each unit cap die 200a in which
그런다음, 상기 기판 단넬(1000)을 단위 소자 다이(100a) 별로 분리하여 전자 소자 패키지를 제조한다.Then, the
각각의 전자 소자 패키지를 제조한 다음, 각각의 소자 다이(100a)를 외부 회로 기판 상에 위치시킨 다음 리플로우 공정에 의해 가열하여 솔더 볼(150)을 외부 회로에 융착시킴에 따라 단위 소자 다이(100a)를 회로 기판에 연결시킬 수 있다.After manufacturing each electronic device package, each
만약, 전술된 실시에서 예시된 것과 같이 완전히 폐쇄되는 폐쇄타입 루프형태의 실링 링(230a)을 사용하지 않고, 공기통로(231)가 형성된 개구타입 루프형태의 실링 링(230b)을 사용하는 경우, 상기 기판 판넬(1000)에 상기 다수의 단위 캡 다이(200a)를 융착시키는 단계 이후에 상기 실링 링(230b)의 공기통로(231)를 폴리머를 이용하여 실링하는 단계를 더 포함하는 것이 바람직하다.When using the
본 발명에서는 상술된 실시예에서 SAW 필터에 대하여 제시하였지만, 이에 한정되지 않고, 본 발명은 소자 고유의 특성을 발현하기 위하여 에어 캐비티 형식의 실링 영역을 요구하는 어떠한 소자, 예를 들어 각종 진동 소자 및 MEMS 소자 등에 적용되더라도 본 발명의 기술사상을 벗어나지 않는 한도에서 다양한 실시예에 의해서 달성될 수 있을 것이다.In the present invention, the SAW filter has been presented in the above-described embodiment, but the present invention is not limited thereto, and the present invention is not limited thereto. Even if applied to a MEMS device or the like, it may be achieved by various embodiments without departing from the spirit of the present invention.
도 1은 본 발명에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 평면도이고,1 is a plan view showing a wafer level package of a SAW filter according to the present invention;
도 2는 도 1의 A-A'선 단면도이며,2 is a cross-sectional view taken along line AA ′ of FIG. 1;
도 3a 및 3b는 본 발명에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 구성도이고,3a and 3b is a schematic view showing a wafer level package of the SAW filter according to the present invention,
도 4a는 본 발명의 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 평면도이며,4A is a plan view illustrating a wafer level package of a SAW filter according to another embodiment of the present invention;
도 4b는 본 발명의 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지의 실링 링을 보여주는 평면도이고,4B is a plan view illustrating a sealing ring of a wafer level package of a SAW filter according to another embodiment of the present invention;
도 5a는 본 발명의 또 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 분해 구성도이며,5A is an exploded view illustrating a wafer level package of a SAW filter according to still another embodiment of the present invention.
도 5b는 본 발명의 또 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 나타내는 결합 구성도이고,5B is a coupling diagram showing a wafer level package of a SAW filter according to another embodiment of the present invention;
도 6a는 본 발명에 따른 SAW필터용 기판을 제조하는 단계를 보여주는 단계도이며,Figure 6a is a step showing the step of manufacturing a substrate for a SAW filter according to the present invention,
도 6b는 도 6a에 따라 제조되는 SAW필터용 기판 중 단위 소자 다이를 보여주는 평면도이고,FIG. 6B is a plan view illustrating a unit device die among SAW filter substrates manufactured according to FIG. 6A.
도 7a는 본 발명의 다른 실시예에 따른 SAW필터용 기판을 제조하는 단계를 보여주는 단계도이며,Figure 7a is a step showing the step of manufacturing a substrate for a SAW filter according to another embodiment of the present invention,
도 7b는 도 7a에 따라 제조되는 SAW필터용 기판 중 단위 소자 다이를 보여주는 평면도이고,7B is a plan view illustrating a unit device die among SAW filter substrates manufactured according to FIG. 7A.
도 8a는 본 발명에 따른 캡 다이를 제조하는 단계를 보여주는 단계도이며,Figure 8a is a step diagram showing the step of manufacturing a cap die according to the present invention,
도 8b는 도 8a에 따라 제조되는 캡 다이를 보여주는 평면도이고,8b is a plan view showing a cap die made according to FIG. 8a,
도 9는 본 발명에 따른 SAW필터의 웨이퍼 레벨 패키지를 제조하는 단계를 보여주는 단계도이며,9 is a step diagram showing a step of manufacturing a wafer level package of a SAW filter according to the present invention,
도 10은 본 발명의 다른 실시예에 따른 SAW필터의 웨이퍼 레벨 패키지를 제조하는 단계를 보여주는 단계도이다.FIG. 10 is a flowchart illustrating a step of manufacturing a wafer level package of a SAW filter according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 소자부 110: 기판100: device portion 110: substrate
120: 소자층 121: 외부 단자 전극120: element layer 121: external terminal electrode
123: 연결 배선 130: 패시베이션123: connection wiring 130: passivation
131: 실링 영역 140: 제 1 실링 링 패드131: sealing region 140: first sealing ring pad
150: 솔더볼 160: 와이어150: solder ball 160: wire
200: 캡부 210: 캡200: cap portion 210: cap
220: 제 2 실링 링 패드 230a,230b: 실링 링220: second sealing
231: 공기통로 233: 폴리머 실링231: air passage 233: polymer seal
Claims (29)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136169A KR100848364B1 (en) | 2007-12-24 | 2007-12-24 | Package for device and packaging method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136169A KR100848364B1 (en) | 2007-12-24 | 2007-12-24 | Package for device and packaging method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100848364B1 true KR100848364B1 (en) | 2008-07-25 |
Family
ID=39825195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136169A KR100848364B1 (en) | 2007-12-24 | 2007-12-24 | Package for device and packaging method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100848364B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101530775B1 (en) * | 2013-10-01 | 2015-06-22 | 재단법인대구경북과학기술원 | Acoustic sensor apparatus for cochlear implant and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020064824A (en) * | 2001-02-03 | 2002-08-10 | 삼성전자 주식회사 | Wafer level hermetic sealing method |
-
2007
- 2007-12-24 KR KR1020070136169A patent/KR100848364B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020064824A (en) * | 2001-02-03 | 2002-08-10 | 삼성전자 주식회사 | Wafer level hermetic sealing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101530775B1 (en) * | 2013-10-01 | 2015-06-22 | 재단법인대구경북과학기술원 | Acoustic sensor apparatus for cochlear implant and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486160B2 (en) | Electronic component and manufacturing method thereof | |
| KR101460401B1 (en) | Module and method of manufacturing a module | |
| CN108292914B (en) | Elastic wave device | |
| US20100047949A1 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
| US20040159960A1 (en) | Electronic device and method of manufacturing the same | |
| US8749114B2 (en) | Acoustic wave device | |
| JP2004200916A (en) | Piezoelectric oscillator, mobile phone utilizing piezoelectric oscillator, and electronic apparatus utilizing piezoelectric oscillator | |
| US9543268B2 (en) | Electronic component, method of manufacturing same, composite module including electronic component, and method of manufacturing same | |
| JP2008113178A (en) | Hollow sealing element and its manufacturing method | |
| JP2004208236A (en) | Piezoelectric device, manufacturing method therefor, portable telephone unit utilizing piezoelectric device and electronic equipment utilizing piezoelectric device | |
| US9035535B2 (en) | Acoustic wave device and multilayered substrate | |
| JP2007081555A (en) | Surface acoustic wave device | |
| KR100848364B1 (en) | Package for device and packaging method thereof | |
| JP4232190B2 (en) | Piezoelectric oscillator, method of manufacturing the same, and mobile phone device and electronic apparatus using the piezoelectric oscillator | |
| JP4195605B2 (en) | Surface acoustic wave device | |
| JP4145476B2 (en) | Manufacturing method of surface acoustic wave device | |
| JP2004153412A (en) | Surface acoustic wave device and manufacturing method thereof | |
| JP3922570B2 (en) | Piezoelectric device and package for piezoelectric device, method for manufacturing piezoelectric device, mobile phone device using piezoelectric device, and electronic equipment using piezoelectric device | |
| JP2004253937A (en) | Surface acoustic wave filter and its manufacturing method | |
| JPH09246905A (en) | Surface acoustic wave device and its manufacture | |
| JP3546506B2 (en) | Electronic component and method of manufacturing the same | |
| JP5024317B2 (en) | Electronic component and method for manufacturing electronic component | |
| JP2008011125A (en) | Surface acoustic wave device | |
| KR20060115531A (en) | Surface acoustic wave device package and method for manufacturing the same | |
| WO2020195741A1 (en) | Electronic component and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150720 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |