KR100848109B1 - An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method - Google Patents
An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method Download PDFInfo
- Publication number
- KR100848109B1 KR100848109B1 KR1020010065327A KR20010065327A KR100848109B1 KR 100848109 B1 KR100848109 B1 KR 100848109B1 KR 1020010065327 A KR1020010065327 A KR 1020010065327A KR 20010065327 A KR20010065327 A KR 20010065327A KR 100848109 B1 KR100848109 B1 KR 100848109B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- wiring
- manufacturing
- silver
- conductive film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 60
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 48
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 32
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000004332 silver Substances 0.000 claims abstract description 27
- 229910052709 silver Inorganic materials 0.000 claims abstract description 26
- 229910001316 Ag alloy Inorganic materials 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 22
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 16
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- IRXRGVFLQOSHOH-UHFFFAOYSA-L dipotassium;oxalate Chemical compound [K+].[K+].[O-]C(=O)C([O-])=O IRXRGVFLQOSHOH-UHFFFAOYSA-L 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 229910021642 ultra pure water Inorganic materials 0.000 claims abstract description 7
- 239000012498 ultrapure water Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 9
- 239000011368 organic material Substances 0.000 claims description 4
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 2
- 229910052700 potassium Inorganic materials 0.000 claims 2
- 239000011591 potassium Substances 0.000 claims 2
- CENHPXAQKISCGD-UHFFFAOYSA-N trioxathietane 4,4-dioxide Chemical compound O=S1(=O)OOO1 CENHPXAQKISCGD-UHFFFAOYSA-N 0.000 claims 2
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 229910052693 Europium Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910052781 Neptunium Inorganic materials 0.000 description 3
- 229910052778 Plutonium Inorganic materials 0.000 description 3
- 229910052772 Samarium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 229910002058 ternary alloy Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012425 OXONE® Substances 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- OKBMCNHOEMXPTM-UHFFFAOYSA-M potassium peroxymonosulfate Chemical compound [K+].OOS([O-])(=O)=O OKBMCNHOEMXPTM-UHFFFAOYSA-M 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는, 우선 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 형성하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선과 연결되어 있는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 보호막을 패터닝하여 적어도 드레인 전극을 드러내는 접촉 구멍을 형성하고, 보호막의 상부에 은 또는 은 합금을 이루어진 도전막을 적층하고, 인산, 질산, 초산 및 포타슘옥시설페이트와 나머지 초순수를 포함하는 배선용 식각액을 이용하여 도전막을 패터닝하여 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다.In the method for manufacturing a thin film transistor array substrate according to the present invention, first, a gate line including a gate line, a gate electrode connected to the gate line, and a gate pad is formed on an insulating substrate. Subsequently, a gate insulating film and a semiconductor layer are sequentially formed, and a data line intersecting the gate line, a source electrode connected to the data line, and adjacent to the gate electrode, and connected to a drain electrode and a data line opposite to the source electrode with respect to the gate electrode. The data wiring is formed. Next, a protective film is laminated and the protective film is patterned to form a contact hole exposing at least a drain electrode, and a conductive film made of silver or a silver alloy is laminated on the protective film, and includes phosphoric acid, nitric acid, acetic acid and potassium oxalate and the remaining ultrapure water. The conductive film is patterned using an etching solution for wiring to form a reflective film connected to the drain electrode through the contact hole.
식각액, 은, 포타슘옥시설페이트, 인산, 초산, 질산Etch solution, silver, potassium oxalate, phosphoric acid, acetic acid, nitric acid
Description
도 1은 본 발명의 실시예에 따른 배선용 식각액을 이용한 배선의 제조 방법을 도시한 단면도이고,1 is a cross-sectional view showing a wire manufacturing method using an etchant for wiring according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 통하여 완성된 반사형 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,2 is a layout view illustrating a structure of a thin film transistor substrate for a reflective liquid crystal display device completed through a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention;
도 3은 도 2에서 III-III' 선을 따라 잘라 도시한 단면도이고, 3 is a cross-sectional view taken along the line III-III 'of FIG. 2,
도 4a, 5a, 6a 및 7a는 본 발명의 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,4A, 5A, 6A, and 7A are layout views of a thin film transistor substrate in an intermediate process of manufacturing a thin film transistor substrate for a transflective liquid crystal display device according to an embodiment of the present invention;
도 4b는 도 4a에서 IVb-IVb' 선을 따라 절단한 단면도이고,4B is a cross-sectional view taken along the line IVb-IVb ′ in FIG. 4A;
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고, FIG. 5B is a cross-sectional view taken along the line Vb-Vb ′ in FIG. 5A and is a cross-sectional view showing the next step in FIG. 4B;
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다 음 단계를 도시한 단면도이고,FIG. 6B is a cross-sectional view taken along the line VIb-VIb ′ in FIG. 6A, and is a cross-sectional view illustrating the following steps of FIG. 5B;
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이다. FIG. 7B is a cross-sectional view taken along the line VIIb-VIIb ′ in FIG. 7A and illustrates the next step of FIG. 6B.
본 발명은 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를 포함하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to a wiring etching solution, a method of manufacturing a wiring using the same, and a method of manufacturing a thin film transistor substrate including the same.
일반적으로 반도체 장치 또는 표시 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 억제하는 것이 요구된다.In general, since the wiring of the semiconductor device or the display device is used as a means for transmitting a signal, it is required to suppress the signal delay.
신호 지연을 방지하는 방법으로는 저저항을 가지는 도전 물질을 이용하여 배선을 형성하는 것이 요구되며, 이러한 도전 물질로는 가장 낮은 비저항을 가지는 은(Ag)을 들 수 있다. 그러나, 은 또는 은 합금(Ag alloy)을 사용하는 경우에는 마스크를 이용하는 사진 식각 공정으로 패터닝하기가 어렵다는 단점을 가지고 있다.As a method for preventing signal delay, it is required to form wiring using a conductive material having a low resistance, and the conductive material may be silver (Ag) having the lowest specific resistance. However, in the case of using silver or Ag alloy, it is difficult to pattern by a photolithography process using a mask.
한편, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.On the other hand, the liquid crystal display device is one of the most widely used flat panel display devices, and consists of two substrates on which electrodes are formed and a liquid crystal layer inserted therebetween. The display device controls the amount of light transmitted by rearranging.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되어 있는 것이 일반적이다. Among the liquid crystal display devices, a liquid crystal display device having a thin film transistor that has electrodes formed on two substrates and switches a voltage applied to the electrodes is generally used among liquid crystal display devices, and a thin film transistor is generally formed on one of two substrates. .
이러한 액정 표시 장치는 특정 광원인 백라이트(backlight)에 의해 발광된 빛을 투명한 도전 물질의 화소 전극인 투과막에 투과시켜 화상을 표시하는 투과형 모드와 자연광을 포함하는 외부광을 반사율을 가지는 도전 물질의 화소 전극인 반사막에 반사시켜 화상을 표시하는 반사형 모드로 나눌 수 있다. Such a liquid crystal display device transmits light emitted by a backlight, which is a specific light source, to a transmissive layer that is a pixel electrode of a transparent conductive material, and displays external images including natural light and a transmissive mode of reflecting light. It can be divided into a reflective mode in which an image is displayed by reflecting on a reflective film that is a pixel electrode.
반사형 모드의 액정 표시 장치는 특정 광원을 사용하지 않기 때문에 소비 전력이 작은 반면 반사막을 통하여 나오는 빛만을 통하여 화상을 표시하기 때문에 화질이 떨어지는 단점이 있다. 이러한 단점을 극복하기 위하여 반사막은 높은 반사도를 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등을 사용하는 것이 바람직하다.The liquid crystal display of the reflective mode does not use a specific light source, so the power consumption is small, but the image quality is lowered because the image is displayed only through the light emitted through the reflective film. In order to overcome this disadvantage, it is preferable to use silver or silver alloy or aluminum or aluminum alloy having high reflectivity as the reflecting film.
하지만, 은 또는 은 합금은 알루미늄 또는 알루미늄 합금보다 15% 정도의 높은 반사율을 가지고 있으며, 시인성 향상 등의 효과를 가지고 있으나, 통상적인 사진 식각을 통하여 패터닝하기가 어렵다는 단점을 가지고 있어 반사막으로 사용하지 못하고 있는 실정이다.However, silver or silver alloy has a reflectance of about 15% higher than aluminum or aluminum alloy, and has an effect of improving visibility, but has a disadvantage in that it is difficult to pattern through normal photolithography and thus cannot be used as a reflective film. There is a situation.
본 발명의 목적은 양호하게 패터닝할 수 있는 배선용 식각액 및 이를 이용한 배선의 제조 방법을 제공하는 것이다.An object of the present invention is to provide a wiring etching solution that can be well patterned and a method of manufacturing the wiring using the same.
본 발명의 다른 목적은 반사막을 양호하게 패터닝할 수 있는 반사형 액정 표 시 장치용 박막 트랜지스터 어레이 기판의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a thin film transistor array substrate for a reflective liquid crystal display device capable of satisfactorily patterning a reflective film.
본 발명에 따른 배선의 제조 방법 및 이를 포함하는 박막 트랜지스터 기판의 제조 방법에서는 은 또는 은 합금으로 이루어진 배선용 도전막을 인산, 질산, 초산 및 포타슘퍼옥시설페이트(potassium peroxymonosulfate; oxone)를 포함하는 식각액을 이용하여 패터닝한다.In the method of manufacturing the wiring according to the present invention and the method of manufacturing the thin film transistor substrate including the same, an etching solution including phosphoric acid, nitric acid, acetic acid, and potassium peroxymonosulfate (oxone) is used as a conductive film for wiring made of silver or silver alloy. By patterning.
이때, 식각액은 40-60% 범위의 인산, 1-10% 범위의 질산, 5-15% 범위의 초산 및 1-5% 범위의 포타슘옥시설페이트를 포함하는 것이 바람직하며, 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함하며, 상기 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어질 수 있다.At this time, the etchant preferably includes phosphoric acid in the range of 40-60%, nitric acid in the range of 1-10%, acetic acid in the range of 5-15% and potassium oxalate in the range of 1-5%, the silver alloy being based on silver. It is made of a material and contains an electrically conductive material for alloys such as Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd or Sm with an atomic percentage of less than 0.01 to 20 atomic%. In addition, the conductive material for the alloy may include one or two binary or ternary systems.
이러한 배선용 식각액 및 이를 이용한 배선의 제조 방법은 박막 트랜지스터 기판의 제조 방법에 적용할 수 있다.Such a wiring etchant and a manufacturing method of a wiring using the same can be applied to a manufacturing method of a thin film transistor substrate.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 우선, 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 적층하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 적어도 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고 보호막의 상부에 은 또는 은 합금의 도전막 을 적층하고, 질산, 초산, 인산 및 포타슘옥시설페이트를 포함하는 식각액을 이용하여 도전막을 패터닝하여 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다.In the method for manufacturing a thin film transistor substrate according to the present invention, first, a gate line including a gate line and a gate electrode connected to the gate line is formed on an insulating substrate. Subsequently, the gate insulating film and the semiconductor layer are sequentially stacked, and the data includes a data line crossing the gate line, a source electrode connected to the data line, and a drain electrode positioned adjacent to the source electrode with respect to the gate electrode. Form the wiring. Next, a protective film is laminated and patterned to form a first contact hole that exposes at least the drain electrode, and a conductive film of silver or silver alloy is laminated on the protective film, and an etching solution including nitric acid, acetic acid, phosphoric acid, and potassium oxalate is used. The conductive film is patterned to form a reflective film connected to the drain electrode through the first contact hole.
이때, 도전막은 1,000-3,000Å 범위 또는 300-600Å 범위의 두께로 형성할 수 있으며, 보호막은 감광성 유기 물질로 형성하는 것이 바람직하다. In this case, the conductive film may be formed in a thickness of 1,000-3,000 kPa or 300-600 kPa, and the protective film is preferably formed of a photosensitive organic material.
여기서, 게이트 배선은 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 더 포함하며, 데이터 배선은 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 더 포함하며, 보호막은 데이터 패드 및 게이트 절연막과 함께 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며, 반사막과 동일한 층에 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다.The gate line may further include a gate pad configured to receive a scan signal from an external source and transmit the scan signal to a gate line. The data line may further include a data pad configured to transmit an image signal from an external source to a data line. The protective layer may include a data pad. And an auxiliary gate pad and an auxiliary data pad having second and third contact holes exposing the gate pad together with the gate insulating layer, and electrically connected to the gate pad and the data pad through the second and third contact holes in the same layer as the reflective film. Can be further formed.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Then, with reference to the accompanying drawings, a wiring etching solution according to an embodiment of the present invention, a method of manufacturing a wiring using the same and a method of manufacturing a thin film transistor array substrate for a liquid crystal display device including the same in the art. It will be described in detail so that those skilled in the art can easily carry out.
도 1은 본 발명의 실시예에 따른 배선의 제조 방법을 도시한 단면도이다.1 is a cross-sectional view showing a method of manufacturing a wiring according to an embodiment of the present invention.
반도체 장치, 특히 표시 장치의 배선은 도 1에서 보는 바와 같이 가장 낮은 비저항을 가지는 은 또는 은 합금의 도전 물질을 포함하는 배선용 박막을 기판(100)의 상부에 적층하고 감광막 패턴(500)을 식각 마스크로 이용하여 식각 공정으로 패터닝하여 배선(800)을 형성한다.
As shown in FIG. 1, a wiring of a semiconductor device, particularly a display device, includes a wiring thin film including a conductive material of silver or a silver alloy having the lowest resistivity on an upper portion of the
그런데 반도체 제조 공정에서 은 또는 은 합금으로 이루어진 배선(800)을 양호하게 패터닝하기 위해서는 식각비는 50Å/sec 이하이고, 이후에 형성되는 다른 막의 프로파일(profile)을 고려하여 측면의 테이퍼 각(taper angle, θ)은 90° 이하이고, 감광막 패턴(500)과 비교하여 감소하는 배선(800) 폭의 허용 범위(critical dimension, 2×d)는 1.5 ㎛ 이하이고, 이러한 허용 범위의 균일도는 5% 이내이고, 잔류물은 남지 않는 것이 바람직하다. 이를 위해 본 발명에 따른 배선의 제조 방법에서는 배선(800)은 습식 식각으로 패터닝하며, 40-60% 범위의 인산, 1-10% 범위의 질산, 5-15% 범위의 초산 및 1-5% 범위의 포타슘옥시설페이트와 나머지 초순수를 포함하는 배선용 식각액을 이용하여 배선(800)을 패터닝한다. 배선(800)을 은 합금으로 형성하는 경우에 타겟은 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다. 실험예에서 순수 은을 2,000Å의 두께로 적층하고 50% 범위의 인산, 5% 범위의 질산, 10% 범위의 초산 및 1-3% 범위의 포타슘옥시설페이트를 포함하는 배선용 식각액을 이용하여 패터닝한 결과, 식각비는 40Å/sec 정도, 테이퍼 각(θ)은 70-80° 정도, 허용 범위는 1.2-1.4㎛ 정도, 허용 범위의 균일도는 3-4% 정도로 각각 양호하게 측정되었으며, 잔류물은 남지 않았다. However, in order to satisfactorily pattern the
이러한 본 발명의 실시예에 따른 배선용 식각액 및 이를 이용한 배선의 제조 방법은 반사형 액정 표시 장치에 사용되는 박막 트랜지스터 어레이 기판의 제조 방 법에 적용할 수 있다.The wiring etchant and the manufacturing method of the wiring using the same according to the embodiment of the present invention can be applied to the manufacturing method of the thin film transistor array substrate used in the reflective liquid crystal display device.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다. First, the structure of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 2 and 3.
도 2는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 기판을 III-III' 선을 따라 잘라 도시한 단면도이다.FIG. 2 is a layout view of a thin film transistor substrate for a reflective liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 2 taken along a line III-III '.
절연 기판(10) 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 또한, 게이트 배선은 이후에 형성되는 반사막(82)과 중첩되어 그리고, 게이트 배선은 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극을 더 포함할 수 있으며, 이러한 유지 전극은 후술할 반사막(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.On the insulating
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.On the
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.A
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)에 연결되어 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. On the resistive contact layers 55 and 56 and the
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질로 이루어진 보호막(70)이 형성되어 있다. 이때, 보호막(70)의 표면은 이후에 형성되는 반사막(82)의 반사 효율을 극대화하기 위해 요철 패턴을 가진다. 여기서, 보호막(70)은 질화 규소로 이루어진 절연막을 더 포함할 수 있다.The passivation layer 70 made of an organic material having excellent planarization characteristics and photosensitivity is formed on the data lines 62, 65, 66, and 68 and the
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. In the passivation layer 70, contact holes 76 and 78 are formed to expose the
보호막(70) 상부에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하며 은 또는 은 합금으로 이루어진 반사막(82)이 형성되어 있다. 이때, 반사막(82)이 은 합금인 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 보조 게이트 및 데이터 패드(84, 88)는 게이트 및 데이터 패드(24, 68)를 보호하기 위한 것이며, 필수적인 것은 아니다.A
그러면, 도 4a 내지 도 7b 및 도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 구체적으로 설명하기로 한다. Next, a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4A to 7B and FIGS. 2 and 3.
먼저, 도 4a 및 도 4b에 도시한 바와 같이, 유리 기판(10) 상부에 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금의 저저항의 도전 물질을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향의 게이트 배선을 형성한다. First, as shown in FIGS. 4A and 4B, a conductive material having a low resistance of silver or silver alloy or aluminum or aluminum alloy is laminated on the
다음, 도 5a 및 도 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다. Next, as shown in FIGS. 5A and 5B, a three-layer film of a
다음, 도 6a 내지 도 6b에 도시한 바와 같이, 데이터 배선용 도전막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. Next, as shown in FIGS. 6A to 6B, the conductive film for data wiring is stacked, and patterned by a photolithography process using a mask to be connected to the
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.Subsequently, the doped amorphous
다음으로, 도 7a 및 7b에서 보는 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 기판(10)의 상부에 코팅(coating)하여 보호막(70)을 형성한다. 이어, 마스크를 이용한 사진 공정으로 게이트 절연막(30)과 함께 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성하는 동시에, 보호막(70)의 상부에 요철 패턴을 형성한다.Next, as shown in FIGS. 7A and 7B, the passivation layer 70 is formed by coating an organic material having excellent planarization properties and photosensitive properties on the
다음, 도 2 및 도 3에서 보는 바와 같이, 반사율을 가지는 은을 1,000-3000Å 정도의 두께로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 반사막(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 이때, 앞에서 설명한 바와 같이, 반사막(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 패터닝하기 위한 식각 공정은 습식 식각으로 진행하며, 40-60% 범위의 인산, 1-10% 범위의 질산, 5-15% 범위의 초산 및 1-5% 범위의 포타슘옥시설페이트와 나머지 초순수를 포함하는 식각액을 사용한다. 여기서도 순수 은을 2,000Å의 두께로 적층하고 50% 범위의 인산, 5% 범위의 질산, 10% 범위의 초산 및 1-3% 범위의 포타슘옥시설페이트를 포함하는 배선용 식각액을 이용하여 패터닝하였으며, 그 결과, 식각비는 40Å/sec 정도, 테이퍼 각(θ)은 70-80° 정도, 허용 범위는 1.2-1.4㎛ 정도, 허용 범위의 균일도는 3-4% 정도로 각각 양호하게 측정되었으며, 잔류물은 남지 않았다. Next, as shown in FIGS. 2 and 3, silver having reflectance is laminated to a thickness of about 1,000-3000 Å and patterned by a photolithography process using a mask to be connected to the
여기서, 은 또는 은 합금의 반사막(82)을 300-600Å 정도의 범위로 형성하는 경우에 반사막(82)은 반사율과 투과율을 함께 가지게 되어 반사형 모드와 투과형 모드를 함께 이용하여 화상을 표시하는 반투과형 액정 표시 장치에 적용할 수 있다.Here, in the case where the
이와 같이, 본 발명에서는 인산, 질산, 초산 및 포타슘옥시설페이트와 나머지 초순수를 포함하는 식각액을 이용하여 은 또는 은 합금의 도전막 패터닝함으로써 양호한 식각비, 테이퍼각 및 균일도를 가지는 박막을 얻을 수 있으며, 낮은 저항과 높은 반사율을 가지는 반사막을 얻을 수 있다.
As described above, in the present invention, a thin film having a good etching ratio, taper angle, and uniformity can be obtained by patterning a conductive film of silver or a silver alloy using an etching solution containing phosphoric acid, nitric acid, acetic acid, potassium oxalate, and the remaining ultrapure water. A reflective film having low resistance and high reflectance can be obtained.
Claims (12)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010065327A KR100848109B1 (en) | 2001-10-23 | 2001-10-23 | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method |
PCT/KR2002/001260 WO2003005115A1 (en) | 2001-07-06 | 2002-07-03 | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method |
CNB028166485A CN100371809C (en) | 2001-07-06 | 2002-07-03 | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method |
JP2003511030A JP4668533B2 (en) | 2001-07-06 | 2002-07-03 | Etching solution for wiring, manufacturing method of wiring using the same, and manufacturing method of thin film transistor substrate including the same |
US10/190,164 US6800564B2 (en) | 2001-07-06 | 2002-07-05 | Etching solution for signal wire and method of fabricating thin film transistor array panel with the same |
TW91115028A TW572996B (en) | 2001-07-06 | 2002-07-05 | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010065327A KR100848109B1 (en) | 2001-10-23 | 2001-10-23 | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030034402A KR20030034402A (en) | 2003-05-09 |
KR100848109B1 true KR100848109B1 (en) | 2008-07-24 |
Family
ID=29565919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010065327A KR100848109B1 (en) | 2001-07-06 | 2001-10-23 | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100848109B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030041694A (en) * | 2001-11-21 | 2003-05-27 | 테크노세미켐 주식회사 | Etchant for making gate electrode in TFT-LCD |
KR101171175B1 (en) | 2004-11-03 | 2012-08-06 | 삼성전자주식회사 | Etchant for conductive material and method for manufacturing a thin film transistor array panel using the etchant |
KR101124569B1 (en) | 2005-06-09 | 2012-03-15 | 삼성전자주식회사 | Echant and method for fabricating interconnection line and method for fabricating thin film transistor substrate using the same |
KR101905195B1 (en) * | 2012-12-24 | 2018-10-05 | 동우 화인켐 주식회사 | Etchant composition for Ag thin layer and method for fabricating metal pattern using the same |
KR101653265B1 (en) | 2016-04-20 | 2016-09-01 | 주식회사 디엔티 | Dental handpiece |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127555A (en) * | 1995-11-01 | 1997-05-16 | Sony Corp | Formation of laminated wiring |
JPH10239704A (en) * | 1997-02-27 | 1998-09-11 | Sharp Corp | Reflection type liquid crystal display device and its manufacture |
JPH11186558A (en) * | 1997-12-24 | 1999-07-09 | Sharp Corp | Thin-film transistor and its manufacture method |
KR20000027660A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for forming gate of tft lcd |
KR20010075932A (en) * | 2000-01-21 | 2001-08-11 | 정지완 | Gate electrode etching liquid in LCD display system |
KR20010091799A (en) * | 2000-03-18 | 2001-10-23 | 정지완 | Electrode etching liquid in LCD display system |
-
2001
- 2001-10-23 KR KR1020010065327A patent/KR100848109B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127555A (en) * | 1995-11-01 | 1997-05-16 | Sony Corp | Formation of laminated wiring |
JPH10239704A (en) * | 1997-02-27 | 1998-09-11 | Sharp Corp | Reflection type liquid crystal display device and its manufacture |
JPH11186558A (en) * | 1997-12-24 | 1999-07-09 | Sharp Corp | Thin-film transistor and its manufacture method |
KR20000027660A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for forming gate of tft lcd |
KR20010075932A (en) * | 2000-01-21 | 2001-08-11 | 정지완 | Gate electrode etching liquid in LCD display system |
KR20010091799A (en) * | 2000-03-18 | 2001-10-23 | 정지완 | Electrode etching liquid in LCD display system |
Also Published As
Publication number | Publication date |
---|---|
KR20030034402A (en) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100853216B1 (en) | an etchant for a wiring, a method for manufacturing the wiring, a thin film transistor array panel including the wiring, and a method for manufacturing the same including the method | |
KR101168728B1 (en) | Wire and method for fabricating interconnection line and thin film transistor substrate and method for fabricating the same | |
US9431426B2 (en) | Thin film transistor array panel including layered line structure and method for manufacturing the same | |
US7821009B2 (en) | Signal line, a thin film transistor array panel comprising the signal line, and method for manufacturing the same | |
TWI387108B (en) | Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate | |
JP4308167B2 (en) | Organic light emitting display device and method for manufacturing the same | |
JP4668533B2 (en) | Etching solution for wiring, manufacturing method of wiring using the same, and manufacturing method of thin film transistor substrate including the same | |
KR101168729B1 (en) | Wire and method for fabricating interconnection line and thin film transistor substrate and method for fabricating the same | |
KR20020066574A (en) | TFT LCD Having Multy-Layer Reflection Electrode | |
US7630049B2 (en) | Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film | |
KR100848109B1 (en) | An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method | |
JPH10209463A (en) | Method for wiring formation of display device, manufacture of display device, and display device | |
KR100777701B1 (en) | a method for manufacturing a wire and a method for manufacturing a thin film transistor substrate including the same | |
KR20020080559A (en) | Thin film transistor array panel and method manufacturing the same | |
JP4463075B2 (en) | Transflective liquid crystal display device, method for producing transflective liquid crystal display device, TFT substrate, and method for producing TFT substrate | |
KR100878265B1 (en) | Method for manufacturing thin film transistor array panel | |
KR20030046102A (en) | a thin film transistor substrate and a method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |