KR100844956B1 - Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same - Google Patents

Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same Download PDF

Info

Publication number
KR100844956B1
KR100844956B1 KR1020070032044A KR20070032044A KR100844956B1 KR 100844956 B1 KR100844956 B1 KR 100844956B1 KR 1020070032044 A KR1020070032044 A KR 1020070032044A KR 20070032044 A KR20070032044 A KR 20070032044A KR 100844956 B1 KR100844956 B1 KR 100844956B1
Authority
KR
South Korea
Prior art keywords
zro
unit cycle
source
purge
film
Prior art date
Application number
KR1020070032044A
Other languages
Korean (ko)
Inventor
길덕신
염승진
이기정
송한상
김영대
김진혁
도관우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032044A priority Critical patent/KR100844956B1/en
Application granted granted Critical
Publication of KR100844956B1 publication Critical patent/KR100844956B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

A dielectric layer including a zirconium oxide and a niobium oxide and a method for manufacturing the same are provided to form the dielectric layer having high leakage current characteristics by using an atomic layer deposition method. A [ZrO2]x[Nb2O5](1-x) dielectric layer including ZrO2 and Nb2O5 of nano-scale units is deposited by using an atomic layer deposition method. The process for depositing the [ZrO2]x[Nb2O5](1-x) dielectric layer includes a process for mixing ZrO2 and Nb2O5 in the nano-scale units by performing repeatedly [ZrO2 unit cycle] and [Nb2O5 unit cycle]. The [ZrO2 unit cycle] includes a Zr source implantation process, a purge process, and an oxygen supply source implantation process. The Zr source uses one selected from Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(OiC3H7)(tmhd) or Zr(OtBu)4.

Description

지르코늄산화막과 니오븀산화막을 포함하는 유전막을 구비한 반도체소자 및 그의 제조 방법{CAPACITOR WITH ZRCONIUM OXIDE AND NIOBIUM OXIDE AND METHOD FOR MANUFACTURING THE SAME}FIELD OF THE INVENTION A semiconductor device having a dielectric film comprising a zirconium oxide film and a niobium oxide film, and a method for manufacturing the same.

도 1은 본 발명의 실시예에 따른 [단위사이클1]을 이용한 [ZrO2]x[Nb2O5](1-x)의 원자층증착법을 설명하기 위한 도면.1 is a view for explaining the atomic layer deposition method of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) using [Unit Cycle 1] according to an embodiment of the present invention.

도 2는 도 1에 의해 증착된 [ZrO2]x[Nb2O5](1-x)의 구조를 도시한 도면.FIG. 2 shows the structure of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) deposited by FIG. 1. FIG.

도 3은 본 발명의 실시예에 따른 [단위사이클2]을 이용한 [ZrO2]x[Nb2O5](1-x)의 원자층증착법을 설명하기 위한 도면.3 is a view for explaining the atomic layer deposition method of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) using [Unit Cycle 2] according to an embodiment of the present invention.

도 4a는 본 발명의 실시예에 따른 [단위사이클3]을 이용한 ZrO2/Nb2O5의 원자층증착법을 설명하기 위한 도면.4A is a view for explaining the atomic layer deposition method of ZrO 2 / Nb 2 O 5 using [Unit Cycle 3] according to an embodiment of the present invention.

도 4b 내지 도 4d는 도 4a에 따른 유전막의 다양한 구조를 도시한 도면. 4B-4D illustrate various structures of the dielectric film according to FIG. 4A.

도 5a는 본 발명의 실시예에 따른 [ZrO2]x[Nb2O5](1-x)를 유전막으로 갖는 캐패시터의 구조를 도시한 도면.FIG. 5A illustrates a structure of a capacitor having [ZrO 2 ] x [Nb 2 O 5 ] (1-x) as a dielectric film according to an embodiment of the present invention. FIG.

도 5b는 본 발명의 실시예에 따른 ZrO2/Nb2O5를 유전막으로 갖는 캐패시터의 구조를 도시한 도면.FIG. 5B illustrates the structure of a capacitor having ZrO 2 / Nb 2 O 5 as a dielectric film according to an embodiment of the present invention. FIG.

도 6a는 본 발명의 실시예에 따른 [ZrO2]x[Nb2O5](1-x)를 게이트유전막으로 갖는 트랜지스터의 구조를 도시한 도면.FIG. 6A illustrates the structure of a transistor having [ZrO 2 ] x [Nb 2 O 5 ] (1-x) as a gate dielectric film according to the embodiment of the present invention. FIG.

도 6b는 본 발명의 실시예에 따른 ZrO2/Nb2O5를 게이트유전막으로 갖는 트랜지스터의 구조를 도시한 도면.6B is a diagram showing the structure of a transistor having ZrO 2 / Nb 2 O 5 as a gate dielectric film according to the embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

101 : 하부전극101: lower electrode

102 : [ZrO2]x[Nb2O5](1-x) 102: [ZrO 2 ] x [Nb 2 O 5 ] (1-x)

103 : 상부전극103: upper electrode

본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 특히 유전막 및 그를 구비한 캐패시터에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing technique of a semiconductor element. Specifically, It is related with the dielectric film and the capacitor provided with the same.

최근 100nm 이하의 반도체 소자를 위한 캐패시터의 유전막으로 Al2O3, HfO2/Al2O3, HfxAlyOz 등의 박막에 대한 연구 및 실제 적용이 이루어지고 있다. 그러 나, Al2O3의 낮은 유전율(ε=9)과 HfO2의 낮은 에너지밴드갭(Energy Band Gap, ~5eV)으로 이하여 70nm 이하의 디자인룰(Design Rule)을 갖는 소자에 필요한 10Å 이하의 EOT(Equivalent Oxide Thicknes)를 얻는 것은 실제적으로 불가능하다.Recently, research and practical application of thin films of Al 2 O 3 , HfO 2 / Al 2 O 3 , and Hf x Al y O z have been made as dielectric films of capacitors for semiconductor devices of less than 100 nm. However, the low dielectric constant of Al 2 O 3 (ε = 9) and the low energy band gap of HfO 2 (~ 5 eV) are below 10 Å for devices with design rules of 70 nm or less. It is practically impossible to obtain EOT (Equivalent Oxide Thicknes).

또한, EOT를 낮추기 위하여 물리적 두께를 줄이더라도 EOT가 10Å 이하의 값을 얻기 이전에 직접 터널링(Direct Tunneling)에 의해 누설전류가 급격하게 증가하는 문제가 발생하여 유전막으로 적용이 힘들다.In addition, even if the physical thickness is reduced to reduce the EOT, the leakage current rapidly increases by direct tunneling before the EOT obtains a value of 10 dB or less, which makes it difficult to apply the dielectric film.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 10Å 이하의 EOT를 갖고 누설전류 특성이 우수한 유전막의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide a method for producing a dielectric film having an EOT of 10 mA or less and excellent leakage current characteristics.

또한, 본 발명의 다른 목적은 10Å 이하의 EOT를 갖고 누설전류 특성이 우수한 유전막을 구비한 반도체소자 및 그의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a semiconductor device having a dielectric film having an EOT of 10 mA or less and excellent leakage current characteristics and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명의 유전막 제조 방법은 원자층증착법(ALD)을 이용하여 ZrO2과 Nb2O5가 나노스케일 단위로 혼합된 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계를 포함하는 것을 특징으로 하며, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는 [ZrO2 단위사이클]과 [Nb2O5 단위사이클]을 각각 반복 진행하여 상기 ZrO2와 Nb2O5를 나노스케일 단위로 혼합시키는 것을 특징으로 하고, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는 Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스 주입 단계, 퍼지 단계, 산소공급원 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하는 것을 특징으로 한다.The dielectric film manufacturing method of the present invention for achieving the above object is [ZrO 2 ] x [Nb 2 O 5 ] ( 1-1 in which ZrO 2 and Nb 2 O 5 are mixed in nanoscale units using atomic layer deposition (ALD) and x) depositing a dielectric film, wherein depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film comprises [ZrO 2 unit cycle] and [Nb 2 O 5]. Unit cycle], each of which is characterized by mixing the ZrO 2 and Nb 2 O 5 in nanoscale units, and depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film. Is characterized in that the unit cycle consisting of a single molecule source injection step, a purge step, an oxygen source injection step and a purge step composed of one molecule of Zr atoms and Nb atoms is repeated.

삭제delete

그리고, 본 발명의 반도체소자는 제1도전층; 상기 제1도전층 상에서 ZrO2와 Nb2O5가 나노스케일(Nano-scale) 단위로 혼합된 [ZrO2]x[Nb2O5](1-x) 구조를 갖는 유전막; 및 상기 유전막 상의 제2도전층을 포함하는 것을 특징으로 하고, 상기 [ZrO2]x[Nb2O5](1-x) 구조는 Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스를 이용한 원자층증착법을 통해 증착된 것을 특징으로 한다.In addition, the semiconductor device of the present invention comprises: a first conductive layer; A dielectric film having a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) structure in which ZrO 2 and Nb 2 O 5 are mixed in a nano-scale unit on the first conductive layer; And a second conductive layer on the dielectric layer, wherein the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) structure uses a single molecule source composed of one molecule of Zr and Nb atoms. It is characterized by being deposited by atomic layer deposition.

그리고, 본 발명의 반도체소자의 제조 방법은 제1도전층을 형성하는 단계; 상기 제1도전층 상에 원자층증착법(ALD)을 이용하여 ZrO2와 Nb2O5가 나노스케일 단위로 혼합된 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계; 및 상기 [ZrO2]x[Nb2O5](1-x) 유전막 상에 제2도전층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a semiconductor device of the present invention includes the steps of forming a first conductive layer; Depositing a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film in which ZrO 2 and Nb 2 O 5 are mixed in nanoscale units using atomic layer deposition (ALD) on the first conductive layer step; And forming a second conductive layer on the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric layer.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

본 발명은 단원자층 증착법(ALD)에 의해 지르코늄산화막(예, ZrO2)과 니오븀산화막(예, Nb2O5)이 모두 포함된 박막으로 나노스케일(Nano Scale) 단위로 균일하게 섞인 비정질 (ZrO2)x(Nb2O5)1-x (x=0.1∼0.9)박막 또는 ZrO2/Nb2O5의 적층 구조를 갖는 유전막을 캐패시터의 유전막으로 적용하기 위한 것이다. ZrO2의 높은 밴드갭(Band Gap)과 Nb2O5의 높은 유전율을 이용함으로써 60nm 디자인룰 이하의 DRAM의 캐패시터 및 게이트절연막 또는 RF 소자의 캐패시터의 유전막으로 사용하기 위한 것이다. The present invention is a thin film containing both a zirconium oxide film (eg, ZrO 2 ) and niobium oxide film (eg, Nb 2 O 5 ) by monoatomic layer deposition (ALD). 2 ) A dielectric film having a laminated structure of x (Nb 2 O 5 ) 1-x (x = 0.1 to 0.9) thin film or ZrO 2 / Nb 2 O 5 is used as the dielectric film of the capacitor. By using the high band gap of ZrO 2 and the high dielectric constant of Nb 2 O 5 , it is intended to be used as a dielectric film of capacitors and gate insulating films of DRAMs of 60 nm or less, or capacitors of RF devices.

후술하는 실시예들에서는 지르코늄산화막(ZrO2)과 니오븀산화막(Nb2O5)을 사용하여 단원자층증착법(ALD)에 의해 이들 두 물질이 나노스케일(Nano-scale) 단위로 미세하게 혼합된 (ZrO2)x(Nb2O5)1-x 또는 ZrO2/Nb2O5의 적층 구조를 형성하여 이를 DRAM 캐패시터의 유전막으로 적용함으로써 10Å 이하의 EOT 및 누설전류를 확보한다.In the embodiments described below, these two materials are finely mixed in nano-scale units by a monolayer deposition method (ALD) using a zirconium oxide film (ZrO 2 ) and a niobium oxide film (Nb 2 O 5 ). A stacked structure of ZrO 2 ) x (Nb 2 O 5 ) 1-x or ZrO 2 / Nb 2 O 5 is formed and applied to the dielectric film of the DRAM capacitor to secure EOT and leakage current of 10 mA or less.

Al2O3, HfO2는 종래기술에서 설명한 문제점을 갖고 있으므로 그 비교를 생략하기로 하고, 유전율이 높은 것으로 알려진 TiO2, Ta2O5와 비교하기로 한다.Since Al 2 O 3 and HfO 2 have the problems described in the prior art, the comparison will be omitted and compared with TiO 2 and Ta 2 O 5 , which are known to have high dielectric constants.

TiO2와 Ta2O5는 Ru 전극 위에서 각각 루틸(Rutile) 및 헥사고날(Hexagonal)의 결정구조로 성장할 경우, 각각 80, 65의 높은 유전율을 나타낸다. 하지만, TiO2의 경우에는 밴드갭(Band Gap)이 3.0eV 정도로 매우 낮아 누설전류에 매우 취약하고, Ta2O5의 경우에는 유전율이 높은 결정 구조로 결정화 시키기 위해서는 700℃ 이상의 높은 후속 열처리를 요구한다. 이러한 고온의 후속 열처리가 수반되는 경우, 하부 전극으로 사용되는 TiN 또는 Ru의 열안정성 부족으로 사용하기가 어렵다. TiO 2 and Ta 2 O 5 exhibit high dielectric constants of 80 and 65, respectively, when grown in a rutile (Rutile) and hexagonal (Hexagonal) crystal structure on the Ru electrode. However, in the case of TiO 2 , the band gap is very low at 3.0 eV, so it is very vulnerable to leakage current, and in the case of Ta 2 O 5 , a high subsequent heat treatment of 700 ° C. or higher is required to crystallize into a high dielectric constant crystal structure. do. If such high temperature subsequent heat treatment is involved, it is difficult to use due to the lack of thermal stability of TiN or Ru used as the lower electrode.

니오븀산화막(Nb2O5)의 경우, Ta2O5처럼 헥사고날(Hexagonal)의 결정구조를 보여 높은 유전율을 가질뿐만 아니라 결정화 온도가 500℃ 정도로 낮다. 또한, 밴드갭 측면에서도 약 3.5eV로 3 이하의 값을 보이는 TiO2에 비하여 높은 값을 나타낸다. The niobium oxide film (Nb 2 O 5 ), like Ta 2 O 5 , exhibits a hexagonal crystal structure, which not only has a high dielectric constant but also has a low crystallization temperature of about 500 ° C. In addition, the bandgap exhibits a higher value than TiO 2 having a value of 3 or less at about 3.5 eV.

따라서, 유전율이 40 정도로 높고 밴드갭도 약 5.5eV로 높은 ZrO2와 낮은 결정화 온도에서도 결정화되어 60 이상의 높은 유전율을 보이는 Nb2O5를 고용체로 섞거나(나노스케일로 혼합) 또는 ZrO2와 Nb2O5를 적층한 구조를 사용하게 되면 유전율 및 누설전류 측면에서 우수한 캐패시터 유전막을 형성할 수 있다.Therefore, ZrO 2 with a high dielectric constant of about 40 eV and a bandgap of about 5.5 eV and Nb 2 O 5 crystallized at low crystallization temperatures and having a high dielectric constant of 60 or more are mixed with a solid solution (mixed in nanoscale) or ZrO 2 and Nb the use of the laminated structure of the 2 O 5 to form a capacitor dielectric film excellent in dielectric constant and leakage current side.

ZrO2와 Nb2O5를 나노스케일 단위로 미세하게 혼합한 비정질의 [ZrO2]x[Nb2O5](1-x)을 증착하기 위한 원자층증착공정(ALD)의 단위 사이클은 후술하는 [단위사이클1]과 [단위사이클2]를 사용하고, ZrO2와 Nb2O5가 적층된 ZrO2/Nb2O5 적층 구조는 단위사이클3을 사용한다.The unit cycle of the atomic layer deposition process (ALD) for depositing amorphous [ZrO 2 ] x [Nb 2 O 5 ] (1-x) in which ZrO 2 and Nb 2 O 5 are finely mixed in nanoscale units will be described later. [Unit Cycle 1] and [Unit Cycle 2] are used, and ZrO 2 / Nb 2 O 5 laminated structure in which ZrO 2 and Nb 2 O 5 are laminated uses unit cycle 3.

먼저, 단위사이클1은 다음과 같다.First, unit cycle 1 is as follows.

[단위사이클1][Unit cycle 1]

[(Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n]Q [(Zr Source / Purge / Oxygen Source / Purge) m (Nb Source / Purge / Oxygen Source / Purge) n ] Q

위 단위사이클1에서 (Zr 소스/퍼지/산소공급원/퍼지)m는 'ZrO2 단위사이클'을 m회의 사이클수로 반복 진행하는 것을 의미하며, (Nb 소스/퍼지/산소공급원/퍼지)n는 'Nb2O5 단위사이클'을 n회의 사이클수로 반복 진행하는 것을 의미하고, [(Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n]Q는 (Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n로 이루어진 '[ZrO2]x[Nb2O5](1-x) 단위사이클'을 Q회의 사이클수로 반복진행하는 것을 의미한다.In unit cycle 1 above, (Zr source / purge / oxygen source / purge) m means repeating 'ZrO 2 unit cycle' with m number of cycles, and (Nb source / purge / oxygen source / purge) n is 'Nb 2 O 5 unit cycle' means to repeat the number of cycles n times, [(Zr source / purge / oxygen source / purge) m (Nb source / purge / oxygen source / purge) n ] Q is ( Zr source / purge / oxygen source / purge) m (Nb source / purge / oxygen source / purge) m number of cycles of '[ZrO 2 ] x [Nb 2 O 5 ] (1-x) unit cycles' consisting of n It means to repeat.

먼저, (Zr 소스/퍼지/산소공급원/퍼지)m로 이루어진 'ZrO2 단위사이클'에서 'Zr 소스'는 ZrO2를 증착하기 위한 Zr 소스를 주입하는 단계이고, '퍼지'는 퍼지가 스를 주입하는 단계이며, '산소공급원'은 ZrO2를 증착하기 위한 산소공급원을 주입하는 단계이다.First, in the 'ZrO 2 unit cycle' consisting of (Zr source / purge / oxygen source / purge) m , 'Zr source' is a step of injecting a Zr source for depositing ZrO 2 and 'purge' purges gas The step of injecting, 'oxygen source' is the step of injecting an oxygen source for depositing ZrO 2 .

그리고, (Nb 소스/퍼지/산소공급원/퍼지)n로 이루어진 'Nb2O5 단위사이클'에서, 'Nb 소스'는 Nb2O5를 증착하기 위한 Nb 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '산소공급원'은 Nb2O5를 증착하기 위한 산소공급원을 주입하는 단계이다.And, in the 'Nb 2 O 5 unit cycle' consisting of (Nb source / purge / oxygen source / purge) n , 'Nb source' is a step of injecting an Nb source for depositing Nb 2 O 5 , 'Purge' Is a step of injecting a purge gas, and an 'oxygen source' is a step of injecting an oxygen source for depositing Nb 2 O 5 .

위와 같이 이루어지는 ZrO2 단위사이클과 Nb2O5 단위사이클을 각각 m회 및 n회의 사이클 수로 반복진행하므로써 일정 두께의 ZrO2와 Nb2O5를 각각 증착하고, [ZrO2 단위사이클]과 [Nb2O5 단위사이클]을 합친 (Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n 단위사이클을 Q회 반복 진행하여 [ZrO2]x[Nb2O5](1-x)의 총 두께를 결정한다.By repeating the ZrO 2 unit cycle and the Nb 2 O 5 unit cycle made as described above with m and n cycles, respectively, ZrO 2 and Nb 2 O 5 having a predetermined thickness are deposited, respectively, [ZrO 2 unit cycle] and [Nb]. 2 O 5 Unit Cycles] (Zr Source / Purge / Oxygen Source / Purge) m (Nb Source / Purge / Oxygen Source / Purge) n Repeat the unit cycle for Q times to obtain [ZrO 2 ] x [Nb 2 O 5 Determine the total thickness of (1-x) .

그리고, ZrO2와 Nb2O5가 나노스케일로 균일하게 혼합되는 효과를 증대시키기 위하여 (Zr 소스/퍼지/산소공급원/퍼지)m 단위사이클에 의해 증착되는 ZrO2와 (Nb 소스/퍼지/산소공급원/퍼지)n 단위사이클에 의하여 증착되는 Nb2O5의 두께를 각각 10Å 미만의 두께(0.1Å∼9.99Å)가 되도록 m과 n의 사이클 수를 조절한다. 여기서, ZrO2와 Nb2O5의 두께를 각각 10Å 미만의 두께가 되도록 하는 이유는 그 두께가 10Å 이상인 경우에는 ZrO2와 Nb2O5는 독립적인 막 형태를 가져 [ZrO2]x[Nb2O5](1-x)이 형성되는 것이 아니라 Nb2O5/ZrO2의 적층 구조가 형성된다. Nb2O5/ZrO2의 적층 구조는 후술하는 단위사이클3을 참조하기로 한다.And, ZrO 2 and Nb 2 O 5 is to increase the effect to be uniformly mixed at the nanoscale (Zr source / purge / oxygen source / purge) ZrO 2 and (Nb source / purge / oxygen to be deposited by a m unit cycle The number of cycles m and n is adjusted so that the thickness of the Nb 2 O 5 deposited by the source / purge) n unit cycles is less than 10 μs in thickness (0.1 μs to 9.99 μs), respectively. Here, not less than reason is that the thickness of the thickness of the ZrO 2 and Nb 2 O 5, respectively so as to have a thickness of less than 10Å is 10Å, the ZrO 2 and Nb 2 O 5 is brought to an independent film form [ZrO 2] x [Nb 2 O 5 ] (1-x) is not formed, but a laminated structure of Nb 2 O 5 / ZrO 2 is formed. For the laminated structure of Nb 2 O 5 / ZrO 2 , refer to Unit Cycle 3 described later.

또한, ZrO2와 Nb2O5의 나노스케일 혼합에 의해 비정질박막을 형성하므로써 우수한 전기적 특성을 확보하기 위해서는 Zr/Nb의 비율을 조절하므로써 가능한데, 이는 m:n의 비율을 조절하므로써 가능하다. In addition, in order to secure excellent electrical properties by forming an amorphous thin film by nanoscale mixing of ZrO 2 and Nb 2 O 5 , by controlling the ratio of Zr / Nb, it is possible by controlling the ratio of m: n.

전술한 바와 같이, ZrO2와 Nb2O5가 균일하게 혼합되는 효과를 얻고 비정질박막 형성을 위해 사이클횟수인 m과 n을 조절한다. 즉, m/n이 0.1∼0.8이 되도록 한다. 예컨대, n이 20회라면 m은 최소 2회에서 최대 16회가 되는 것이다. 그리고, m과 n은 ZrO2와 Nb2O5가 10Å 미만이 되는 두께 범위에서 조절하는데, 일예로 ZrO2와 Nb2O5의 각 사이클당 증착두께가 0.1Å이라면, m과 n은 100회 미만의 횟수에서 선택될 것이다. As described above, ZrO 2 and Nb 2 O 5 are uniformly mixed and the number of cycles m and n are adjusted to form an amorphous thin film. That is, m / n is set to 0.1 to 0.8. For example, if n is 20, then m is at least 2 and at most 16 times. And m and n are adjusted in the thickness range of ZrO 2 and Nb 2 O 5 is less than 10Å, for example, if the deposition thickness of each ZrO 2 and Nb 2 O 5 is 0.1Å, m and n is 100 times Will be chosen at less than the number of times.

도 1은 본 발명의 실시예에 따른 [단위사이클1]을 이용한 [ZrO2]x[Nb2O5](1-x)의 원자층증착법을 설명하기 위한 도면으로서, [ZrO2]x[Nb2O5](1-x)을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다. 1 is a view for explaining the atomic layer deposition method of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) using [Unit Cycle 1] according to an embodiment of the present invention, [ZrO 2 ] x [ When Nb 2 O 5 ] (1-x) is formed by the atomic layer deposition method, it is a figure which shows the concept of supplying gas into a chamber.

도 1을 참조하여 [ZrO2]x[Nb2O5](1-x)의 증착 예를 자세히 설명하면 다음과 같다.An example of deposition of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) will be described in detail with reference to FIG. 1.

증착공정을 설명하기 앞서, ZrO2 단위사이클은 (Zr/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 m회 반복진행한다. 단위사이클에서 Zr는 Zr 소스이고, N2는 퍼지가스이며, O3은 산소공급원이다.Before explaining the deposition process, the ZrO 2 unit cycle is (Zr / N 2 / O 3 / N 2 ) as a unit cycle, and the unit cycle is repeated m times. In the unit cycle, Zr is the Zr source, N 2 is the purge gas, and O 3 is the oxygen source.

그리고, Nb2O5 단위사이클은 (Nb/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 n회 반복진행한다. 단위사이클에서 Nb은 Nb 소스이고, N2는 퍼지가스이며, O3는 산소공급원이다.In the Nb 2 O 5 unit cycle, (Nb / N 2 / O 3 / N 2 ) is a unit cycle, and the unit cycle is repeated n times. In the unit cycle, Nb is the Nb source, N 2 is the purge gas, and O 3 is the oxygen source.

그리고, ZrO2 단위사이클과 Nb2O5 단위사이클은 각각 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 챔버 내에서 진행한다.The ZrO 2 unit cycle and the Nb 2 O 5 unit cycle proceed in a chamber that maintains a pressure of 0.1torr to 10torr and a substrate temperature of 100 ° C to 350 ° C, respectively.

먼저 ZrO2의 증착에 대해 설명하면, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)(tmhd) 또는 Zr(OtBu)4 중에서 선택되는 어느 하나의 Zr 소스를 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시켜 Zr 소스를 흡착시킨다. 다음에, 미반응 Zr 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 이어서, 산소공급원인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Zr 소스와 O3 사이의 반응을 유도하여 ZrO2 원자층을 증착한다. 마지막으로, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로 우시키는 퍼지 과정을 수행한다. First, the deposition of ZrO 2 will be described. Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) (tmhd) or Zr (OtBu) 4 any one of the Zr sources selected from 0.1torr to 10torr at a pressure of 100 ° C to 350 The Zr source is adsorbed by flowing for 0.1 to 3 seconds into the chamber maintaining the substrate temperature of 占 폚. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 second to 5 seconds to remove the unreacted Zr source. Subsequently, O 3 gas, which is an oxygen source, is flowed for 0.1 seconds to 3 seconds to induce a reaction between the adsorbed Zr source and O 3 to deposit a ZrO 2 atomic layer. Finally, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 seconds to 5 seconds to remove unreacted O 3 and reaction byproducts.

전술한 바와 같은 Zr 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 m회 반복 실시하여 10Å 미만(0.1Å∼9.99Å)의 ZrO2을 증착한다. 한편, Zr 소스의 산화를 위한 산소공급원으로는 O3 외에 H2O 또는 O2 플라즈마를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.Zr source injection, N 2 purge, O 3 injection, and N 2 purge as described above are used as unit cycles, and the unit cycle is repeated m times to deposit ZrO 2 of less than 10 kV (0.1 kPa to 9.99 kPa). . On the other hand, as the oxygen source for the oxidation of Zr source O 3 in addition can be used for H 2 O or O 2 plasma, the purge gas may also be used an inert gas such as argon (Ar) in addition to nitrogen (N 2), the other As a purge method, a residual gas or a reaction byproduct may be discharged to the outside using a vacuum pump.

다음으로, Nb2O5 증착에 대해 설명하면, 기판 온도를 100℃∼350℃, 압력을 0.1torr∼10torr로 유지한 상태에서 Nb[N(CH3)2]5, Nb(N(C2H5)2]5 또는 Nb(OC2H5)5, Nb(OCH3)5 중에서 선택되는 어느 하나의 Nb 소스를 0.1초∼3초간 플로우시켜 기판에 Nb 소스를 흡착시킨다. 다음에, 미반응 Nb 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산소공급원인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Nb 소스와 O3 사이의 반응을 유도하여 Nb2O5 원자층을 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. Next, Nb 2 O 5 deposition will be described. Nb [N (CH 3 ) 2 ] 5 and Nb (N (C 2 ) in a state in which the substrate temperature is maintained at 100 ° C. to 350 ° C. and the pressure is 0.1 to 10 tor. H 5 ) 2 ] 5 or an Nb source selected from Nb (OC 2 H 5 ) 5 and Nb (OCH 3 ) 5 is flowed for 0.1 to 3 seconds to adsorb the Nb source to the substrate. In order to remove the reacted Nb source, a purge process of flowing nitrogen (N 2 ) gas for 0.1 seconds to 5 seconds is performed, and an O 3 gas, which is an oxygen source, is flowed for 0.1 seconds to 3 seconds, thereby adsorbing between the adsorbed Nb source and O 3 . Reaction is induced to deposit an atomic layer of Nb 2 O 5. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 seconds to 5 seconds to remove unreacted O 3 and reaction byproducts.

전술한 바와 같은 Nb 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사 이클로 하고, 이 단위사이클을 n회 반복 실시하여 10Å 미만(0.1Å∼9.99Å)의 Nb2O5을 증착한다. 한편, Nb 소스의 산화를 위한 산소공급원으로는 O3 외에 H2O 또는 O2 플라즈마를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.Nb source injection, N 2 purge, O 3 injection, and N 2 purge as described above are carried out in unit cycles, and the unit cycle is repeated n times to produce Nb 2 O of less than 10 kPa (0.1 kPa to 9.99 kPa). 5 is deposited. Meanwhile, H 2 O or O 2 plasma may be used in addition to O 3 as an oxygen source for oxidation of the Nb source, and an inert gas such as argon (Ar) may be used in addition to nitrogen (N 2 ) as another purge gas. As a purge method, a residual gas or a reaction byproduct may be discharged to the outside using a vacuum pump.

ZrO2과 Nb2O5 증착시 기판온도를 100℃∼350℃ 범위로 낮게 하는 이유는 Zr 소스 및 Nb 소스의 열분해에 의한 CVD(Chemical Vapor Deposition) 반응을 최소화하기 위한 것이다. 원자층증착법(ALD)은 화학기상증착법(CVD)에 비해 파티클생성을 억제하는 우수한 특성을 갖고, 고온의 화학기상증착법에 비해 우수한 특성을 갖도록 최대한 기판 온도를 낮추는 것이다.The reason for lowering the substrate temperature in the range of 100 ° C. to 350 ° C. during the deposition of ZrO 2 and Nb 2 O 5 is to minimize the chemical vapor deposition (CVD) reaction by thermal decomposition of the Zr source and the Nb source. Atomic layer deposition (ALD) is to lower the substrate temperature as much as possible to have excellent properties of suppressing particle generation compared to chemical vapor deposition (CVD), and to have superior characteristics compared to high temperature chemical vapor deposition.

도 2는 도 1에 의해 증착된 [ZrO2]x[Nb2O5](1-x)의 구조를 도시한 도면이다.FIG. 2 is a diagram showing the structure of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) deposited by FIG. 1.

도 2를 참조하면, [ZrO2]x[Nb2O5](1-x)은 ZrO2와 Nb2O5가 레이어 바이 레이어(Layer by layer) 개념으로 적층되어 형성되는 것이 아니라 ZrO2와 Nb2O5가 나노스케일(또는 나노믹스드(Nano-mixed)라고도 표현함) 단위로 혼합된 구조를 갖는다.Referring to FIG. 2, [ZrO 2 ] x [Nb 2 O 5 ] (1-x) is not formed by stacking ZrO 2 and Nb 2 O 5 in a layer by layer concept, but with ZrO 2 . Nb 2 O 5 has a structure in which nanoscale (or nano-mixed) units are mixed.

이처럼 나노스케일 단위로 혼합된 구조를 갖는 이유는 도 1에 의한 원자층증착법을 이용하여 ZrO2와 Nb2O5를 증착하기 때문이며, 특히 ZrO2 증착을 위한 사이클횟수(m)와 Nb2O5 증착을 위한 사이클 횟수(n)를 조절하여 ZrO2와 Nb2O5를 각각 10Å 미만(0.1Å∼9.99Å)의 얇은 두께로 형성하기 때문이다. 여기서, 0.1Å∼9.99Å 두 께는 각 막들이 불연속적으로 형성되는 두께로, 10Å 이상의 두께로 증착하는 경우에는 연속적인 막 형태의 독립적인 구조를 가져 ZrO2와 Nb2O5가 레이어 바이 레이어 형태로 적층(stack)되는 구조가 된다.The reason for having such a mixed structure in units of nanoscale is that ZrO 2 and Nb 2 O 5 are deposited using the atomic layer deposition method of FIG. 1, in particular, the number of cycles (m) and Nb 2 O 5 for ZrO 2 deposition. This is because ZrO 2 and Nb 2 O 5 are formed to have a thin thickness of less than 10 mV (0.1 kPa to 9.99 kPa) by adjusting the number of cycles n for deposition. Here, the thickness of 0.1Å to 9.99 두께 is the thickness in which each film is formed discontinuously, and when deposited to a thickness of 10Å or more, ZrO 2 and Nb 2 O 5 form a layer-by-layer type, which has an independent structure in the form of a continuous film. The structure is stacked.

ZrO2와 Nb2O5가 나노스케일 단위로 혼합된 [ZrO2]x[Nb2O5](1-x)은 'ZraNbbOc'(a,b,c의 값은 m,n의 비율을 조절하므로써 조절 가능)로도 표기할 수 있으며, ZrO2와 Nb2O5가 나노스케일 단위로 혼합됨에 따라 유전율이 40∼70 사이의 값을 가지며, 에너지밴드갭은 3.5∼5.8eV의 값을 갖는다. 유전율 및 에너지밴드갭은 Zr/Nb의 조성(m:n의 비율에 따라 조절됨)에 따라 쉽게 조정이 가능하다.[ZrO 2 ] x [Nb 2 O 5 ] (1-x), in which ZrO 2 and Nb 2 O 5 are mixed in nanoscale units, indicates 'Zr a Nb b O c ' (a, b, c is m, can be controlled by adjusting the ratio of n). As ZrO 2 and Nb 2 O 5 are mixed in nanoscale units, the dielectric constant is in the range of 40 to 70, and the energy band gap is 3.5 to 5.8 eV. Has a value. The permittivity and energy band gap can be easily adjusted according to the composition of Zr / Nb (adjusted according to the ratio of m: n).

단위사이클2는 [ZrO2]x[Nb2O5](1-x)을 증착하기 위한 원자층증착법의 다른 예를 설명하기 위한 것으로서, [ZrO2]x[Nb2O5](1-x)을 원자층증착법에 의해 형성할 때 Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스를 이용하는 방법이다.Unit cycle 2 is for explaining another example of an atomic layer deposition method for depositing [ZrO 2 ] x [Nb 2 O 5 ] (1-x) , and [ZrO 2 ] x [Nb 2 O 5 ] (1- When x) is formed by atomic layer deposition, it is a method using a single molecule source composed of one molecule of Zr atoms and Nb atoms.

[단위사이클2][Unit cycle 2]

[(Zr-Nb 소스/퍼지/산소공급원/퍼지)]Q [(Zr-Nb Source / Purge / Oxygen Source / Purge)] Q

위 단위사이클2는 'Zr-Nb 소스/퍼지/산소공급원/퍼지'로 이루어진 단위사이클을 Q회의 사이클수로 반복 진행하는 것을 의미한다. Zr-Nb 소스는 [ZrO2]x[Nb2O5](1-x)를 증착하기 위한 Zr-Nb 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '산소공급원'은 산소공급원을 주입하는 단계이다.The unit cycle 2 means that the unit cycle consisting of 'Zr-Nb source / purge / oxygen source / purge' is repeatedly performed with Q cycles. Zr-Nb source is a step of injecting a Zr-Nb source for depositing [ZrO 2 ] x [Nb 2 O 5 ] (1-x) , 'purge' is a step of injecting a purge gas, 'oxygen source 'Is the step of injecting the oxygen source.

위와 같이 이루어지는 단위사이클2를 Q회 반복진행하므로써 [ZrO2]x[Nb2O5](1-x)의 총 두께를 결정한다.The total thickness of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) is determined by repeating Q cycles of unit cycle 2 as described above.

그리고, 단위사이클2는 각 사이클 진행시 형성되는 막이 [ZrO2]x[Nb2O5](1-x)이므로 단위사이클1과 다르게 사이클당 증착 두께에 제한이 없다.In addition, the unit cycle 2 has a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) film formed during each cycle , and thus there is no limitation in the deposition thickness per cycle unlike the unit cycle 1.

도 3은 본 발명의 실시예에 따른 [단위사이클2]를 이용한 [ZrO2]x[Nb2O5](1-x)의 원자층증착법을 설명하기 위한 도면으로서, [ZrO2]x[Nb2O5](1-x)을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다. 3 is a view for explaining an atomic layer deposition method of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) using [Unit Cycle 2] according to an embodiment of the present invention, [ZrO 2 ] x [ When Nb 2 O 5 ] (1-x) is formed by the atomic layer deposition method, it is a figure which shows the concept of supplying gas into a chamber.

도 3을 참조하여 [ZrO2]x[Nb2O5](1-x)의 증착 예를 자세히 설명하면 다음과 같다. 증착공정을 설명하기 앞서, 단위사이클은 (Zr-Nb/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 Q회 반복진행한다. 단위사이클에서 Zr-Nb는 단일분자소스이고, N2는 퍼지가스이며, O3은 산소공급원이다. 그리고, 단위사이클 진행시 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 챔버 내에서 진행한다.An example of deposition of [ZrO 2 ] x [Nb 2 O 5 ] (1-x) will be described in detail with reference to FIG. 3. Before explaining the deposition process, the unit cycle is (Zr-Nb / N 2 / O 3 / N 2 ) as a unit cycle, and the unit cycle is repeated Q times. In the unit cycle, Zr-Nb is the single molecular source, N 2 is the purge gas, and O 3 is the oxygen source. Then, the unit cycle proceeds in a chamber that maintains a pressure of 0.1torr to 10torr and a substrate temperature of 100 ° C to 350 ° C.

도 3을 참조하면, 기판 온도를 100℃∼350℃, 압력을 0.1torr∼10torr로 유지한 상태에서 Zr 원자와 Nb 원자가 하나의 분자로 구성된 ZrNb(MMP)2(OiPr)5를 챔버 내부로 0.1초∼3초간 플로우시켜 기판에 ZrNb(MMP)2(OiPr)5를 흡착시킨다. ZrNb(MMP)2(OiPr)5에서 'MMP'는 메톡시메틸-2-프로폭사이드(Methoxy methyl 2 propoxide)이고, 'OiPr'은 이소프로폭사이드(Iso propoxide)이다.Referring to FIG. 3, ZrNb (MMP) 2 (OiPr) 5 composed of one molecule of Zr atoms and Nb atoms in a chamber of 0.1 was maintained in a chamber at a substrate temperature of 100 ° C. to 350 ° C. and a pressure of 0.1 to 10 tor. It is flowed for 2 to 3 seconds to adsorb ZrNb (MMP) 2 (OiPr) 5 to the substrate. In ZrNb (MMP) 2 (OiPr) 5 'MMP' is Methoxy methyl 2 propoxide and 'OiPr' is Iso propoxide.

다음에, 미반응 ZrNb(MMP)2(OiPr)5를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, ZrNb(MMP)2(OiPr)5의 산화를 위해 산소공급원인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 ZrNb(MMP)2(OiPr)5와 O3 사이의 반응을 유도하여 원자층 단위의 [ZrO2]x[Nb2O5](1-x)을 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. Next, the unreacted ZrNb (MMP) 2 (OiPr) performs the purge process, and ZrNb (MMP) 2 (OiPr) oxidation of 5 to flow cho 0.1 ~5 seconds to nitrogen (N 2) gas to remove the 5 In order to induce a reaction between ZrNb (MMP) 2 (OiPr) 5 and O 3 adsorbed by flowing O 3 gas, which is an oxygen source, for 0.1 seconds to 3 seconds, [ZrO 2 ] x [Nb 2 O 5 ] (1-x) is deposited. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 seconds to 5 seconds to remove unreacted O 3 and the reaction byproduct.

전술한 바와 같은 ZrNb(MMP)2(OiPr)5 주입, 퍼지, O3 주입 및 퍼지로 이루어진 단위사이클을 Q회 반복 진행하여 25Å∼200Å 두께로 [ZrO2]x[Nb2O5](1-x)을 증착한다. 한편, ZrNb(MMP)2(OiPr)5의 산화를 위한 산소공급원으로는 O3외에 H2O 또는 산소플라즈마도 가능하며, 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 제거하거나 질소외에 비활성 기체인 아르곤을 반응챔버 내에 불어넣어 제거하는 방법을 이용한다.The unit cycle consisting of ZrNb (MMP) 2 (OiPr) 5 injection, purge, O 3 injection, and purge as described above was repeated Q times to obtain [ZrO 2 ] x [Nb 2 O 5 ] (1 -x) to deposit. Meanwhile, as an oxygen source for the oxidation of ZrNb (MMP) 2 (OiPr) 5 , H 2 O or oxygen plasma may be used in addition to O 3. As a purge method, residual gas or reaction by-products may be removed using a vacuum pump, or nitrogen may be removed. In addition, argon, which is an inert gas, is blown into the reaction chamber and removed.

그리고, 기판온도를 100℃∼350℃ 범위로 낮게 하는 이유는 Zr-Nb 소스의 열분해에 의한 CVD 반응을 최소화하기 위한 것이다. 전술한 것처럼 원자층증착법(ALD)은 화학기상증착법(CVD)에 비해 파티클생성을 억제하는 우수한 특성을 갖고, 고온의 화학기상증착법에 비해 우수한 특성을 갖도록 최대한 기판온도를 낮추는 것이다.In addition, the reason for lowering the substrate temperature in the range of 100 ° C to 350 ° C is to minimize the CVD reaction by pyrolysis of the Zr-Nb source. As described above, the atomic layer deposition method (ALD) has a superior characteristic of inhibiting particle generation compared to chemical vapor deposition (CVD), and lowers the substrate temperature as much as possible to have superior characteristics compared to the high temperature chemical vapor deposition method.

ZrO2와 Nb2O5가 적층된 ZrO2/Nb2O5 또는 Nb2O5/ZrO2 구조를 형성하기 위한 원자층증착공정은 다음의 [단위사이클3]을 사용하며, [단위사이클1] 설명시 언급했듯이, 각 막의 증착두께를 10Å 이상으로 하면 적층구조가 된다.The atomic layer deposition process for forming a ZrO 2 / Nb 2 O 5 or Nb 2 O 5 / ZrO 2 structure in which ZrO 2 and Nb 2 O 5 are laminated uses the following [Unit Cycle 3]. As mentioned in the description, when the deposition thickness of each film is 10 m or more, a laminated structure is obtained.

[단위사이클3][Unit cycle 3]

[(Zr 소스/퍼지/산소공급원/퍼지)m/(Nb 소스/퍼지/산소공급원/퍼지)n]Q [(Zr Source / Purge / Oxygen Source / Purge) m / (Nb Source / Purge / Oxygen Source / Purge) n ] Q

위 단위사이클3에서 (Zr 소스/퍼지/산소공급원/퍼지)m는 'ZrO2 단위사이클'을 m회의 사이클수로 반복 진행하는 것을 의미하며, (Nb 소스/퍼지/산소공급원/퍼지)n는 'Nb2O5 단위사이클'을 n회의 사이클수로 반복 진행하는 것을 의미하고, [(Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n]Q는 (Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n로 이루어진 '[ZrO2]/[Nb2O5]단위사이클'을 Q회의 사이클수로 반복 진행하는 것을 의미한다.In unit cycle 3 (Zr source / purge / oxygen source / purge) m means to repeat 'ZrO 2 unit cycle' with m cycles, and (Nb source / purge / oxygen source / purge) n is 'Nb 2 O 5 unit cycle' means to repeat the number of cycles n times, [(Zr source / purge / oxygen source / purge) m (Nb source / purge / oxygen source / purge) n ] Q is ( Zr Source / Purge / Oxygen Source / Purge) m (Nb Source / Purge / Oxygen Source / Purge) Repeating '[ZrO 2 ] / [Nb 2 O 5 ] Unit Cycles' consisting of n cycles of Q cycles it means.

먼저, (Zr 소스/퍼지/산소공급원/퍼지)m로 이루어진 'ZrO2 단위사이클'에서 'Zr 소스'는 ZrO2를 증착하기 위한 Zr 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '산소공급원'은 ZrO2를 증착하기 위한 산소공급원을 주입하는 단계이다.First, in the 'ZrO 2 unit cycle' consisting of (Zr source / purge / oxygen source / purge) m , 'Zr source' is a step of injecting a Zr source for depositing ZrO 2 and 'purge' injects a purge gas. The 'oxygen source' is a step of injecting an oxygen source for depositing ZrO 2 .

그리고, (Nb 소스/퍼지/산소공급원/퍼지)n로 이루어진 'Nb2O5 단위사이클'에서, 'Nb 소스'는 Nb2O5를 증착하기 위한 Nb 소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '산소공급원'은 Nb2O5를 증착하기 위한 산소공급원을 주입하는 단계이다.And, in the 'Nb 2 O 5 unit cycle' consisting of (Nb source / purge / oxygen source / purge) n , 'Nb source' is a step of injecting an Nb source for depositing Nb 2 O 5 , 'Purge' Is a step of injecting a purge gas, and an 'oxygen source' is a step of injecting an oxygen source for depositing Nb 2 O 5 .

위와 같이 이루어지는 ZrO2 단위사이클과 Nb2O5 단위사이클을 각각 m회 및 n회의 사이클 수로 반복진행하므로써 일정 두께의 ZrO2와 Nb2O5를 각각 증착하여 적층하고, [ZrO2 단위사이클]과 [Nb2O5 단위사이클]을 합친 (Zr 소스/퍼지/산소공급원/퍼지)m(Nb 소스/퍼지/산소공급원/퍼지)n 단위사이클을 Q회 반복 진행하여 [ZrO2]/[Nb2O5]의 적층 횟수를 결정한다. 예컨대, 적층 횟수는 2층, 3층, 4층 등이 될 수 있다. 바람직하게, 사이클수인 Q의 값은 ZrO2/Nb2O5 적층 구조의 총 두께가 사용하고자 하는 소자(캐패시터의 유전막, 게이트유전막, RF 소자의 캐패시터 유전막)의 두께를 만족할 때까지로 한정되며, 일예를 든다면 Q=2,3,4,...N(N은 자연수)가 된다. By repeating the ZrO 2 unit cycle and the Nb 2 O 5 unit cycle made as described above with the number of m cycles and n cycles, respectively, ZrO 2 and Nb 2 O 5 having a predetermined thickness are deposited and laminated, respectively, [ZrO 2 unit cycle] and (Zr source / purge / oxygen source / purge) combined with [Nb 2 O 5 unit cycles] m (Nb source / purge / oxygen source / purge) n Repeat the unit cycle for Q times to obtain [ZrO 2 ] / [Nb 2 0 5 ] is determined. For example, the number of laminations may be two layers, three layers, four layers, or the like. Preferably, the value of the number of cycles Q is limited until the total thickness of the ZrO 2 / Nb 2 O 5 stacked structure satisfies the thickness of the device (the dielectric film of the capacitor, the gate dielectric film, and the capacitor dielectric film of the RF device). For example, Q = 2, 3, 4, ... N (N is a natural number).

전술한 바와 같이, ZrO2와 Nb2O5의 두께를 각각 10Å 이상의 두께가 되도록 하면, ZrO2와 Nb2O5는 독립적인 막 형태를 가져 ZrO2와 Nb2O5가 적층된 구조가 형성된다. As described above, when the thicknesses of ZrO 2 and Nb 2 O 5 are each 10 μm or more, ZrO 2 and Nb 2 O 5 have an independent film form to form a structure in which ZrO 2 and Nb 2 O 5 are laminated. do.

도 4a는 본 발명의 실시예에 따른 [단위사이클3]을 이용한 ZrO2/Nb2O5의 원자층증착법을 설명하기 위한 도면으로서, ZrO2/Nb2O5을 원자층증착법에 의해 형성할 때 가스를 챔버내로 공급하는 개념을 나타낸 도면이다. 4A is a view for explaining the atomic layer deposition method of ZrO 2 / Nb 2 O 5 using [Unit Cycle 3] according to an embodiment of the present invention, in which ZrO 2 / Nb 2 O 5 is formed by atomic layer deposition. When the gas is supplied into the chamber.

도 4a를 참조하여 ZrO2/Nb2O5의 증착 예를 자세히 설명하면 다음과 같다.The deposition example of ZrO 2 / Nb 2 O 5 will be described in detail with reference to FIG. 4A.

증착공정을 설명하기 앞서, ZrO2 단위사이클은 (Zr/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 m회 반복진행한다. 단위사이클에서 Zr는 Zr 소스이고, N2는 퍼지가스이며, O3은 산소공급원이다.Before explaining the deposition process, the ZrO 2 unit cycle is (Zr / N 2 / O 3 / N 2 ) as a unit cycle, and the unit cycle is repeated m times. In the unit cycle, Zr is the Zr source, N 2 is the purge gas, and O 3 is the oxygen source.

그리고, Nb2O5 단위사이클은 (Nb/N2/O3/N2)를 단위사이클로 하고, 이 단위사이클을 n회 반복진행한다. 단위사이클에서 Nb은 Nb 소스이고, N2는 퍼지가스이며, O3는 산소공급원이다.In the Nb 2 O 5 unit cycle, (Nb / N 2 / O 3 / N 2 ) is a unit cycle, and the unit cycle is repeated n times. In the unit cycle, Nb is the Nb source, N 2 is the purge gas, and O 3 is the oxygen source.

그리고, ZrO2 단위사이클과 Nb2O5 단위사이클은 각각 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 챔버 내에서 진행한다.The ZrO 2 unit cycle and the Nb 2 O 5 unit cycle proceed in a chamber that maintains a pressure of 0.1torr to 10torr and a substrate temperature of 100 ° C to 350 ° C, respectively.

먼저 ZrO2의 증착에 대해 설명하면, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)(tmhd) 또는 Zr(OtBu)4 중에서 선택되는 어느 하나의 Zr 소스를 0.1torr∼10torr의 압력과 100℃∼350℃의 기판온도를 유지하는 챔버 내부로 0.1초∼3초간 플로우시켜 Zr 소스를 흡착시킨다. 다음에, 미반응 Zr 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 이어서, 산소공급원인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 Zr 소스와 O3 사이의 반응을 유도하여 ZrO2 원자층을 증착한다. 마지막으로, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. First, the deposition of ZrO 2 will be described. Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) (tmhd) or Zr (OtBu) 4 any one of the Zr sources selected from 0.1torr to 10torr at a pressure of 100 ° C to 350 The Zr source is adsorbed by flowing for 0.1 to 3 seconds into the chamber maintaining the substrate temperature of 占 폚. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 second to 5 seconds to remove the unreacted Zr source. Subsequently, O 3 gas, which is an oxygen source, is flowed for 0.1 seconds to 3 seconds to induce a reaction between the adsorbed Zr source and O 3 to deposit a ZrO 2 atomic layer. Finally, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 seconds to 5 seconds to remove unreacted O 3 and reaction byproducts.

전술한 바와 같은 Zr 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 m회 반복 실시하여 적어도 10Å 이상의 ZrO2을 증착한다. 한편, Zr 소스의 산화를 위한 산소공급원으로는 O3 외에 H2O 또는 O2 플라즈마를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.Zr source injection, N 2 purge, O 3 injection, N 2 purge as described above is a unit cycle, and the unit cycle is repeated m times to deposit ZrO 2 or more. On the other hand, as the oxygen source for the oxidation of Zr source O 3 in addition can be used for H 2 O or O 2 plasma, the purge gas may also be used an inert gas such as argon (Ar) in addition to nitrogen (N 2), the other As a purge method, a residual gas or a reaction byproduct may be discharged to the outside using a vacuum pump.

다음으로, Nb2O5 증착에 대해 설명하면, 기판 온도를 100℃∼350℃, 압력을 0.1torr∼10torr로 유지한 상태에서 Nb[N(CH3)2]5, Nb(N(C2H5)2]5 또는 Nb(OC2H5)5, Nb(OCH3)5 중에서 선택되는 어느 하나의 Nb 소스를 0.1초∼3초간 플로우시켜 기판에 Nb 소스를 흡착시킨다. 다음에, 미반응 Nb 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산소공급원인 O3 가스를 0.1초∼ 3초간 플로우시켜 흡착된 Nb 소스와 O3 사이의 반응을 유도하여 Nb2O5 원자층을 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. Next, Nb 2 O 5 deposition will be described. Nb [N (CH 3 ) 2 ] 5 and Nb (N (C 2 ) in a state in which the substrate temperature is maintained at 100 ° C. to 350 ° C. and the pressure is 0.1 to 10 tor. H 5 ) 2 ] 5 or an Nb source selected from Nb (OC 2 H 5 ) 5 and Nb (OCH 3 ) 5 is flowed for 0.1 to 3 seconds to adsorb the Nb source to the substrate. In order to remove the reacted Nb source, a purge process of flowing nitrogen (N 2 ) gas for 0.1 seconds to 5 seconds is performed, and an O 3 gas, which is an oxygen source, is flowed for 0.1 seconds to 3 seconds, thereby adsorbing between the adsorbed Nb source and O 3 . Reaction is induced to deposit an atomic layer of Nb 2 O 5. Next, a purge process is performed in which nitrogen (N 2 ) gas is flowed for 0.1 seconds to 5 seconds to remove unreacted O 3 and reaction byproducts.

전술한 바와 같은 Nb 소스 주입, N2 퍼지, O3 주입, N2 퍼지의 과정을 단위사이클로 하고, 이 단위사이클을 n회 반복 실시하여 적어도 10Å 이상 Nb2O5을 증착한다. 한편, Nb 소스의 산화를 위한 산소공급원으로는 O3 외에 H2O 또는 O2 플라즈마를 이용할 수 있고, 퍼지 가스로는 질소(N2) 외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있고, 다른 퍼지 방법으로는 진공펌프를 이용하여 잔류 가스 또는 반응부산물을 외부로 배출시킬 수 있다.Nb source injection, N 2 purge, O 3 injection, and N 2 purge as described above are used as unit cycles, and the unit cycle is repeated n times to deposit Nb 2 O 5 for at least 10 ms. Meanwhile, H 2 O or O 2 plasma may be used in addition to O 3 as an oxygen source for oxidation of the Nb source, and an inert gas such as argon (Ar) may be used in addition to nitrogen (N 2 ) as another purge gas. As a purge method, a residual gas or a reaction byproduct may be discharged to the outside using a vacuum pump.

ZrO2과 Nb2O5 증착시 기판온도를 100℃∼350℃ 범위로 낮게 하는 이유는 Zr 소스 및 Nb 소스의 열분해에 의한 CVD(Chemical Vapor Deposition) 반응을 최소화하기 위한 것이다. 원자층증착법(ALD)은 화학기상증착법(CVD)에 비해 파티클생성을 억제하는 우수한 특성을 갖고, 고온의 화학기상증착법에 비해 우수한 특성을 갖도록 최대한 기판 온도를 낮추는 것이다.The reason for lowering the substrate temperature in the range of 100 ° C. to 350 ° C. during the deposition of ZrO 2 and Nb 2 O 5 is to minimize the chemical vapor deposition (CVD) reaction by thermal decomposition of the Zr source and the Nb source. Atomic layer deposition (ALD) is to lower the substrate temperature as much as possible to have excellent properties of suppressing particle generation compared to chemical vapor deposition (CVD), and to have superior characteristics compared to high temperature chemical vapor deposition.

한편, 적층 구조의 유전막에서는 Nb2O5 박막과의 누설전류 특성을 고려하여 접촉되는 전극 물질을 적절히 선택하여야 한다.On the other hand, in the dielectric film of the laminated structure, in consideration of the leakage current characteristics with the Nb 2 O 5 thin film should be selected appropriately the electrode material in contact.

도 4b 내지 도 4d는 도 4a에 따른 유전막의 다양한 구조를 도시한 도면이다. 이때, 4B to 4D illustrate various structures of the dielectric film according to FIG. 4A. At this time,

도 4b는 ZrO2와 Nb2O5가 적층된 N/Z 구조, 도 4c는 두 ZrO2 사이에 Nb2O5가 삽입된 3중의 Z/N/Z 구조, 도 4d는 ZrO2와 Nb2O5가 적층된 N/Z 구조가 Q회 적층된 다층 구조이다.FIG. 4B is a N / Z structure in which ZrO 2 and Nb 2 O 5 are stacked, FIG. 4C is a triple Z / N / Z structure in which Nb 2 O 5 is inserted between two ZrO 2 , and FIG. 4D is ZrO 2 and Nb 2. The N / Z structure in which O 5 is laminated is a multilayer structure in which Q times are laminated.

도 5a는 본 발명의 실시예에 따른 [ZrO2]x[Nb2O5](1-x)를 유전막으로 갖는 캐패시터의 구조를 도시한 도면이다.5A is a diagram illustrating a structure of a capacitor having [ZrO 2 ] x [Nb 2 O 5 ] (1-x) as a dielectric film according to an embodiment of the present invention.

도 5a를 참조하면, 캐패시터는, 하부전극(101), 하부전극(101) 상의 ZrO2와 Nb2O5가 나노스케일 단위로 혼합되어 있는 [ZrO2]x[Nb2O5](1-x)(102), [ZrO2]x[Nb2O5](1-x)(102) 상의 상부전극(103)으로 구성된다. Referring to FIG. 5A, the capacitor may include [ZrO 2 ] x [Nb 2 O 5 ] ( 1−1) in which ZrO 2 and Nb 2 O 5 on the lower electrode 101 and the lower electrode 101 are mixed in nanoscale units. x) an upper electrode 103 on (102), [ZrO 2 ] x [Nb 2 O 5 ] (1-x) 102.

도 5a에서, 하부전극(101)과 상부전극(103)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 및 IrO2로 이루어진 그룹중에서 선택된 하나이며, 예컨대, 하부전극(101)과 상부전극(103)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터 구조를 형성하거나, 하부전극(101)은 폴리실리콘막이고 상부전극(103)은 금속막 또는 금속산화막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터 구조를 형성하거나 또는 하부전극(101)과 상부전극(103)이 모두 금속막 또는 금속산화막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(101)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조의 3차원 구조일 수 있다.In FIG. 5A, the lower electrode 101 and the upper electrode 103 are selected from the group consisting of a polysilicon film doped with phosphorus (P) or arsenic (As), TiN, Ru, RuO 2 , Pt, Ir, and IrO 2 . For example, the lower electrode 101 and the upper electrode 103 are both made of a polysilicon film to form a silicon insulator silicon (SIS) capacitor structure, or the lower electrode 101 is a polysilicon film and the upper electrode 103 ) Is composed of a metal film or a metal oxide film to form a metal insulator silicon (MIS) capacitor structure, or the lower electrode 101 and the upper electrode 103 are all composed of a metal film or a metal oxide film, and thus a metal insulator metal (MIM) capacitor The structure can be formed. In addition, the lower electrode 101 may be a three-dimensional structure of a stack structure, a concave structure, or a cylinder structure.

그리고, 하부전극(101)과 상부전극(103) 사이에 위치하는 [ZrO2]x[Nb2O5](1- x)(102)은 도 1 및 도 3의 원리를 이용하여 원자층증착법(Atomic Layer Deposition; ALD)을 통해 증착한 것으로, 단위사이클1 또는 단위사이클2를 이용하여 총 25Å∼200Å 두께로 형성한 것이다.In addition, the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) 102 positioned between the lower electrode 101 and the upper electrode 103 is atomic layer deposition method using the principle of FIGS. 1 and 3. It is deposited through Atomic Layer Deposition (ALD), and is formed to have a total thickness of 25 mW to 200 mW using unit cycle 1 or unit cycle 2.

한편, 도 5a에서 하부전극(101)이 폴리실리콘막인 경우에는 하부전극(101)의 표면에 후속 [ZrO2]x[Nb2O5](1-x)(102) 형성시 하부전극(101)의 표면이 산화되어 자연산화막이 형성되는 것을 억제하기 위하여 NH3 분위기에서 800℃∼1000℃ 온도로 10초∼120초동안 RTP(Rapid Thermal Process)를 진행하여 실리콘질화막(SiN, 104)을 형성해준다. 이처럼, 실리콘질화막(104)을 형성해주면 자연산화막 생성으로 인해 초래되는 누설전류특성저하 및 유전율 감소를 방지한다.Meanwhile, in FIG. 5A, when the lower electrode 101 is a polysilicon film, the lower electrode 101 may be formed when the subsequent [ZrO 2 ] x [Nb 2 O 5 ] (1-x) 102 is formed on the surface of the lower electrode 101. In order to suppress oxidation of the surface of 101) and formation of a natural oxide film, RTP (Rapid Thermal Process) is performed at 800 ° C. to 1000 ° C. for 10 seconds to 120 seconds in an NH 3 atmosphere to form a silicon nitride film (SiN, 104). Form. As such, forming the silicon nitride film 104 prevents a decrease in the leakage current characteristic and a decrease in the dielectric constant caused by the formation of the natural oxide film.

도 5b는 본 발명의 실시예에 따른 ZrO2/Nb2O5를 유전막으로 갖는 캐패시터의 구조를 도시한 도면이다.5B is a diagram illustrating a structure of a capacitor having ZrO 2 / Nb 2 O 5 as a dielectric film according to an embodiment of the present invention.

도 5b를 참조하면, 캐패시터는, 하부전극(201), 하부전극(201) 상의 ZrO2와 Nb2O5가 적층된 ZrO2/Nb2O5(202), ZrO2/Nb2O5(202) 상의 상부전극(203)으로 구성된다. Referring to Figure 5b, the capacitor lower electrode 201, which the ZrO 2 and Nb 2 O 5 laminated ZrO 2 / Nb 2 O 5 on the lower electrode 201 (202), ZrO 2 / Nb 2 O 5 ( And an upper electrode 203 on 202.

도 5b에서, 하부전극(201)과 상부전극(203)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 및 IrO2로 이루어진 그룹중에서 선택된 하나이며, 예컨대, 하부전극(201)과 상부전극(203)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터 구조를 형성하거나, 하부전극(201)은 폴리실리콘막이고 상부전극(203)은 금속막 또는 금속산화막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터 구조를 형성하거나 또는 하부전극(201)과 상부전극(203)이 모두 금속막 또는 금속산화막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(201)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조의 3차원 구조일 수 있다.In FIG. 5B, the lower electrode 201 and the upper electrode 203 are selected from the group consisting of a polysilicon film doped with phosphorus (P) or arsenic (As), TiN, Ru, RuO 2 , Pt, Ir, and IrO 2 . For example, the lower electrode 201 and the upper electrode 203 are both made of a polysilicon film to form a silicon insulator silicon (SIS) capacitor structure, or the lower electrode 201 is a polysilicon film and the upper electrode 203 ) Is composed of a metal film or a metal oxide film to form a metal insulator silicon (MIS) capacitor structure, or the lower electrode 201 and the upper electrode 203 are all composed of a metal film or a metal oxide film, and thus a metal insulator metal (MIM) capacitor The structure can be formed. In addition, the lower electrode 201 may be a three-dimensional structure of a stack structure, a concave structure, or a cylinder structure.

그리고, 하부전극(201)과 상부전극(203) 사이에 위치하는 ZrO2와 Nb2O5가 적층된 ZrO2/Nb2O5(202)은 도 4의 원리를 이용하여 원자층증착법(Atomic Layer Deposition; ALD)을 통해 각 막의 두께를 적어도 10Å 이상의 두께로 증착한 것으로, 단위사이클3을 이용하여 총 25Å∼200Å 두께로 형성한 것이다.In addition, ZrO 2 / Nb 2 O 5 202 in which ZrO 2 and Nb 2 O 5, which are disposed between the lower electrode 201 and the upper electrode 203, is stacked using the principle of FIG. 4. The thickness of each film was deposited to a thickness of at least 10 Hz or more through Layer Deposition (ALD), and the total thickness of each film was formed to be 25 µs to 200 µs using unit cycle 3.

한편, 도 5b에서 하부전극(201)이 폴리실리콘막인 경우에는 하부전극(201)의 표면에 후속 ZrO2/Nb2O5(202) 형성시 하부전극(201)의 표면이 산화되어 자연산화막이 형성되는 것을 억제하기 위하여 NH3 분위기에서 800℃∼1000℃ 온도로 10초∼120초동안 RTP(Rapid Thermal Process)를 진행하여 실리콘질화막(SiN, 204)을 형성해준다. 이처럼, 실리콘질화막(204)을 형성해주면 자연산화막 생성으로 인해 초래되는 누설전류특성저하 및 유전율 감소를 방지한다.Meanwhile, in FIG. 5B, when the lower electrode 201 is a polysilicon film, the surface of the lower electrode 201 is oxidized when the subsequent ZrO 2 / Nb 2 O 5 202 is formed on the surface of the lower electrode 201. In order to suppress the formation of the silicon nitride film (SiN, 204) is formed by performing a rapid thermal process (RTP) for 10 seconds to 120 seconds at 800 ℃ to 1000 ℃ temperature in NH 3 atmosphere. As such, forming the silicon nitride film 204 prevents a decrease in the leakage current characteristic and a decrease in the dielectric constant caused by the formation of the natural oxide film.

도 5a 및 도 5b에 따르면, 캐패시터의 유전막으로 [ZrO2]x[Nb2O5](1-x)(102) 또는 ZrO2/Nb2O5(202)를 사용하므로써 유효산화막두께(EOT)가 10Å 미만의 값을 요구하는 65nm급 이하의 DRAM 캐패시터 형성이 가능하다.5A and 5B, the effective oxide film thickness (EOT) is obtained by using [ZrO 2 ] x [Nb 2 O 5 ] (1-x) 102 or ZrO 2 / Nb 2 O 5 202 as the dielectric film of the capacitor. It is possible to form a DRAM capacitor of 65 nm or less, which requires a value of less than 10 dB.

도 6a는 본 발명의 실시예에 따른 [ZrO2]x[Nb2O5](1-x)를 게이트유전막으로 갖 는 트랜지스터의 구조를 도시한 도면이다.FIG. 6A is a diagram illustrating a structure of a transistor having [ZrO 2 ] x [Nb 2 O 5 ] (1-x) as a gate dielectric film according to an embodiment of the present invention.

도 6a를 참조하면, 트랜지스터는, 기판(301), 기판(301) 상의 ZrO2와 Nb2O5가 나노스케일 단위로 혼합되어 있는 [ZrO2]x[Nb2O5](1-x)(302), [ZrO2]x[Nb2O5](1-x)(302) 상의 게이트전극(303), 게이트전극(303) 양측의 소스영역(S, 304A) 및 드레인영역(D, 304B)으로 구성된다. 도시하지 않았지만, 게이트전극(303)의 양측면에는 게이트스페이서(Gate spacer)가 형성될 수 있다.Referring to FIG. 6A, the transistor includes [ZrO 2 ] x [Nb 2 O 5 ] (1-x) in which ZrO 2 and Nb 2 O 5 on the substrate 301 and the substrate 301 are mixed in nanoscale units. (302), [ZrO 2 ] x [Nb 2 O 5 ] (1-x ) on the gate electrode 303, the source regions S and 304A on both sides of the gate electrode 303, and the drain region D, 304B). Although not shown, gate spacers may be formed on both sides of the gate electrode 303.

도 6a에서, 기판(301)은 실리콘막 또는 불순물이 도핑된 실리콘막이고, 게이트전극(303)은 폴리실리콘막, 폴리실리콘막과 금속막의 적층으로 된 폴리메탈(Poly-metal) 구조, 폴리실리콘막과 실리사이드의 적층으로 된 폴리실리사이드(Poly-silicide) 구조 또는 금속막일 수 있다.In FIG. 6A, the substrate 301 is a silicon film or a silicon film doped with an impurity, and the gate electrode 303 is a poly-metal structure made of a stack of a polysilicon film, a polysilicon film, and a metal film, polysilicon. It may be a polysilicide structure or a metal film in which a film and a silicide are laminated.

도 6b는 본 발명의 실시예에 따른 ZrO2/Nb2O5를 게이트유전막으로 갖는 트랜지스터의 구조를 도시한 도면이다.6B illustrates a structure of a transistor having ZrO 2 / Nb 2 O 5 as a gate dielectric film according to an embodiment of the present invention.

도 6b를 참조하면, 트랜지스터는, 기판(401), 기판(401) 상의 ZrO2와 Nb2O5가 적층된 ZrO2/Nb2O5(402), ZrO2/Nb2O5(402) 상의 게이트전극(403), 게이트전극(403) 양측의 소스영역(S, 404A) 및 드레인영역(D, 404B)으로 구성된다. 도시하지 않았지만, 게이트전극(403)의 양측면에는 게이트스페이서(Gate spacer)가 형성될 수 있다.Referring to FIG. 6B, a transistor includes a substrate 401, a ZrO 2 / Nb 2 O 5 402 on which ZrO 2 and Nb 2 O 5 are stacked, and a ZrO 2 / Nb 2 O 5 402. The gate electrode 403 on the upper side, and the source regions S and 404A on both sides of the gate electrode 403 and the drain regions D and 404B, respectively. Although not shown, gate spacers may be formed on both sides of the gate electrode 403.

도 6b에서, 기판(401)은 실리콘막 또는 불순물이 도핑된 실리콘막이고, 게이 트전극(403)은 폴리실리콘막, 폴리실리콘막과 금속막의 적층으로 된 폴리메탈(Poly-metal) 구조, 폴리실리콘막과 실리사이드의 적층으로 된 폴리실리사이드(Poly-silicide) 구조 또는 금속막일 수 있다.In FIG. 6B, the substrate 401 is a silicon film or a silicon film doped with impurities, and the gate electrode 403 is a poly-metal structure, a poly-metal structure in which a polysilicon film, a polysilicon film, and a metal film are laminated. It may be a polysilicide structure or a metal film in which a silicon film and silicide are laminated.

도시하지 않았지만, [ZrO2]x[Nb2O5](1-x) 박막 또는 ZrO2/Nb2O5의 적층 구조를 갖는 유전막은 RF 소자의 캐패시터의 유전막으로도 적용이 가능하다.Although not shown, a dielectric film having a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) thin film or a stacked structure of ZrO 2 / Nb 2 O 5 may be applied as a dielectric film of a capacitor of an RF device.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 ZrO2 및 Nb2O5를 동시에 적용하여 Al2O3, ZrO2, Ta2O5, TiO2 보다 전기적 특성이 우수한 비정질 [ZrO2]x[Nb2O5](1-x) 박막 또는 ZrO2/Nb2O5의 적층 구조를 갖는 유전막을 단원자증착법에 의해 형성함으로써 EOT가 10Å 미만의 값을 요구하는 65nm 급 이하의 DRAM 캐패시터의 형성이 가능하다. According to the present invention, ZrO 2 and Nb 2 O 5 are simultaneously applied, and thus amorphous [ZrO 2 ] x [Nb 2 O 5 ] (1) having better electrical characteristics than Al 2 O 3 , ZrO 2 , Ta 2 O 5 , and TiO 2. -x) By forming a thin film or a dielectric film having a stacked structure of ZrO 2 / Nb 2 O 5 by monoatomic deposition, it is possible to form a DRAM capacitor of 65 nm or less whose EOT requires a value of less than 10 mW.

Claims (49)

원자층증착법(ALD)을 이용하여 ZrO2과 Nb2O5가 나노스케일 단위로 혼합된 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계Depositing a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film in which ZrO 2 and Nb 2 O 5 are mixed on a nanoscale basis using atomic layer deposition (ALD) 를 포함하는 유전막 제조 방법.Dielectric film production method comprising a. 제1항에 있어서,The method of claim 1, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는,Depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film, [ZrO2 단위사이클]과 [Nb2O5 단위사이클]을 각각 반복 진행하여 상기 ZrO2와 Nb2O5를 나노스케일 단위로 혼합시키는 유전막 제조 방법.A ZnO 2 unit cycle and a Nb 2 O 5 unit cycle are repeatedly performed to mix the ZrO 2 and Nb 2 O 5 in nanoscale units. 제2항에 있어서,The method of claim 2, 상기 [ZrO2 단위사이클]은,[ZrO 2 unit cycle], Zr 소스 주입단계, 퍼지 단계, 산소공급원 주입단계 및 퍼지 단계로 이루어지는 유전막 제조 방법.A dielectric film manufacturing method comprising a Zr source injection step, a purge step, an oxygen source injection step and a purge step. 제3항에 있어서,The method of claim 3, 상기 Zr 소스는,The Zr source is Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)(tmhd) 또는 Zr(OtBu)4 중에서 선택되는 어느 하나를 이용하는 유전막 제조 방법.Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr ( tmhd) 4 , Zr (OiC 3 H 7 ) (tmhd) or Zr (OtBu) 4 . 제2항에 있어서,The method of claim 2, 상기 [Nb2O5 단위사이클]은,[Nb 2 O 5 unit cycle], Nb 소스 주입단계, 퍼지단계, 산소공급원주입단계 및 퍼지단계로 이루어지는 유전막 제조 방법.A dielectric film production method comprising an Nb source injection step, a purge step, an oxygen supply source injection step and a purge step. 제5항에 있어서,The method of claim 5, 상기 Nb 소스는,The Nb source is Nb[N(CH3)2]5, Nb(N(C2H5)2]5, Nb(OC2H5)5 또는 Nb(OCH3)5) 중에서 선택되는 어느 하나를 사용하는 유전막 제조 방법.Preparation of dielectric film using any one selected from Nb [N (CH 3 ) 2 ] 5 , Nb (N (C 2 H 5 ) 2 ] 5 , Nb (OC 2 H 5 ) 5, or Nb (OCH 3 ) 5 ) Way. 제1항에 있어서,The method of claim 1, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는,Depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film, Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스 주입 단계, 퍼지 단계, 산소공급원 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하는 유전막 제조 방법.A method of manufacturing a dielectric film in which a unit cycle consisting of a single molecule source injection step, a purge step, an oxygen source injection step, and a purge step, in which a Zr atom and an Nb atom are formed of one molecule, is repeatedly performed. 제7항에 있어서,The method of claim 7, wherein 상기 Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스는,The single molecule source composed of one molecule of the Zr atom and the Nb atom, ZrNb(MMP)2(OiPr)5를 사용하는 유전막 제조 방법.A dielectric film production method using ZrNb (MMP) 2 (OiPr) 5 . 제3항, 제5항 또는 제7항 중 어느 한 항에 있어서,The method according to any one of claims 3, 5 or 7, 상기 퍼지단계는,The purge step, 진공펌프를 이용하여 퍼지하거나 또는 비활성기체를 챔버 내에 불어 넣어 진행하는 유전막 제조 방법.Dielectric film production method using a vacuum pump to purge or inert gas blowing into the chamber to proceed. 제3항, 제5항 또는 제7항 중 어느 한 항에 있어서,The method according to any one of claims 3, 5 or 7, 상기 산소공급원은, The oxygen supply source, O3, H2O 또는 O2 플라즈마를 이용하는 유전막 제조 방법.A dielectric film production method using O 3 , H 2 O or O 2 plasma. 제2항에 있어서,The method of claim 2, 상기 [ZrO2 단위사이클]과 [Nb2O5 단위사이클]은 인시튜로 진행하는 유전막 제조 방법.The ZrO 2 unit cycle and the Nb 2 O 5 unit cycle proceed in situ. 제11항에 있어서,The method of claim 11, 상기 [ZrO2 단위사이클]과 [Nb2O5 단위사이클]은 각각 ZrO2와 Nb2O5가 0.1∼9.9Å의 두께가 되도록 반복 진행하는 유전막 제조 방법.The ZrO 2 unit cycle and the Nb 2 O 5 unit cycle are each repeated so that ZrO 2 and Nb 2 O 5 are 0.1 to 9.9 kPa thick. 제2항에 있어서,The method of claim 2, 상기 [ZrO2 단위사이클]과 [Nb2O5 단위사이클]은 100∼350℃의 기판온도에서 진행하는 유전막 제조 방법.The ZrO 2 unit cycle and the Nb 2 O 5 unit cycle proceed at a substrate temperature of 100 to 350 ° C. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1도전층을 형성하는 단계;Forming a first conductive layer; 상기 제1도전층 상에 원자층증착법(ALD)을 이용하여 ZrO2와 Nb2O5가 나노스케일 단위로 혼합된 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계; 및Depositing a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film in which ZrO 2 and Nb 2 O 5 are mixed in nanoscale units using atomic layer deposition (ALD) on the first conductive layer step; And 상기 [ZrO2]x[Nb2O5](1-x) 유전막 상에 제2도전층을 형성하는 단계Forming a second conductive layer on the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric layer 를 포함하는 반도체소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제25항에 있어서,The method of claim 25, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는,Depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film, [ZrO2 단위사이클]과 [Nb2O5 단위사이클]을 인시튜로 각각 반복 진행하여 상기 ZrO2와 Nb2O5를 나노스케일 단위로 혼합시킨 [ZrO2]x[Nb2O5](1-x) 구조로 증착하는 반도체소자의 제조 방법.[ZrO 2 unit cycle; and in which each repeating mixing the ZrO 2 and Nb 2 O 5 proceeds to nano-scale unit to [Nb 2 O 5 units of cycles; in-situ [ZrO 2] x [Nb 2 O 5] ( 1-x) A method for manufacturing a semiconductor device deposited in a structure. 삭제delete 제26항에 있어서,The method of claim 26, 상기 [ZrO2 단위사이클]은,[ZrO 2 unit cycle], Zr 소스 주입단계, 퍼지 단계, 산소공급원 주입단계 및 퍼지 단계로 이루어지는 반도체소자의 제조 방법.A method of manufacturing a semiconductor device comprising a Zr source injection step, a purge step, an oxygen source injection step and a purge step. 제28항에 있어서,The method of claim 28, 상기 Zr 소스는,The Zr source is Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)(tmhd) 또는 Zr(OtBu)4 중에서 선택되는 어느 하나를 이용하는 반도체소자의 제조 방법.Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr ( tmhd) 4 , Zr (OiC 3 H 7 ) (tmhd) or Zr (OtBu) 4 . 제26항에 있어서,The method of claim 26, 상기 [Nb2O5 단위사이클]은,[Nb 2 O 5 unit cycle], Nb 소스 주입단계, 퍼지단계, 산소공급원주입단계 및 퍼지단계로 이루어지는 반도체소자의 제조 방법.A method of manufacturing a semiconductor device comprising an Nb source injection step, a purge step, an oxygen supply source injection step and a purge step. 제30항에 있어서,The method of claim 30, 상기 Nb 소스는,The Nb source is Nb[N(CH3)2]5, Nb(N(C2H5)2]5, Nb(OC2H5)5 또는 Nb(OCH3)5) 중에서 선택되는 어느 하나를 사용하는 반도체소자의 제조 방법.A semiconductor device using any one selected from Nb [N (CH 3 ) 2 ] 5 , Nb (N (C 2 H 5 ) 2 ] 5 , Nb (OC 2 H 5 ) 5, or Nb (OCH 3 ) 5 ) Method of preparation. 제25항에 있어서,The method of claim 25, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는,Depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film, Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스 주입 단계, 퍼지 단계, 산소공급원 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복 진행하여 [ZrO2]x[Nb2O5](1-x) 구조로 증착하는 반도체소자의 제조 방법.[ZrO 2 ] x [Nb 2 O 5 ] (1-x) by repeating the unit cycle consisting of a single molecule source injection step, a purge step, an oxygen source injection step and a purge step, in which a Zr atom and an Nb atom are composed of one molecule . A method of manufacturing a semiconductor device deposited in a structure. 제32항에 있어서,33. The method of claim 32, 상기 Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스는,The single molecule source composed of one molecule of the Zr atom and the Nb atom, ZrNb(MMP)2(OiPr)5를 사용하는 반도체소자의 제조 방법.A method for manufacturing a semiconductor device using ZrNb (MMP) 2 (OiPr) 5 . 제26항에 있어서,The method of claim 26, 상기 [ZrO2 단위사이클]과 [Nb2O5 단위사이클]은 각각 ZrO2와 Nb2O5가 0.1∼9.9Å의 두께가 되도록 반복 진행하는 반도체소자의 제조 방법.The [ZrO 2 unit cycle] and [Nb 2 O 5 unit cycle] is a semiconductor device manufacturing method which is repeated so that ZrO 2 and Nb 2 O 5 is 0.1 to 9.9 kPa respectively. 제25항에 있어서,The method of claim 25, 상기 [ZrO2]x[Nb2O5](1-x) 유전막을 증착하는 단계는,Depositing the [ZrO 2 ] x [Nb 2 O 5 ] (1-x) dielectric film, 100∼350℃의 기판온도에서 진행하는 반도체소자의 제조 방법.A method for manufacturing a semiconductor device that proceeds at a substrate temperature of 100 to 350 ° C. 삭제delete 삭제delete 삭제delete 제25항에 있어서,The method of claim 25, 상기 제1 및 제2도전층은 불순물이 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 또는 IrO2 중에서 선택된 어느 하나인 반도체소자의 제조 방법.The first and second conductive layers are any one selected from a polysilicon film doped with impurities, TiN, Ru, RuO 2 , Pt, Ir or IrO 2 . 제25항에 있어서,The method of claim 25, 상기 제1도전층은 실리콘막 또는 불순물이 도핑된 실리콘막이고, 상기 제2도전층은 폴리실리콘막, 폴리실리콘막과 금속막의 적층, 폴리실리콘막과 실리사이드 막의 적층 또는 금속막인 반도체소자의 제조 방법.The first conductive layer is a silicon film or a silicon film doped with impurities, and the second conductive layer is a polysilicon film, a lamination of a polysilicon film and a metal film, a lamination of a polysilicon film and a silicide film, or a manufacturing of a semiconductor device. Way. 삭제delete 제1도전층;A first conductive layer; 상기 제1도전층 상에서 ZrO2와 Nb2O5가 나노스케일(Nano-scale) 단위로 혼합된 [ZrO2]x[Nb2O5](1-x) 구조를 갖는 유전막; 및A dielectric film having a [ZrO 2 ] x [Nb 2 O 5 ] (1-x) structure in which ZrO 2 and Nb 2 O 5 are mixed in a nano-scale unit on the first conductive layer; And 상기 유전막 상의 제2도전층A second conductive layer on the dielectric layer 을 포함하는 반도체소자.Semiconductor device comprising a. 제42항에 있어서,The method of claim 42, wherein 상기 [ZrO2]x[Nb2O5](1-x) 구조는,The [ZrO 2 ] x [Nb 2 O 5 ] (1-x) structure is 상기 ZrO2와 상기 Nb2O5가 각각 원자층증착법(ALD)을 통해 사이클당 0.1Å∼9.9Å 두께를 갖고 혼합된 것을 특징으로 하는 반도체소자.And the ZrO 2 and the Nb 2 O 5 are mixed with each of 0.1 법 to 9.9 Å thickness per cycle through atomic layer deposition (ALD). 제42항에 있어서,The method of claim 42, wherein 상기 [ZrO2]x[Nb2O5](1-x) 구조는,The [ZrO 2 ] x [Nb 2 O 5 ] (1-x) structure is Zr 원자와 Nb 원자가 하나의 분자로 구성된 단일분자소스를 이용한 원자층증착법을 통해 증착된 것을 특징으로 하는 반도체소자.A semiconductor device, wherein a Zr atom and an Nb atom are deposited by atomic layer deposition using a single molecule source composed of one molecule. 삭제delete 삭제delete 삭제delete 제42항에 있어서,The method of claim 42, wherein 상기 제1 및 제2도전층은 불순물이 도핑된 폴리실리콘막, TiN, Ru, RuO2, Pt, Ir 또는 IrO2 중에서 선택된 어느 하나인 반도체소자.The first and second conductive layers are any one selected from a polysilicon layer doped with impurities, TiN, Ru, RuO 2 , Pt, Ir, or IrO 2 . 제42항에 있어서,The method of claim 42, wherein 상기 제1도전층은 실리콘막 또는 불순물이 도핑된 실리콘막이고, 상기 제2도전층은 폴리실리콘막, 폴리실리콘막과 금속막의 적층, 폴리실리콘막과 실리사이드막의 적층 또는 금속막인 반도체소자.The first conductive layer is a silicon film or a silicon film doped with impurities, and the second conductive layer is a polysilicon film, a stack of polysilicon film and a metal film, a stack of a polysilicon film and a silicide film, or a metal film.
KR1020070032044A 2007-03-31 2007-03-31 Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same KR100844956B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032044A KR100844956B1 (en) 2007-03-31 2007-03-31 Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032044A KR100844956B1 (en) 2007-03-31 2007-03-31 Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR100844956B1 true KR100844956B1 (en) 2008-07-09

Family

ID=39824117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032044A KR100844956B1 (en) 2007-03-31 2007-03-31 Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100844956B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388721B2 (en) 2017-01-24 2019-08-20 International Business Machines Corporation Conformal capacitor structure formed by a single process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008571A (en) * 2002-07-18 2004-01-31 삼성전자주식회사 Method of forming material using atomic layer deposition, and a method of forming a capacitor of a semiconductor device using the same
KR20060055300A (en) * 2004-11-16 2006-05-23 삼성전자주식회사 Method for fabricating semiconductor device
KR20070003031A (en) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 Capacitor with nano-mixed dielectric and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008571A (en) * 2002-07-18 2004-01-31 삼성전자주식회사 Method of forming material using atomic layer deposition, and a method of forming a capacitor of a semiconductor device using the same
KR20060055300A (en) * 2004-11-16 2006-05-23 삼성전자주식회사 Method for fabricating semiconductor device
KR20070003031A (en) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 Capacitor with nano-mixed dielectric and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388721B2 (en) 2017-01-24 2019-08-20 International Business Machines Corporation Conformal capacitor structure formed by a single process
US10756163B2 (en) 2017-01-24 2020-08-25 International Business Machines Corporation Conformal capacitor structure formed by a single process

Similar Documents

Publication Publication Date Title
KR100717813B1 (en) Capacitor with nano-mixed dielectric and method for manufacturing the same
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
KR100550641B1 (en) Dielectric layer alloyed hafnium oxide and aluminium oxide and method for fabricating the same
KR100584996B1 (en) Capacitor with alloyed hafnium oxide and aluminium oxide and method for fabricating the same
KR100716652B1 (en) Capacitor with nano-composite dielectric and method for manufacturing the same
KR100722989B1 (en) Capacitor and method of manufacturing the same
KR100568448B1 (en) method of fabricating high-k dielectric layer having reduced impurity
KR100716654B1 (en) Method for manufacturing tetragonal zirconium oxide and method for manufacturing capacitor with the same
KR100519800B1 (en) method of fabricating Lanthanum oxide layer and method of fabricating MOSFET transistor and capacitor using the same
KR100670747B1 (en) Method for manufacturing capacitor in semiconductor device
US7517750B2 (en) Flash memory devices having multilayered inter-gate dielectric layers including metal oxide layers and methods of manufacturing the same
US7459372B2 (en) Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same
KR100849854B1 (en) Semiconductor device and method of fabricating the same
KR100718839B1 (en) method of forming a thin film layer and method of forming a capacitor using the same
KR20010039874A (en) Thin film formation method using atomic layer deposition
US8581319B2 (en) Semiconductor stacks including catalytic layers
US8563392B2 (en) Method of forming an ALD material
KR101060740B1 (en) Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same
KR100859256B1 (en) Semiconductor device and fabrication method thereof
KR102246261B1 (en) Capacitor for semicontuctor memory device and manufacturing method thereof
KR101116166B1 (en) Capacitor for semiconductor device and method of fabricating the same
KR100716642B1 (en) Capacitor in dielectric and method for fabricating of the same
KR100844956B1 (en) Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same
KR100780650B1 (en) Capacitor in semiconductor device and method for using the same
KR20070000759A (en) Method for manufacturing flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee