KR100843955B1 - Liquid crystal panel of line on glass type and method of fabricating the same - Google Patents

Liquid crystal panel of line on glass type and method of fabricating the same Download PDF

Info

Publication number
KR100843955B1
KR100843955B1 KR1020020033523A KR20020033523A KR100843955B1 KR 100843955 B1 KR100843955 B1 KR 100843955B1 KR 1020020033523 A KR1020020033523 A KR 1020020033523A KR 20020033523 A KR20020033523 A KR 20020033523A KR 100843955 B1 KR100843955 B1 KR 100843955B1
Authority
KR
South Korea
Prior art keywords
line
signal
gate
lines
glass
Prior art date
Application number
KR1020020033523A
Other languages
Korean (ko)
Other versions
KR20030095905A (en
Inventor
김병훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020033523A priority Critical patent/KR100843955B1/en
Publication of KR20030095905A publication Critical patent/KR20030095905A/en
Application granted granted Critical
Publication of KR100843955B1 publication Critical patent/KR100843955B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 정전기 유입을 방지할 수 있는 LOG형 액정패널 및 그 제조 방법을 제공하는 것이다. The present invention is to provide a LOG-type liquid crystal panel and a manufacturing method thereof that can prevent the inflow of static electricity.

본 발명에 따른 LOG형 액정패널은 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수의 박막트랜지스터들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하는 라인 온 글래스형 액정패널에 있어서, 화상표시부의 외곽영역에서 기판 상에 게이트라인들과 동시에 형성되는 라인 온 글래스형 신호라인들과, 라인 온 글래스형 신호라인들을 덮도록 기판 전면에 형성되는 절연층과, 라인 온 글래스형 신호라인들 중 적어도 어느 하나의 전송라인을 노출시키도록 절연층에 형성되는 콘택홀과, 콘택홀을 통해 전송라인과 접촉함과 아울러 절연층 상에 형성되는 투명전극막을 구비하는 것을 특징으로 한다.
According to the present invention, a LOG type liquid crystal panel includes an image display unit including a plurality of thin film transistors formed at intersections of gate lines and data lines, and a drive integrated driving the gate lines and data lines in an outer region of the image display unit. A line on glass type liquid crystal panel having line on glass type signal lines for supplying driving signals required by circuits, the line on glass type signal being formed simultaneously with gate lines on a substrate in an outer region of an image display unit. An insulating layer formed on the front surface of the substrate to cover the lines, the line on glass signal lines, a contact hole formed on the insulating layer to expose the transmission line of at least one of the line on glass signal lines, and a contact Contacting the transmission line through the hole and having a transparent electrode film formed on the insulating layer And a gong.

Description

라인 온 글래스형 액정패널 및 그 제조방법{LIQUID CRYSTAL PANEL OF LINE ON GLASS TYPE AND METHOD OF FABRICATING THE SAME} Line on glass type liquid crystal panel and its manufacturing method {LIQUID CRYSTAL PANEL OF LINE ON GLASS TYPE AND METHOD OF FABRICATING THE SAME}             

도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도. 1 is a plan view schematically showing the configuration of a conventional line on glass type liquid crystal display device.

도 2는 도 1에 도시된 라인 온 글래스형 액정패널의 신호라인군을 확대도시한 평면도. FIG. 2 is an enlarged plan view illustrating a signal line group of the line on glass liquid crystal panel shown in FIG. 1.

도 3은 도 2에 도시된 라인 온 글래스형 신호라인을 A-A'선을 따라 절단하여 도시한 단면도. FIG. 3 is a cross-sectional view of the line-on-glass signal line shown in FIG. 2 taken along line AA ′. FIG.

도 4는 본 발명의 실시 예에 따른 라인 온 글래스형 액정패널의 신호라인군을 확대도시한 평면도. 4 is an enlarged plan view illustrating a signal line group of a line on glass type liquid crystal panel according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 라인 온 글래스형 신호라인을 B-B'선을 따라 절단하여 도시한 단면도. FIG. 5 is a cross-sectional view of the line-on-glass signal line illustrated in FIG. 4 taken along the line BB ′.

도 6은 본 발명의 다른 실시 예에 따른 라인 온 글래스형 액정패널의 신호라인군을 확대도시한 평면도. 6 is an enlarged plan view illustrating a signal line group of a line on glass type liquid crystal panel according to another exemplary embodiment of the present invention.

도 7은 도 6에 도시된 라인 온 글래스형 신호라인을 C-C'선을 따라 절단하여 도시한 단면도.
FIG. 7 is a cross-sectional view of the line-on-glass signal line illustrated in FIG. 6 taken along the line CC ′.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1 : 액정패널 2, 42 : 하부기판1: liquid crystal panel 2, 42: lower substrate

4, 44 : 상부기판 8 : 데이터 TCP4, 44: upper substrate 8: data TCP

10 : 데이터 드라이브 IC 12 : 데이터 PCB10: data drive IC 12: data PCB

14 : 게이트 TCP 16 : 게이트 드라이브 IC14: gate TCP 16: gate drive IC

18, 58 : 데이터라인 20, 60 : 게이트라인18, 58: data line 20, 60: gate line

21 : 화상표시부 22, 28 : 게이트 구동신호 전송군21: image display unit 22, 28: gate drive signal transmission group

24 : 데이터 TCP 입력패드 25 : 데이터 TCP 출력패드24: data TCP input pad 25: data TCP output pad

26, 56, 76 : LOG형 신호라인 32, 62, 72 : 절연층26, 56, 76: LOG signal line 32, 62, 72: insulation layer

34, 54, 70 : 스페이서 36, 46 : 공통전극34, 54, 70: spacer 36, 46: common electrode

62 : 게이트절연막 66 : 보호층62: gate insulating film 66: protective layer

64 : 액티브층 70 : 패턴 절연층
64: active layer 70: pattern insulating layer

본 발명은 액정표시장치에 관한 것으로, 특히 정전기 유입을 방지할 수 있는 라인 온 글래스형 액정패널 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a line on glass type liquid crystal panel capable of preventing the inflow of static electricity and a method of manufacturing the same.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화 상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.

액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. In the liquid crystal panel, the gate lines and the data lines are arranged to cross each other, and the liquid crystal cells are positioned in an area where the gate lines and the data lines cross each other. The liquid crystal panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor, which is a switching element. The gate terminal of the thin film transistor is connected to any one of the gate lines through which the pixel voltage signal is applied to the pixel electrodes of one line.

구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호 에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for controlling the gate driver and the data driver, and a power supply for supplying various driving voltages used in the liquid crystal display device. It has a supply part. The timing controller controls the driving timing of the gate driver and the data driver and supplies the pixel data signal to the data driver. The power supply unit generates driving voltages, such as a common voltage Vcom, a gate high voltage Vgh, and a gate low voltage Vgl, which are required in the liquid crystal display using the input power. The gate driver sequentially supplies the scanning signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a pixel voltage signal to each of the data lines whenever a scanning signal is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the pixel voltage signal for each liquid crystal cell.

이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.Among them, a data driver and a gate driver directly connected to the liquid crystal panel are integrated into a plurality of integrated circuits (ICs). Each of the integrated data drive IC and the gate drive IC is mounted on a tape carrier package (TCP) and connected to a liquid crystal panel by a tape automated bonding (TAB) method or mounted on a liquid crystal panel by a chip on glass (COG) method.

여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속된 PCB(Printed Circuit Board)의 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 실장된 신호라인들을 통해 직렬 접속됨과 아울러 타이밍 제어부로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받는다. 게이트 드라이브 IC들은 게이트 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.Here, the drive ICs connected to the liquid crystal panel in a TAB manner through TCP are connected to each other while receiving control signals and DC voltages input from the outside through signal lines of a printed circuit board (PCB) connected to TCP. In detail, the data drive ICs are connected in series through signal lines mounted on the data PCB, and are commonly supplied with control signals from the timing controller, pixel data signals, and driving voltages from the power supply unit. The gate drive ICs are connected in series through signal lines mounted on the gate PCB, and are commonly supplied with control signals from the timing controller and driving voltages from the power supply.

COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다. The drive ICs mounted on the liquid crystal panel in the COG method are interconnected in a line on glass (hereinafter referred to as "LOG") method in which signal lines are mounted on the liquid crystal panel, that is, the lower glass, and the timing controller and the power supply unit. Control signals and driving voltages are supplied.

최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG 방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로써 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.Recently, even when the drive ICs are connected to the liquid crystal panel by the TAB method, the liquid crystal display device can be further thinned by adopting the LOG method and removing the PCB. In particular, the gate PCB is removed by forming the signal lines connected to the gate drive ICs requiring relatively few signal lines on the liquid crystal panel in a LOG method. In other words, the TAB type gate drive ICs are connected in series through signal lines mounted on the lower glass of the liquid crystal panel, and are commonly supplied with control signals and driving voltage signals (hereinafter referred to as gate driving signals). do.

실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다. In practice, the liquid crystal display device in which the gate PCB is removed by using the LOG type signal wires has a plurality of data TCPs connected between the liquid crystal panel 1 and the liquid crystal panel 1 and the data PCB 12 as shown in FIG. 8, a plurality of gate TCPs 14 connected to the other side of the liquid crystal panel 1, data drive ICs 10 mounted on each of the data TCPs 8, and gate TCPs ( 14) and gate drive ICs 16 mounted on each.

액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과, 게이트라인(20)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한, 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다. The liquid crystal panel 1 is injected between the lower substrate 2 on which the thin film transistor array is formed, the upper substrate 4 on which the color filter array is formed, and the lower substrate 2 and the upper substrate 4 together with various signal lines. Containing liquid crystals. The liquid crystal panel 1 is provided with an image display area 21 composed of liquid crystal cells provided at each intersection of the gate lines 20 and the data lines 18 to display an image. Data pads extended from the data line 18 and gate pads extended from the gate line 20 are positioned in the outer region of the lower substrate 2 positioned at the outer portion of the image display area 21. In addition, in the outer region of the lower substrate 2, a LOG type signal line group 26 for transmitting the gate driving signals supplied to the gate drive IC 16 is positioned.

데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(25)은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급한다.A data drive IC 10 is mounted on the data TCP 8, and input pads 24 and output pads 25 electrically connected to the data drive IC 10 are formed. The input pads 24 of the data TCP 8 are electrically connected to the output pads of the data PCB 12, and the output pads 25 are electrically connected to the data pads on the lower substrate 2. In particular, the first data TCP 8 is further formed with a gate drive signal transmission group 22 electrically connected to the LOG signal line group 26 on the lower substrate 2. The gate drive signal transmission group 22 supplies the gate drive signals supplied from the timing controller and the power supply unit to the LOG signal line group 26 via the data PCB 12.

데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.The data drive ICs 10 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 18 on the liquid crystal panel.

게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다. A gate drive IC 16 is mounted on the gate TCP 14, and a gate drive signal transmission line group 28 and output pads 30 electrically connected to the gate drive IC 16 are formed. The gate driving signal transmission line group 28 is electrically connected to the LOG signal line group 26 on the lower substrate 2, and the output pads 30 are electrically connected to the gate pads on the lower substrate 2. .

게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다. The gate drive ICs 16 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines 20 in response to the input control signals. In addition, the gate drive ICs 16 supply the gate low voltage signal VGL to the gate lines in a period other than the period in which the gate high voltage signal VGH is supplied.                         

LOG형 신호라인군(26)은 도 2에 도시된 바와 같이 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 또한, LOG형 신호라인군(26)은 데이터신호가 공급되는 데이터 패드들과 함께 데이터 TCP(8)와 접속되는 제1 LOG 패드군(32)과, 게이트신호가 공급되는 게이트 패드들과 함께 게이트 TCP(14)와 접속되는 제2 LOG 패드군(34)을 포함한다. As shown in FIG. 2, the LOG signal line group 26 includes a gate high voltage signal VGH, a gate low voltage signal VGL, a common voltage signal VCOM, a ground voltage signal GND, and a power supply voltage signal. Supply DC voltage signals supplied from a power supply unit, such as VCC, and gate control signals supplied from a timing controller, such as a gate start pulse GSP, a gate shift clock signal GSC, and a gate enable signal GOE. It consists of signal lines. In addition, the LOG signal line group 26 includes a first LOG pad group 32 connected to the data TCP 8 together with data pads to which a data signal is supplied, and a gate pad together with gate pads to which a gate signal is supplied. The second LOG pad group 34 connected to the TCP 14 is included.

이러한 LOG형 액정패널의 LOG형 신호라인들은 도 3에 도시된 바와 같이 하부기판(2) 상에 형성된 게이트 금속 패턴(36)으로 구성된다. LOG형 신호라인들이 형성된 영역에 형성된 게이트 금속 패턴(36)은 게이트라인들(20) 형성시 게이트라인들(20)과 동일한 금속으로 동시에 증착되어 패터닝된다. 여기서, 게이트 금속 패턴(32)은 AlNd 등과 같은 금속이 이용된다. The LOG signal lines of the LOG type liquid crystal panel are constituted by the gate metal pattern 36 formed on the lower substrate 2 as shown in FIG. 3. The gate metal pattern 36 formed in the area where the LOG signal lines are formed is simultaneously deposited and patterned on the same metal as the gate lines 20 when the gate lines 20 are formed. Here, the gate metal pattern 32 is made of metal such as AlNd.

이 게이트 금속 패턴(36) 상에 절연층(39)이 형성된다. 절연층(39)은 게이트 금속 패턴(36)을 절연시키면서 보호하는 역할을 한다. The insulating layer 39 is formed on this gate metal pattern 36. The insulating layer 39 serves to insulate and protect the gate metal pattern 36.

LOG형 신호라인들은 게이트 금속 패턴(36) 상에 절연막(39)이 형성되지만, LOG 신호라인들과 TCP 접합부 사이에서 외부로 노출된다. 이러한 상태를 가지는 경우에 액정패널 제조 과정에서 정전기 등의 고전압이 과도하게 발생되면 LOG 신호라인들과 TCP 접합부 사이로 정전기가 유입되는 경우가 발생된다. 이에 따라, 외 부로 노출된 LOG 신호라인들과 TCP를 통하여 TCP 내에 실장된 드라이버 IC가 손상되는 문제점이 나타난다.
The LOG signal lines have an insulating film 39 formed on the gate metal pattern 36, but are exposed to the outside between the LOG signal lines and the TCP junction. In such a case, when excessively high voltage such as static electricity is generated in the liquid crystal panel manufacturing process, static electricity may flow between the LOG signal lines and the TCP junction. Accordingly, a problem arises in that the driver IC mounted in TCP is damaged through the LOG signal lines exposed to the outside and TCP.

따라서, 본 발명의 목적은 LOG형 신호라인들 상에 투명전극막을 형성하고 투명전극막과 공통전압 전송라인 또는 그라운드전압 전송라인을 접속시켜 정전기를 바이패스시킴으로써 정전기 유입을 방지할 수 있는 LOG형 액정패널 및 그 제조 방법을 제공하는 것이다.
Accordingly, an object of the present invention is to form a transparent electrode film on the LOG signal lines and to connect the transparent electrode film and the common voltage transmission line or the ground voltage transmission line to bypass the static electricity by the LOG type liquid crystal that can prevent the inflow of static electricity It is to provide a panel and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정패널은 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수의 박막트랜지스터들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하는 라인 온 글래스형 액정패널에 있어서, 화상표시부의 외곽영역에서 기판 상에 게이트라인들과 동시에 형성되는 라인 온 글래스형 신호라인들과, 라인 온 글래스형 신호라인들을 덮도록 기판 전면에 형성되는 절연층과, 라인 온 글래스형 신호라인들 중 적어도 어느 하나의 전송라인을 노출시키도록 절연층에 형성되는 콘택홀과, 콘택홀을 통해 전송라인과 접촉함과 아울러 절연층 상에 형성되는 투명전극막을 구비하는 것을 특징으로 한다. In order to achieve the above object, a LOG type liquid crystal panel according to the present invention includes an image display unit including a plurality of thin film transistors formed at intersections of gate lines and data lines, the gate lines and the outer region of the image display unit. A line on glass type liquid crystal panel having line on glass type signal lines for supplying driving signals required by drive integrated circuits for driving data lines, the line on glass type liquid crystal panel comprising: at the same time as gate lines on a substrate in an outer region of an image display unit An insulating layer formed on the front surface of the substrate to cover the formed line on glass type signal lines, the line on glass type signal lines, and at least one transmission line of the line on glass type signal lines. The contact hole is formed, and in contact with the transmission line through the contact hole and formed on the insulating layer A transparent electrode film is provided.                     

본 발명에 따른 LOG형 액정패널은 화상표시부의 외곽영역에서 기판 상에 게이트라인들과 동시에 라인 온 글래스형 신호라인들을 형성하는 단계와, 라인 온 글래스형 신호라인들을 덮도록 기판 전면에 절연층을 형성하는 단계와, 라인 온 글래스형 신호라인들 중 적어도 어느 하나의 전송라인을 노출시키도록 절연층에 콘택홀을 형성시키는 단계와, 콘택홀을 통해 상기 전송라인과 접촉함과 아울러 절연층 상에 투명전극막을 형성시키는 단계를 포함하는 것을 특징으로 한다. The liquid crystal panel according to the present invention comprises the steps of forming line-on-glass signal lines on the substrate at the same time as the gate lines in the outer region of the image display unit, and an insulating layer on the entire surface of the substrate to cover the line-on-glass signal lines Forming a contact hole in the insulating layer to expose the transmission line of at least one of the line-on-glass signal lines, and contacting the transmission line through the contact hole and on the insulating layer. And forming a transparent electrode film.

상기 전송라인은 공통전압 전송라인인 것을 특징으로 한다. The transmission line is characterized in that the common voltage transmission line.

상기 전송라인은 그라운드전압 전송라인인 것을 특징으로 한다. The transmission line is characterized in that the ground voltage transmission line.

상기 투명전극막은 상기 박막트랜지스터에 화소전압을 인가시키는 화소전극과 동시에 형성되는 것을 특징으로 한다. The transparent electrode film is formed at the same time as the pixel electrode for applying a pixel voltage to the thin film transistor.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다. Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 7을 참조하여 이를 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 7.

도 4는 본 발명의 실시 예에 따른 LOG형 액정패널에서 LOG형 신호라인군을 확대 도시한 평면도이고, 도 5는 도 4에 도시된 LOG형 신호라인을 B-B' 선을 따라 절단하여 도시한 단면도이다.4 is an enlarged plan view illustrating a group of LOG signal lines in a LOG liquid crystal panel according to an exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view of the LOG signal lines shown in FIG. 4 taken along a line BB '. to be.

도 4 및 도 5를 참조하면, 본 발명에 따른 LOG형 액정패널은 LOG형 신호라인이 형성된 영역에 투명전극막(56)이 형성되며, 투명전극막(56)은 콘택홀(58)을 통해 LOG 신호라인들 중 공통전압(VCOM) 신호라인(54)과 연결되는 것을 특징으로 한다. 4 and 5, in the LOG type liquid crystal panel according to the present invention, the transparent electrode film 56 is formed in a region where the LOG signal line is formed, and the transparent electrode film 56 is formed through the contact hole 58. Among the LOG signal lines, the common voltage VCOM signal line 54 is connected.

LOG형 액정패널은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(42)과, 칼라필터 어레이가 형성된 도시되지 않은 상부기판과, 하부기판(42)과 상부기판 사이에 주입된 액정을 포함한다. 이러한 액정패널에는 게이트라인들(GL)과 데이터라인들(DL)의 교차영역마다 액정셀들로 구성되어 화상을 표시하는 화상표시영역이 마련된다. 화상표시영역의 외곽부에 위치하는 하부기판(42) 외곽영역에는 데이터라인(DL)으로부터 신장되는 데이터 패드들과, 게이트라인으로부터 신장되는 게이트 패드들이 위치하게 된다. 또한, 하부기판(42)의 외곽영역에는 게이트 드라이브 IC에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(44)이 위치하게 된다. The LOG type liquid crystal panel includes a lower substrate 42 having a thin film transistor array formed thereon with various signal lines, an upper substrate (not shown) on which a color filter array is formed, and liquid crystal injected between the lower substrate 42 and the upper substrate. do. The liquid crystal panel is provided with an image display area composed of liquid crystal cells at each intersection of the gate lines GL and the data lines DL to display an image. Data pads extending from the data line DL and gate pads extending from the gate line are positioned in the outer area of the lower substrate 42 positioned at the outer portion of the image display area. In addition, in the outer region of the lower substrate 42, a LOG type signal line group 44 for transmitting the gate driving signals supplied to the gate drive IC is positioned.

LOG형 신호라인군(44)은 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 또한, LOG형 신호라인군(44)은 데이터신호가 공급되는 데이터 패드들과 함께 데이터 TCP와 접속되는 제1 LOG 패드군(52)과, 게이트신호가 공급되는 게이트 패드들과 함께 게이트 TCP와 접속되는 제2 LOG 패드군(54)을 포함한다. The LOG signal line group 44 is connected from a power supply unit such as a gate high voltage signal VGH, a gate low voltage signal VGL, a common voltage signal VCOM, a ground voltage signal GND, and a power supply voltage signal VCC. It is composed of signal lines for supplying each of the DC voltage signals supplied, the gate control signal supplied from the timing controller, such as the gate start pulse GSP, the gate shift clock signal GSC, and the gate enable signal GOE. . In addition, the LOG signal line group 44 is connected to the gate TCP together with the first LOG pad group 52 connected to the data TCP with the data pads supplied with the data signal, and the gate pads supplied with the gate signal. The second LOG pad group 54 is included.

이러한 LOG형 액정패널은 하부기판(42) 상에 형성된 게이트 금속 패턴(55)과, 게이트 금속 패턴(55) 상에 형성된 절연층(60)과, LOG형 신호라인군(44)이 형성된 영역에 형성된 투명전극막(56)을 구비한다. The LOG liquid crystal panel is formed in a region where the gate metal pattern 55 formed on the lower substrate 42, the insulating layer 60 formed on the gate metal pattern 55, and the LOG signal line group 44 are formed. The formed transparent electrode film 56 is provided.

LOG형 신호라인군(44)은 하부기판(42) 상에 형성된 게이트 금속 패턴(55)으로 구성된다. LOG형 신호라인들이 형성된 영역에 형성된 게이트 금속 패턴(55)은 게이트라인들 형성시 게이트라인들과 동일한 금속으로 동시에 증착되어 패터닝된다. 여기서, 게이트 금속 패턴(55)은 AlNd 등과 같은 금속이 이용된다. The LOG signal line group 44 is composed of a gate metal pattern 55 formed on the lower substrate 42. The gate metal pattern 55 formed in the area where the LOG type signal lines are formed is simultaneously deposited and patterned with the same metal as the gate lines when the gate lines are formed. Here, a metal such as AlNd is used for the gate metal pattern 55.

절연층(60)은 LOG형 신호라인군(44) 중에서 공통전극에 공통전압을 전송시키는 공통전압(VCOM) 신호라인(54)과 대응되는 영역에서 콘택홀(58)이 형성된다. 이 콘택홀(58)에 의해 공통전압(VCOM) 신호라인(54)은 외부로 노출된다. In the insulating layer 60, a contact hole 58 is formed in a region corresponding to the common voltage (VCOM) signal line 54 for transmitting the common voltage to the common electrode among the LOG signal line group 44. The contact hole 58 exposes the common voltage VCOM signal line 54 to the outside.

투명전극막(56)은 박막트랜지스터의 화소전극과 동시에 형성되며, LOG 신호라인군(44)이 형성된 영역에 형성된다. 투명전극막(56)은 외부로부터의 정전기로부터 LOG 신호라인군(44)을 보호하는 역할을 한다. 투명전극막(56)은 상기 콘택홀(58)을 통해 공통전압(VCOM) 신호라인(54)과 전기적으로 접속된다. The transparent electrode film 56 is formed at the same time as the pixel electrode of the thin film transistor, and is formed in the region where the LOG signal line group 44 is formed. The transparent electrode film 56 serves to protect the LOG signal line group 44 from static electricity from the outside. The transparent electrode film 56 is electrically connected to the common voltage (VCOM) signal line 54 through the contact hole 58.

외부에서 정전기 등과 같은 고전압이 유입되는 경우, 정전기는 투명전극막(56)에 유입되며 투명전극막(56)과 접속된 공통전압(VCOM) 신호라인(54)을 통해 공통전극으로 보내진다. 다시 말하면, 정전기가 TCP와 LOG형 신호라인들 접합부 사이의 취약 부분에 발생하게 되더라도 투명전극막(56)이 공통전압(VCOM) 신호라인(54)과 연결되어 있으므로 정전기를 공통전극으로 바이패스(bypass)시킬 수 있다. 이에 따라, LOG형 신호라인들에 정전기가 유입되더라도 절연파괴되거나 LOG형 신호라인들과 연결된 TCP가 손상될 염려가 없다. When a high voltage such as static electricity flows from the outside, the static electricity flows into the transparent electrode film 56 and is sent to the common electrode through the common voltage (VCOM) signal line 54 connected to the transparent electrode film 56. In other words, even if static electricity is generated in the weak portion between the TCP and LOG signal line junctions, the transparent electrode film 56 is connected to the common voltage (VCOM) signal line 54 so that static electricity is bypassed to the common electrode. can be bypassed). Accordingly, even if static electricity flows into the LOG signal lines, there is no fear of insulation breakdown or TCP connected to the LOG signal lines.

이러한 LOG형 신호라인들의 제조방법을 하부기판의 박막트랜지스터 어레이 공정과 결부하여 설명하면 다음과 같다. The manufacturing method of the LOG signal lines will be described below in connection with the thin film transistor array process of the lower substrate.

하부기판(42) 상에 게이트금속을 증착한 후 패터닝하여 박막트랜지스터의 게이트전극, 게이트라인들, 게이트패드들과 함께 LOG형 신호라인들의 게이트 금속 패턴(55)을 형성한다. 그 다음, 게이트 금속 패턴(55)을 전면 덮도록 절연층(60)을 도포하고 아모퍼스(Amorphous) 실리콘을 증착한 후 패터닝하여 박막트랜지스터의 액티브층을 형성한다. 이어서, 금속을 증착한 후 패터닝하여 박막트랜지스터의 소스/드레인전극, 데이터라인들, 데이터패드들을 형성한다. 그리고 보호막을 전면 도포한 후 박막트랜지스터의 드레인전극을 노출시키는 콘택홀을 형성한다. 이때, LOG 신호라인군(44)의 공통전압(VCOM) 전송라인(54)을 노출시키는 콘택홀(58)도 함께 형성한다. 마지막으로 투명도전물질을 증착한 후 패터닝하여 드레인전극과 접속되는 화소전극을 형성하면서 투명전극막(56)을 형성한다. The gate metal is deposited on the lower substrate 42 and then patterned to form a gate metal pattern 55 of LOG signal lines along with gate electrodes, gate lines, and gate pads of the thin film transistor. Next, an insulating layer 60 is applied to cover the gate metal pattern 55, amorphous silicon is deposited, and then patterned to form an active layer of the thin film transistor. Subsequently, metal is deposited and then patterned to form source / drain electrodes, data lines, and data pads of the thin film transistor. After the protective film is entirely coated, a contact hole for exposing the drain electrode of the thin film transistor is formed. In this case, a contact hole 58 exposing the common voltage VCOM transmission line 54 of the LOG signal line group 44 is also formed. Finally, the transparent conductive material is deposited and patterned to form the pixel electrode connected to the drain electrode, thereby forming the transparent electrode film 56.

도 6은 본 발명의 다른 실시 예에 따른 LOG형 액정패널에서 LOG형 신호라인군을 확대 도시한 평면도이고, 도 7은 도 6에 도시된 LOG형 신호라인을 C-C'선을 따라 절단하여 도시한 단면도이다. FIG. 6 is an enlarged plan view illustrating a group of LOG signal lines in a LOG liquid crystal panel according to another exemplary embodiment of the present invention, and FIG. 7 is cut along the line C-C ′ of the LOG signal lines shown in FIG. It is sectional drawing.

도 6 및 도 7을 참조하면, 본 발명의 LOG형 액정패널은 LOG형 신호라인이 형성된 영역에 투명전극막(66)이 형성되며, 투명전극막(66)은 콘택홀(68)을 통해 LOG 신호라인들 중 그라운드전압(GND) 신호라인(64)과 연결되는 것을 특징으로 한다.6 and 7, in the LOG type liquid crystal panel according to the present invention, a transparent electrode film 66 is formed in a region where a LOG signal line is formed, and the transparent electrode film 66 is formed through a contact hole 68. Among the signal lines, the ground voltage GND may be connected to the signal line 64.

LOG형 액정패널은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(42)과, 칼라필터 어레이가 형성된 도시되지 않은 상부기판과, 하부기판(42)과 상부기판 사이에 주입된 액정을 포함한다. 이러한 액정패널에는 게이트라인들(GL)과 데이터라인들(DL)의 교차영역마다 액정셀들로 구성되어 화상을 표시하는 화상표시영역이 마련된다. 화상표시영역의 외곽부에 위치하는 하부기판(42) 외곽영역에는 데이터라인(DL)으로부터 신장되는 데이터 패드들과, 게이트라인으로부터 신장되는 게이트 패드들이 위치하게 된다. 또한, 하부기판(42)의 외곽영역에는 게이트 드라이브 IC에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(44)이 위치하게 된다. The LOG type liquid crystal panel includes a lower substrate 42 having a thin film transistor array formed thereon with various signal lines, an upper substrate (not shown) on which a color filter array is formed, and liquid crystal injected between the lower substrate 42 and the upper substrate. do. The liquid crystal panel is provided with an image display area composed of liquid crystal cells at each intersection of the gate lines GL and the data lines DL to display an image. Data pads extending from the data line DL and gate pads extending from the gate line are positioned in the outer area of the lower substrate 42 positioned at the outer portion of the image display area. In addition, in the outer region of the lower substrate 42, a LOG type signal line group 44 for transmitting the gate driving signals supplied to the gate drive IC is positioned.

LOG형 신호라인군(44)은 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 또한, LOG형 신호라인군(44)은 데이터신호가 공급되는 데이터 패드들과 함께 데이터 TCP와 접속되는 제1 LOG 패드군(52)과, 게이트신호가 공급되는 게이트 패드들과 함께 게이트 TCP와 접속되는 제2 LOG 패드군(54)을 포함한다.The LOG signal line group 44 is connected from a power supply unit such as a gate high voltage signal VGH, a gate low voltage signal VGL, a common voltage signal VCOM, a ground voltage signal GND, and a power supply voltage signal VCC. It is composed of signal lines for supplying each of the DC voltage signals supplied, the gate control signal supplied from the timing controller, such as the gate start pulse GSP, the gate shift clock signal GSC, and the gate enable signal GOE. . In addition, the LOG signal line group 44 is connected to the gate TCP together with the first LOG pad group 52 connected to the data TCP with the data pads supplied with the data signal, and the gate pads supplied with the gate signal. The second LOG pad group 54 is included.

이러한 LOG형 신호라인군(44)을 포함한 LOG형 액정패널은 하부기판(42) 게이트 금속 패턴(62)과, 게이트 금속 패턴(62) 상에 형성된 절연층(70)과, LOG형 신호라인군(44)이 형성된 영역에 형성된 투명전극막(66)을 구비한다.The LOG type liquid crystal panel including the LOG type signal line group 44 includes a gate metal pattern 62 of the lower substrate 42, an insulating layer 70 formed on the gate metal pattern 62, and a LOG type signal line group. A transparent electrode film 66 formed in a region where 44 is formed is provided.

LOG형 신호라인군(44)은 하부기판(42) 상에 형성된 게이트 금속 패턴(62)으로 구성된다. LOG형 신호라인들이 형성된 영역에 형성된 게이트 금속 패턴(62)은 게이트라인들 형성시 게이트라인들과 동일한 금속으로 동시에 증착되어 패터닝된 다. 여기서, 게이트 금속 패턴(62)은 AlNd 등과 같은 금속이 이용된다. The LOG signal line group 44 is composed of a gate metal pattern 62 formed on the lower substrate 42. The gate metal pattern 62 formed in the area where the LOG type signal lines are formed is simultaneously deposited and patterned with the same metal as the gate lines when the gate lines are formed. Here, a metal such as AlNd is used as the gate metal pattern 62.

절연층(70)은 LOG형 신호라인군(44) 중에서 그라운드전압을 전송시키는 그라운드전압(GND) 신호라인(64)과 대응되는 영역에 콘택홀(68)이 형성된다. 이 콘택홀(68)에 의해 그라운드전압(GND) 신호라인(64)은 외부로 노출된다. In the insulating layer 70, a contact hole 68 is formed in a region corresponding to the ground voltage (GND) signal line 64 that transmits a ground voltage among the LOG signal line group 44. The contact hole 68 exposes the ground voltage GND signal line 64 to the outside.

투명전극막(66)은 박막트랜지스터의 화소전극과 동시에 형성되며, LOG 신호라인군(44)이 형성된 영역에 형성된다. 투명전극막(66)은 외부로부터의 정전기로부터 LOG 신호라인군(44)을 보호하는 역할을 한다. 투명전극막(66)은 상기 콘택홀(68)을 통해 그라운드전압(GND) 신호라인(64)과 전기적으로 접속된다. The transparent electrode film 66 is formed at the same time as the pixel electrode of the thin film transistor, and is formed in the region where the LOG signal line group 44 is formed. The transparent electrode film 66 serves to protect the LOG signal line group 44 from static electricity from the outside. The transparent electrode film 66 is electrically connected to the ground voltage (GND) signal line 64 through the contact hole 68.

외부에서 정전기 등과 같은 고전압이 유입되는 경우, 정전기는 투명전극막(66)에 유입되며 투명전극막(66)과 접속된 그라운드전압(GND) 신호라인(64)을 통해 공통전극으로 보내진다. 다시 말하면, 정전기가 TCP와 LOG형 신호라인들 접합부 사이의 취약 부분에 발생하게 되더라도 투명전극막(66)이 그라운드전압(GND) 신호라인(64)과 연결되어 있으므로 정전기를 공통전극으로 바이패스(bypass)시킬 수 있다. 이에 따라, LOG형 신호라인들에 정전기가 유입되더라도 절연파괴되거나 LOG형 신호라인들과 연결된 TCP가 손상될 염려가 없다. When a high voltage such as static electricity flows from the outside, the static electricity flows into the transparent electrode film 66 and is sent to the common electrode through the ground voltage (GND) signal line 64 connected to the transparent electrode film 66. In other words, even if static electricity is generated in the weak portion between the TCP and the LOG signal line junctions, the transparent electrode layer 66 is connected to the ground voltage (GND) signal line 64, thereby bypassing the static electricity to the common electrode. can be bypassed). Accordingly, even if static electricity flows into the LOG signal lines, there is no fear of insulation breakdown or TCP connected to the LOG signal lines.

이러한 LOG형 신호라인들의 제조방법을 하부기판의 박막트랜지스터 어레이 공정과 결부하여 설명하면 다음과 같다.The manufacturing method of the LOG signal lines will be described below in connection with the thin film transistor array process of the lower substrate.

하부기판(42) 상에 게이트금속을 증착한 후 패터닝하여 박막트랜지스터의 게이트전극, 게이트라인들, 게이트패드들과 함께 LOG형 신호라인들의 게이트 금속 패턴(62)을 형성한다. 그 다음, 게이트 금속 패턴(62)을 전면 덮도록 절연층(70)을 도포하고 아모퍼스(Amorphous) 실리콘을 증착한 후 패터닝하여 박막트랜지스터의 액티브층을 형성한다. 이어서, 금속을 증착한 후 패터닝하여 박막트랜지스터의 소스/드레인전극, 데이터라인들, 데이터패드들을 형성한다. 그리고 보호막을 전면 도포한 후 박막트랜지스터의 드레인전극을 노출시키는 콘택홀을 형성한다. 이때, LOG 신호라인군(44)의 그라운드전압(GND) 신호라인(64)을 노출시키는 콘택홀(68)도 함께 형성한다. 마지막으로 투명도전물질을 증착한 후 패터닝하여 드레인전극과 접속되는 화소전극을 형성하면서 투명전극막(66)을 형성한다. The gate metal is deposited on the lower substrate 42 and then patterned to form gate metal patterns 62 of LOG signal lines along with gate electrodes, gate lines, and gate pads of the thin film transistor. Next, an insulating layer 70 is coated to cover the gate metal pattern 62, and amorphous silicon is deposited and then patterned to form an active layer of the thin film transistor. Subsequently, metal is deposited and then patterned to form source / drain electrodes, data lines, and data pads of the thin film transistor. After the protective film is entirely coated, a contact hole for exposing the drain electrode of the thin film transistor is formed. At this time, a contact hole 68 exposing the ground voltage GND signal line 64 of the LOG signal line group 44 is also formed. Finally, the transparent conductive material is deposited and then patterned to form a transparent electrode film 66 while forming a pixel electrode connected to the drain electrode.

상술한 바와 같이, 본 발명에 따른 LOG형 액정패널은 LOG형 신호라인 영역에 게이트 금속 패턴 및 절연층을 순차적으로 형성하고, 공통전압 신호라인 또는 그라운드전압 신호라인을 노출시키도록 절연층에 콘택홀을 형성시킨다. 이후, 투명전극막을 형성시킴으로써 투명전극막과 공통전압 신호라인 또는 그라운드 신호라인이 전기적으로 접속되게 한다. 이에 따라, 외부에서 정전기 등과 같은 고전압이 인가되는 경우 외부 정전기는 TCP를 통해 구동회로에 유입되지 않고 공통전압 신호라인 또는 그라운드 신호라인을 통해 공통전압 또는 그라운드전압으로 바이패스시킬 수 있다. 따라서, 본 발명에 따른 LOG형 액정패널의 LOG형 신호라인들은 정전기 유입에 의한 손상을 방지할 수 있다. As described above, the LOG type liquid crystal panel according to the present invention sequentially forms the gate metal pattern and the insulating layer in the LOG type signal line region, and exposes the contact holes in the insulating layer to expose the common voltage signal line or the ground voltage signal line. To form. Thereafter, the transparent electrode film is formed to electrically connect the transparent electrode film and the common voltage signal line or the ground signal line. Accordingly, when a high voltage such as static electricity is applied from the outside, the external static electricity may be bypassed to the common voltage or the ground voltage through the common voltage signal line or the ground signal line without being introduced into the driving circuit through the TCP. Therefore, the LOG signal lines of the LOG liquid crystal panel according to the present invention can prevent damage caused by static electricity.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (12)

게이트라인들과 데이터라인들의 교차영역마다 형성된 다수의 박막트랜지스터들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하는 라인 온 글래스형 액정패널에 있어서,An image display unit includes a plurality of thin film transistors formed at intersections of gate lines and data lines, and drive signals required by drive integrated circuits driving the gate lines and data lines in an outer region of the image display unit. A line on glass type liquid crystal panel having line on glass type signal lines to supply, 상기 화상표시부의 외곽영역에서 기판 상에 상기 게이트라인들과 동시에 형성되는 라인 온 글래스형 신호라인들과,Line-on-glass signal lines formed simultaneously with the gate lines on a substrate in an outer region of the image display unit; 상기 라인 온 글래스형 신호라인들을 덮도록 상기 기판 전면에 형성되는 절연층과,An insulating layer formed on an entire surface of the substrate to cover the line-on-glass signal lines; 상기 라인 온 글래스형 신호라인들 중 적어도 어느 하나의 신호라인을 노출시키도록 상기 절연층에 형성되는 콘택홀과,A contact hole formed in the insulating layer to expose at least one signal line of the line on glass signal lines; 상기 콘택홀을 통해 상기 신호라인과 접촉함과 아울러 상기 절연층 상에 형성되는 투명전극막을 구비하는 것을 특징으로 하는 라인 온 글래스형 액정패널.And a transparent electrode film formed on the insulating layer in contact with the signal line through the contact hole. 제 1 항에 있어서,The method of claim 1, 상기 신호라인은 공통전압 신호라인인 것을 특징으로 하는 라인 온 글래스형 액정패널.And said signal line is a common voltage signal line. 제 1 항에 있어서, The method of claim 1, 상기 신호라인은 그라운드전압 신호라인인 것을 특징으로 하는 라인 온 글래스형 액정패널.And the signal line is a ground voltage signal line. 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수의 박막트랜지스터들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하는 라인 온 글래스형 액정패널의 제조방법에 있어서, An image display unit includes a plurality of thin film transistors formed at intersections of gate lines and data lines, and drive signals required by drive integrated circuits driving the gate lines and data lines in an outer region of the image display unit. In the method of manufacturing a line-on-glass type liquid crystal panel having line-on-glass type signal lines for supplying, 상기 화상표시부의 외곽영역에서 기판 상에 상기 게이트라인들과 동시에 라인 온 글래스형 신호라인들을 형성하는 단계와, Forming line-on-glass signal lines on the substrate simultaneously with the gate lines in an outer region of the image display unit; 상기 라인 온 글래스형 신호라인들을 덮도록 상기 기판 전면에 절연층을 형성하는 단계와, Forming an insulating layer over the substrate to cover the line-on-glass signal lines; 상기 라인 온 글래스형 신호라인들 중 적어도 어느 하나의 신호라인을 노출시키도록 상기 절연층에 콘택홀을 형성시키는 단계와,Forming a contact hole in the insulating layer to expose at least one of the line-on-glass signal lines; 상기 콘택홀을 통해 상기 신호라인과 접촉함과 아울러 상기 절연층 상에 투명전극막을 형성시키는 단계를 포함하는 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법. And forming a transparent electrode film on the insulating layer in contact with the signal line through the contact hole. 제 4 항에 있어서, The method of claim 4, wherein 상기 신호라인은 공통전압 신호라인인 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법. And said signal line is a common voltage signal line. 제 4 항에 있어서, The method of claim 4, wherein 상기 신호라인은 그라운드전압 신호라인인 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법.And said signal line is a ground voltage signal line. 제 4 항에 있어서, The method of claim 4, wherein 상기 투명전극막은 상기 박막트랜지스터에 화소전압을 인가시키는 화소전극과 동시에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법.And the transparent electrode film is formed at the same time as the pixel electrode applying a pixel voltage to the thin film transistor. 제 1 항에 있어서,The method of claim 1, 상기 라인 온 글래스형 신호라인들은,The line on glass signal lines, 데이터신호가 공급되는 데이터 패드들과 함께 데이터 TCP와 접속되는 제1 라인 온 글래스형 신호라인들과,First line on glass type signal lines connected to data TCP together with data pads to which a data signal is supplied; 게이트신호가 공급되는 게이트 패드들과 함께 게이트 TCP와 접속되는 제2 라인 온 글래스형 신호라인들을 포함하여 구성된 것을 특징으로 하는 라인 온 글래스형 액정패널.And a second line on glass type signal line connected to the gate TCP together with the gate pads supplied with the gate signal. 제 1 항에 있어서,The method of claim 1, 상기 투명전극막은 상기 박막트랜지스터에 화소전압을 인가시키는 화소전극과 동시에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정패널.And the transparent electrode layer is formed at the same time as the pixel electrode for applying a pixel voltage to the thin film transistor. 제 2 항 또는 제 3 항에 있어서, The method of claim 2 or 3, 상기 투명 도전막은 외부로부터 입력되는 정전기 등의 고전압을 상기 신호라인을 통해 공통전압 또는 그라운드전압으로 바이패스 시키는 것을 특징으로 하는 라인 온 글래스형 액정패널. And the transparent conductive film bypasses high voltage such as static electricity input from the outside to the common voltage or the ground voltage through the signal line. 제 4 항에 있어서,The method of claim 4, wherein 상기 라인 온 글래스형 신호라인들은,The line on glass signal lines, 데이터신호가 공급되는 데이터 패드들과 함께 데이터 TCP와 접속되는 제1 라인 온 글래스형 신호라인들과,First line on glass type signal lines connected to data TCP together with data pads to which a data signal is supplied; 게이트신호가 공급되는 게이트 패드들과 함께 게이트 TCP와 접속되는 제2 라인 온 글래스형 신호라인들을 포함하여 구성된 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법.And a second line-on-glass type signal line connected to the gate TCP together with the gate pads to which the gate signal is supplied. 제 5 항 또는 제 6 항에 있어서, The method according to claim 5 or 6, 상기 투명 도전막은 외부로부터 입력되는 정전기 등의 고전압을 상기 신호라인을 통해 공통전압 또는 그라운드전압으로 바이패스시키는 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법. And the transparent conductive film bypasses high voltage such as static electricity input from the outside to the common voltage or the ground voltage through the signal line.
KR1020020033523A 2002-06-15 2002-06-15 Liquid crystal panel of line on glass type and method of fabricating the same KR100843955B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020033523A KR100843955B1 (en) 2002-06-15 2002-06-15 Liquid crystal panel of line on glass type and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020033523A KR100843955B1 (en) 2002-06-15 2002-06-15 Liquid crystal panel of line on glass type and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20030095905A KR20030095905A (en) 2003-12-24
KR100843955B1 true KR100843955B1 (en) 2008-07-03

Family

ID=32387191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033523A KR100843955B1 (en) 2002-06-15 2002-06-15 Liquid crystal panel of line on glass type and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100843955B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009675B1 (en) * 2004-06-25 2011-01-19 엘지디스플레이 주식회사 Line On Glass Type Liquid Crystal Display Device
KR101404542B1 (en) 2006-05-25 2014-06-09 삼성디스플레이 주식회사 Liquid crystal display
KR101389354B1 (en) * 2006-12-29 2014-04-25 엘지디스플레이 주식회사 Line On Glass type Liquid crystal display
KR101604492B1 (en) * 2009-11-04 2016-03-28 엘지디스플레이 주식회사 Liquid Crystal Display device
KR102367954B1 (en) * 2014-12-19 2022-02-25 삼성디스플레이 주식회사 Organic light emitting diode display
KR102245998B1 (en) * 2014-12-30 2021-04-29 엘지디스플레이 주식회사 Thin Film Transistor Substrate and Display Device Using the Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047650A (en) * 1997-12-05 1999-07-05 윤종용 Liquid crystal display device having two or more shorting bars and manufacturing method thereof
KR20000003168A (en) * 1998-06-26 2000-01-15 김영환 Method for fabricating liquid crystal display device
KR20020056622A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 Reflective or semi-transparent type liquid crystal display and manufacturing method of the same
KR100658978B1 (en) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 method for fabricating array substrate for x-ray detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047650A (en) * 1997-12-05 1999-07-05 윤종용 Liquid crystal display device having two or more shorting bars and manufacturing method thereof
KR20000003168A (en) * 1998-06-26 2000-01-15 김영환 Method for fabricating liquid crystal display device
KR100658978B1 (en) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 method for fabricating array substrate for x-ray detector
KR20020056622A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 Reflective or semi-transparent type liquid crystal display and manufacturing method of the same

Also Published As

Publication number Publication date
KR20030095905A (en) 2003-12-24

Similar Documents

Publication Publication Date Title
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
KR100800318B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR100487358B1 (en) Liquid crystal display panel of line on glass type and method of fabricating the same
KR100847812B1 (en) Liquid crystal dispaly panel of line on glass type
KR100949496B1 (en) Liquid crystal display device of line on glass type and fabricating method thereof
US20080273003A1 (en) Liquid crystal display device, manufacturing method thereof and driving method thereof
KR100843955B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR100831300B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR100843478B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR101174779B1 (en) Liquid crystal displayl device of line on glass type
KR101060772B1 (en) Line on Glass Liquid Crystal Display
KR101073248B1 (en) Liquid Crystal Display device
KR100767362B1 (en) Liquid crystal display
KR101048705B1 (en) Line on glass type liquid crystal display device and manufacturing method thereof
KR100806970B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
KR100855493B1 (en) Liquid crystal display device of line on glass type and method of fabricating the same
KR100834166B1 (en) Liquid crystal display panel and fabricating method thereof
KR100909423B1 (en) Liquid crystal display panel and manufacturing method thereof, liquid crystal display device having same
KR20050031628A (en) Liquid crystal display device
KR20050094282A (en) Line-on-glass type liquid crystal display device
KR20050100497A (en) The liquid crystal display device and the method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12