KR100843336B1 - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents

비휘발성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100843336B1
KR100843336B1 KR1020060119559A KR20060119559A KR100843336B1 KR 100843336 B1 KR100843336 B1 KR 100843336B1 KR 1020060119559 A KR1020060119559 A KR 1020060119559A KR 20060119559 A KR20060119559 A KR 20060119559A KR 100843336 B1 KR100843336 B1 KR 100843336B1
Authority
KR
South Korea
Prior art keywords
carbon nanotubes
oxide film
memory device
nonvolatile memory
channel
Prior art date
Application number
KR1020060119559A
Other languages
English (en)
Other versions
KR20080049222A (ko
Inventor
최양규
김국환
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060119559A priority Critical patent/KR100843336B1/ko
Publication of KR20080049222A publication Critical patent/KR20080049222A/ko
Application granted granted Critical
Publication of KR100843336B1 publication Critical patent/KR100843336B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42332Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/17Memory cell being a nanowire transistor

Abstract

본 발명은 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
이러한 본 발명에 따른 비휘발성 메모리 소자는 기판에 이격되어 형성된 소오스와 드레인, 소오스와 드레인 사이의 채널 상에서 기판에 대하여 수직으로 형성되어, 채널로부터 공급된 전하를 저장하는 탄소나노튜브들을 포함하는 메모리셀 및 메모리셀 상에 형성되어 채널로부터 메모리셀로 유입되는 전하량을 조절하는 게이트를 포함한다.
이러한 본 발명에 따르면, 비휘발성 메모리 소자의 데이터 보존시간을 증가시켜 전하저장능력이 개선된 비휘발성 메모리 소자와 그 제조방법을 제공하는 효과가 있다.
탄소나노튜브, 전하저장지역, 비휘발성 메모리 소자, 축합반응

Description

비휘발성 메모리 소자 및 그 제조 방법{NON-VOLATILE MEMORY DEVICE, THE METHOD OF MANUFACTURING THEREOF}
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 입체도.
도 2는 본 발명의 실시 예에 따른 비휘발성 메모리 소자를 A-A'방향으로 자른 단면도.
도 3 내지 도 10은 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법을 나타낸 도면
*****도면의 주요 부분에 대한 부호의 설명*****
101: 기판
102: 채널
103: 소오스
104: 드레인
105: 터널링 산화막
106: 탄소나노튜브
107: 절연막
108: 블로킹 산화막
109: 게이트
본 발명은 비휘발성 메모리 소자와 그 제조방법에 관한 것이다.
반도체 시장에 있어서, 컴퓨터 기기, 모바일 기기 등이 초소형화 됨에 따라, 고집적된 비휘발성 메모리 소자가 필요하다. 이러한 비휘발성 메모리 소자를 제조하기 위해서는 비휘발성 메모리 소자의 물리적인 크기를 줄이는 동시에, 비휘발성 메모리 소자의 동작전압을 낮추고, 동작속도를 빠르게 하며, 데이터 보존시간(Data Retention)을 증가시켜야 한다.
일반적으로 비휘발성 메모리 소자는 캐패시터에 정보를 기록하거나 읽어 낼 때 전류의 통로를 확보하기 위한 스위치 역할을 하는 트랜지스터와, 저장된 전하를 보전하는 역할을 하는 캐패시터를 기본적인 구성요소로 가진다. 이러한 비휘발성 메모리 소자는 외부에서 전원이 공급되지 않아도, 캐패시터에 전하가 그대로 저장되는 특징을 가지고 있다.
비휘발성 메모리 소자는 단위 셀의 구조에 따라 플로팅 게이트 타입의 비휘발성 메모리 소자와 플로팅 트랩 타입의 메모리 소자로 나눌 수 있다. 플로팅 트랩 타입의 비휘발성 메모리 소자 중 한가지로써, 전하저장지역(Charge Trapping Region)이 폴리실리콘으로 구성된 비휘발성 메모리 소자가 있다. 이러한 구성을 가진 비휘발성 메모리 소자는 전하저장지역(Charge Trapping Region)인 폴리실리콘에 약간의 결함(Defect)이라도 존재한다면, 데이터 보존시간(Data Retention Time)은 현저하게 떨어진다.
위의 문제점을 보완하고자 플로팅 트랩 타입의 비휘발성 메모리 소자 중 전하저장지역을 기존의 폴리실리콘 대신 질화물로 대신하는 소노스(Silicon Oxide Nitride Oxide Silicon, SONOS)구조의 비휘발성 메모리 소자가 제안되었다. 소노스 구조의 비휘발성 메모리 소자는 소오스와 드레인 사이의 채널로부터 터널링한 전하를 질화막에 저장하거나 저장된 전하를 빼내는 방법에 의해 프로그래밍 또는 소거를 수행한다. 이러한 소노스 구조의 비휘발성 메모리 소자는 폴리실리콘을 전하저장지역으로한 비휘발성 메모리 소자에 비하여 동작 전압이 낮고, 동작 속도가 빠르며, 데이터 보존시간이 길다. 하지만 소노스 구조의 비휘발성 메모리 소자에 있어서도 메모리 동작전압이 10V에 이르는 점, 새로운 막질의 도입으로 인한 트랩현상, 전하누설 등의 문제가 있다.
이러한 문제점들을 해결하기 위한 본 발명은 데이터 보존시간을 증가시켜 전하저장능력이 개선된 비휘발성 메모리 소자와 그 제조방법을 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 저 전압으로 동작하고, 안정적이며, 고속으로 동작하는 비휘발성 메모리 소자와 그 제조방법을 제공하는 것을 기술적 과제로 한다.
이러한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 비휘발성 메모리 소자는 기판에 이격되어 형성된 소오스와 드레인, 상기 소오스와 상기 드레인 사이의 채널 상에서 상기 기판에 대하여 수직으로 형성되어, 상기 채널로부터 공급된 전하를 저장하는 탄소나노튜브들을 포함하는 메모리셀 및 상기 메모리셀 상에 형성되어 상기 채널로부터 상기 메모리셀로 유입되는 전하량을 조절하는 게이트를 포함한다.
여기서, 상기 메모리셀은 상기 채널 상에 형성된 터널링 산화막과 상기 터널링 산화막 상에 형성되어, 상기 채널로부터 공급된 전하를 저장하는 탄소나노튜브들과 상기 터널링 산화막 상의 상기 탄소나노튜브들 사이에 형성되어, 상기 탄소나노튜브들 간의 전하의 이동을 방지하는 절연막 및 상기 절연막 상에 형성되어, 상기 채널로부터 공급된 전하가 상기 게이트로 이동하는 것을 방지하는 블로킹 산화막을 포함한다.
여기서, 상기 터널링 산화막, 상기 블로킹 산화막 또는 상기 절연막은 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나일 수 있다.
여기서, 상기 탄소나노튜브는 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)로 형성될 수 있다.
여기서, 상기 채널은 튜브 타입으로 형성될 수 있다.
여기서, 상기 채널은 탄소나노튜브, 실리콘나노튜브, 보론나이트라이드 나노튜브(BN nanotube) 또는 갈륨포스페이트나노튜브(Gallium phosphate nanotube) 중 하나일 수 있다.
여기서, 상기 기판은 실리콘을 포함하여 형성될 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조 방법은 (a) 기판 상에 터널링 산화막을 형성하는 단계와, (b) 상기 터널링 산화막 상에 탄소나노튜브들을 형성하는 단계와, (c) 상기 탄소나노튜브들 사이의 상기 터널링 산화막 상에 절연막을 형성하는 단계와, (d) 상기 절연막 상에 블로킹 산화막을 형성하는 단계와, (e) 상기 블로킹 산화막 상에 게이트를 형성하는 단계 및 (f) 상기 기판에 소오스와 드레인을 형성하는 단계를 포함한다.
여기서, 상기 (b)단계는, (b-1) 상기 터널링 산화막이 형성된 기판을 황산과 과산화수소를 포함하는 용액에 넣고, 초음파 처리를 하여 상기 터널링 산화막 상에 수산화기(OH-)를 형성하는 단계, (b-2) 상온에서 암모늄 퍼설페이트(ammonium persulfate: APS) 용액을 상기 수산화기와 반응시켜 상기 터널링 산화막에 아미노 단층막(amino monolayer)을 형성하는 단계 및 (b-3) 탄소나노튜브들에 형성된 카르복시기(COOH-)와 상기 터널링 산화막에 형성된 아미노 단층막을 축합반응시켜, 상기 탄소나노튜브들을 상기 터널링 산화막에 대하여 수직으로 형성하는 단계를 포함한다.
여기서, 상기 (b-1)단계에서, 상기 용액에 포함된 황산의 질량은 상기 용액의 질량의 0.6배 이상 0.8배 이하이고, 상기 용액에 포함된 과산화수소의 질량은 상기 용액의 질량의 0.2배 이상 0.4배 이하인 것이 바람직하다.
여기서, 상기 (b-1)단계에서, 상기 초음파 처리는 40 ℃ 이상 60 ℃ 이하의 온도에서, 30분 이상 120분 이하의 시간 동안 수행되는 것이 바람직하다.
여기서, 상기 (b-3)단계에서, 상기 탄소나노튜브는 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)인 것이 바람직하다.
여기서, 상기 (b)단계는 (b-1’) 상기 터널링 산화막 상에 촉매물질을 증착하는 단계, (b-2’) 상기 촉매물질을 패터닝하는 단계 및 (b-3’) 상기 패터닝된 촉매물질 상에 열화학기상증착법 또는 플라즈마화학기상증착법에 의하여 탄소나노튜브들을 상기 터널링 산화막에 대하여 수직으로 형성하는 단계를 포함한다.
여기서, 상기 촉매물질은 니켈, 철, 코발트 또는 니켈, 철 또는 코발트 중 하나 이상을 포함하는 합금 중 하나일 수 있다.
여기서, 상기 (b-2’)단계에서 상기 촉매물질을 극자외선리소그래피 (extreme ultra violet lithography) 공정 또는 전자빔리소그래피(E-beam lithography) 공정에 의하여 패터닝하는 것이 바람직하다.
여기서, 상기 (b-3')단계에서 상기 탄소나노튜브는 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)로 형성할 수 있다.
여기서, 상기 (f)단계에서 상기 소오스와 상기 드레인 사이의 채널을 튜브 타입으로 형성할 수 있다. 여기서, 상기 채널을 탄소나노튜브, 실리콘나노튜브, 보론나이트라이드나노튜브(BN nanotube) 또는 갈륨포스페이트나노튜브(Gallium phosphate nanotube)로 형성할 수 있다.
여기서, 상기 터널링 산화막, 상기 블록킹 산화막 또는 상기 절연막은 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 형성할 수 있다.
여기서, 상기 기판은 실리콘을 포함하는 것이 바람직하다.
이하에서는 첨부된 도면을 참조하여 더욱 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 입체도이고, 도 2는 본 발명의 실시 예에 따른 비휘발성 메모리 소자를 A-A’방향으로 자른 단면도이다. 도 1 내지 도 2에 도시된 바와 같이, 본 발명의 실시 예에 따른 비휘발성 메모리 소자는 기판(101)에 이격되어 형성된 소오스(103)와 드레인(104)과 소오스(103)와 드레인(104) 사이의 채널(102) 상에 형성되어, 채널(102)로부터 공급된 전하를 저장하는 탄소나노튜브(106)들을 포함하는 메모리셀(105, 106, 107, 108) 및 메모리셀(105, 106, 107, 108) 상에 형성되어 채널(102)로부터 메모리셀(105, 106, 107, 108)로 유입되는 전하량을 조절하는 게이트(109)를 포함한다. 메모리 셀(105, 106, 107, 108)은 채널(102) 상에 형성된 터널링 산화막(105)과, 터널링 산화막(105) 상에 형성되어 채널(102)로부터 공급된 전하를 저장하는 탄소나노튜브(106)들과, 터널링 산화막(105) 상의 탄소나노튜브(106)들 사이에 형성되어 탄소나노튜브(106)들 간의 전하의 이동을 방지하는 절연막(107) 및 절연막(107) 상에 형성되어 채널(102)로부터 공급된 전하가 게이트(109)로 이동하는 것을 방지하는 블로킹 산화막(108)을 포함한다.
먼저, 탄소나노튜브(106)(carbon nanotube, CNT)란, 지구상에 다량으로 존재하는 탄소로 이루어진 탄소동소체로서 하나의 탄소가 다른 탄소원자와 육각형 벌집무늬로 결합되어 튜브형태를 이루고 있는 물질이며, 튜브의 직경이 나노미터(nm=10억분의 1미터) 수준으로 극히 작은 영역의 물질이다. 탄소나노튜브(106)의 형태는 그래파이트 면(graphite sheet)이 나노크기의 직경으로 둥글게 말린 상태이며, sp2 결합구조를 갖고 있다. 이 그래파이트 면이 말리는 각도 및 형태에 따라서 전기적으로 도체 또는 반도체의 특성을 보인다. 탄소나노튜브(106)는 벽을 이루고 있는 결합 수에 따라서 단일벽 나노튜브(single-walled nanotube) 또는 다중벽 나노튜브(multi-walled nanotube)로 구분하고, 아울러 단일벽 나노튜브가 여러 개로 뭉쳐있는 형태를 다발형 나노튜브(rope nanotube)라고 부른다. 이러한 탄소나노튜브(106)는 우수한 기계적 특성, 전기적 선택성, 뛰어난 전계방출 특성, 고효율의 수소저장매체 특성 등을 가짐으로써, 항공우주, 생명공학, 환경에너지, 재료산업, 의약산업 등의 다양한 분야로 응용의 범위가 넓어지고 있다. 특히 첨단산업분야인 나노기술산업분야에서 연구가 활발히 진행되고 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 소자에 있어서, 채널(102)로부터 터널링한 전하를 저장하는 탄소나노튜브(106)를 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon nanotube) 중 하나를 채택하여, 터널링 산화막(105)에 대하여 수직으로 형성되도록 한다.
이러한 구조에 따르면, 1) 본 발명의 실시 예에 따른 비휘발성 메모리 소자는 테이터 보존시간(data retention time)을 종래의 비휘발성 메모리 소자들보다 더 연장시킬 수 있다. 그 이유는 불순물이 섞이지 않은 탄소나노튜브(106)와 탄소나노튜브(106)를 둘러싸고 있는 절연막(107) 사이에 댕글링 결합(Dangling bond)이 존재하지 않아, 무결점의 표면상태(surface states)를 가지고 있기 때문이다.
2) 본 발명의 실시 예에 따른 비휘발성 메모리 소자는 동작 전압을 기존의 비휘발성 메모리 소자보다 더 낮출 수 있다. 그 이유를 수학식 1을 참조하여 설명하면,
Figure 112006088840198-pat00001
이하에서 수학식 1의 파라미터를 정의하면 다음과 같다.
Figure 112006088840198-pat00002
: 플랫 밴드 전압(flat band voltage)의 변화량,
Figure 112006088840198-pat00003
: 저장된 전하의 합(Total Stored Charge),
Figure 112006088840198-pat00004
: 게이트 캐패시턴스(Gate Capacitance),
Figure 112006088840198-pat00005
: 블로킹 산화막 두께(Blocking Oxide Thickness),
Figure 112006088840198-pat00006
: 게이트와 저장된 전하간 거리(Distance between Gate to Stored Charge)
프로그램 동작 시에 채널(102)로부터 터널링한 전자가 탄소나노튜브(106)에 저장되면, 저장된 전자는 양(+)전압의 게이트(109) 바이어스에 의하여 블로킹 산화막(108)과 인접한 곳으로 이동한다. 이 때 수학식 1에 의하여, 플랫 밴드 전압(flat band voltage)의 변화량이 최소가 된다. 하지만, 음(-)전압을 게이트(109)에 인가하고 읽기 동작을 수행한다면, 탄소나노튜브(106)에 저장된 전자는 터널링 산화막(105)과 인접한 곳으로 이동하게 되고, 이 때 수학식 1에 의하여 게이트(109)와 저장된 전자와의 거리(X1)가 최대가 되므로, 동일한 전자를 가지고 최대의 플랫 밴드 전압의 변화량을 얻음으로써, 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 동작 전압을 기존의 비휘발성 메모리 소자들보다 더 낮출 수 있다.
3) 본 발명의 실시 예에 따른 비휘발성 메모리 소자는 안정적인 메모리 특성을 가질 수 있다. 그 이유는 기존의 전하저장지역으로 질화막을 사용하는 비휘발성 메모리 소자와, 전하저장지역으로 양자점(Quantum Dot)을 사용하는 비휘발성 메모리 소자 등에 생길 수 있는 평행호핑(Lateral Hopping) 현상을 방지할 수 있기 때 문이다. 여기서, 평행호핑 현상이란 트랩형 비휘발성 메모리 소자에 저장된 전하가 방전을 일으키는 주된 메커니즘 중에 하나를 말한다. 결국 탄소나노튜브가 터널링 산화막(105)에 대하여 수직으로 형성됨으로써, 탄소나노튜브(106)에 저장된 전하는 탄소나노튜브(106)의 축 방향으로만 이동하게 된다. 따라서 전하는 절연막(107)을 터널링하여 인접한 탄소나노튜브들로 이동할 수 없게 되므로, 본 발명의 실시 예에 따른 비휘발성 메모리 소자는 기존의 비휘발성 메모리 소자들보다 더욱 안정적인 메모리 특성을 가지게 된다.
여기서, 도면에 도시하지는 않았지만 채널(102)은 튜브 타입의 채널로 형성될 수 있는데, 채널(102)로 사용할 튜브 타입은 탄소나노튜브, 실리콘나노튜브, 보론나이트라이드나노튜브(BN nanotube) 또는 갈륨포스페이트 나노튜브(Gallium phosphate nanotube) 중 하나로 형성될 수 있다. 이렇게 채널(102)을 튜브 타입으로 형성함으로써, 프로그램 전류 대 온 전류(On current)의 비율을 높이고, 채널의 저항을 낮출 수 있는 비휘발성 메모리 소자가 구현된다.
여기서, 터널링 산화막(105), 블로킹 산화막(108) 또는 절연막(107)은 메모리 특성을 보이지 않는 절연물질인 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나일 수 있다. 또한, 기판(101)은 실리콘을 포함하여 형성될 수 있다.
도 3 내지 도 10은 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법을 나타낸 도면이다. 도 3 내지 도 10에 도시된 바와 같이, 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법은 (a) 기판(101) 상에 터널링 산화막(105)을 형성하는 단계와, (b) 터널링 산화막(105) 상에 탄소나노튜브(106)들을 형성하는 단계와, (c) 탄소나노튜브(106)들 사이의 터널링 산화막(105) 상에 절연막(107)을 형성하는 단계와, (d) 절연막(107) 상에 블로킹 산화막(108)을 형성하는 단계와, (e) 블로킹 산화막(108) 상에 게이트(109)를 형성하는 단계 및 (f) 기판(101)에 소오스(103)와 드레인(104)을 형성하는 단계를 포함한다. 이하에서는 첨부한 도면을 참조하여 각 단계를 상세히 설명한다.
<기판(101) 상에 터널링 산화막(105)을 형성하는 단계>
도 3에 도시된 바와 같이, 이온주입 등을 이용하여 채널이 형성된 기판(101) 상에 열 공정(Thermal Process), 단원자증착법(Atomic Layer Deposition, ALD) 또는 화학기상증착법(Chemical Vapor Deposition, CVD) 등에 의하여 터널링 산화막(105)을 형성한다. 이 때, 기판(101)은 실리콘을 포함한 물질로 형성할 수 있다. 또한, 터널링 산화막(105)은 메모리 특성을 보이지 않는 절연물질인 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3) 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 형성할 수 있다. 또한, 소오스(103)와 드레인(104)을 연결하는 채널을 튜브 타입으로 형성할 수 있다. 이 때, 채널은 탄소나노튜브, 실리콘나노튜브, 보론나이트라이 드나노튜브(BN nanotube) 또는 갈륨포스페이트 나노튜브(Gallium phosphate nanotube) 중 하나로 형성할 수 있다.
<터널링 산화막(105) 상에 탄소나노튜브(106)들을 형성하는 단계>
도 4 내지 도 7에 도시된 바와 같이, 터널링 산화막(105) 상에 탄소나노튜브(106)들을 형성하는 단계는 (b-1)터널링 산화막(105)이 형성된 기판(101)을 황산과 과산화수소를 포함하는 용액에 넣고, 초음파 처리를 하여 터널링 산화막(105) 상에 수산화기(OH-)를 형성하는 단계와, (b-2) 상온에서 암모늄 퍼설페이트(ammonium persulfate: APS) 용액을 수산화기(OH-)와 반응시켜 터널링 산화막(105)에 아미노 단층막(amino monolayer)을 형성하는 단계 및 (b-3) 탄소나노튜브(106)들에 형성된 카르복시기(COOH-)와 터널링 산화막(105)에 형성된 아미노 단층막을 축합반응시켜, 탄소나노튜브(106)들을 터널링 산화막(105)에 대하여 수직으로 형성하는 단계를 포함한다.
(b-1)단계에서 용액에 포함된 황산(H2SO4)은 H2SO4가 98%이고, H2O가 2%인 황산이고, 과산화수소(H2O2)는 H2O2가 30%이고 H2O가 70%인 과산화수소이다. 또한, 황산의 질량은 용액의 질량의 0.6배 이상 0.8배 이하이고, 용액에 포함된 과산화수소의 질량은 용액의 질량의 0.2배 이상 0.4배 이하인 것이 바람직하다. 또한, 초음파 처리는 40 ℃ 이상 60 ℃ 이하의 온도에서, 30분 이상 120분 이하의 시간 동안 수행되는 것이 바람직하다. 또한, (b-3)단계에서 탄소나노튜브는 단 가닥의 단일벽탄 소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)인 것이 바람직하다.
<탄소나노튜브(106)들 사이의 터널링 산화막(105) 상에 절연막(107)을 형성하는 단계>
도 8에 도시된 바와 같이, 탄소나노튜브(106)들 사이의 터널링 산화막(105) 상에 절연막(107)을 형성한다. 이때, 절연막(107)은 메모리 특성을 보이지 않는 절연물질인 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 형성할 수 있다.
<절연막(107) 상에 블로킹 산화막(108)을 형성하는 단계 >
도 9에 도시된 바와 같이, 절연막(107) 상에 열 공정(Thermal Process), 단원자증착법(Atomic Layer Deposition, ALD) 또는 화학기상증착법(Chemical Vapor Deposition, CVD) 등에 의하여 블로킹 산화막(108)을 형성한다. 이 때, 블로킹 산화막(108)은 메모리 특성을 보이지 않는 절연물질인 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 형성할 수 있다.
<블로킹 산화막(108) 상에 게이트(109)를 형성하는 단계와 기판(101)에 소오스(103)와 드레인(104)을 형성하는 단계>
도 10에 도시된 바와 같이, 블로킹 산화막(108) 상에 게이트(109)를 형성하고, 임플란트(Implant) 또는 디퓨전(Diffusion)공정 등에 의하여 소오스(103)와 드레인(104)을 형성한다. 이 때 블로킹 산화막(108)은 메모리 특성을 보이지 않는 절연물질인 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 형성할 수 있다.
여기서, 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조 단계 중 (b) 터널링 산화막(105) 상에 탄소나노튜브(106)들을 형성하는 단계는 (b-1') 터널링 산화막(105) 상에 촉매물질을 증착하는 단계와, (b-2') 촉매물질을 패터닝하는 단계 및 (b-3') 패터닝된 촉매물질 상에 열화학기상증착법(Thermal Chemical Vapor Deposition) 또는 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)에 의하여 탄소나노튜브(106)들을 수직으로 형성하는 단계를 포함하여 형성할 수 있다. 이하에서는 각 단계를 상세히 설명한다.
<터널링 산화막(105) 상에 촉매물질을 증착하는 단계>
터널링 산화막(105) 상에 촉매물질을 증착한다. 이 때, 열 증착법 또는 스퍼터링 등의 방법으로 증착시킨 촉매는 철(Fe), 니켈(Ni), 코발트(Co) 또는 철, 니켈 또는 코발트 중 하나 이상을 포함하는 합금으로 형성할 수 있다.
<촉매물질을 패터닝하는 단계>
탄소나노튜브(106)들이 터널링 산화막(105)에 대하여 수직으로 형성되는 촉매물질은 극자외선리소그래피(extreme ultra violet lithography) 공정 또는 전자빔리소그래피(E-beam lithography)공정 등에 의해서 패터닝할 수 있다.
기존의 원자외선(DUV: 수백 nm 파장) 리소그래피 기술은 65 nm 이하의 패턴을 구현할 수 없다는 원리적 한계가 있다. 하지만 리소그래피 기술 중 EUV(극자외선:약 13 nm 파장) 리소그래피 기술은 65 nm 이하의 나노급 반도체 소자, 특히 탄소나노튜브와 같이 튜브의 직경이 나노미터 단위를 가진 물질을 원하는 곳에 위치시키기 위한 촉매물질을 패터닝하기에 적합한 방법이다. 또한, 전자 빔의 전사로 인해 주 사슬이 절단된 부분을 가진 고분자와 전사되지 않은 부분의 긴 사슬을 가지고 있는 고분자의 보통의 유기용매에 대한 용해도 차를 이용한 전자빔리소그래피(E-beam lithography) 공정도 탄소나노튜브와 같이 튜브의 직경이 나노미터 단위를 가진 물질을 원하는 곳에 위치시키기 위한 촉매물질을 패터닝하기에 적합한 방법이다. 따라서 상술한 두 가지 공정방법을 이용하여 탄소나노튜브(106)들을 원하는 곳에 위치시킬 수 있다.
<패터닝된 촉매물질 상에 열화학기상증착법 또는 플라즈마화학기상증착법에 의하여 탄소나노튜브(106)들을 터널링 산화막(105)에 대하여 수직으로 형성하는 단계>
패터닝된 촉매물질을 700℃ 내지 900℃의 온도를 유지하는 열화학기상증착 장치의 반응로에 넣고, 탄화수소 반응 가스가 포함된 암모니아 가스를 흘려주어 패터닝된 촉매물질 상에 탄소나노튜브(106)를 터널링 산화막(105)에 대하여 수직으로 형성할 수 있다.
또한, 열화학기상증착법보다 낮은 저온의 상태에서 탄소나노튜브(106)를 형성하는 방법인 플라즈마화학기상증착법에 의하여 탄소나노튜브(106)를 터널링 산화막(105)에 대하여 수직으로 형성할 수 있다. 플라즈마화학기상증착법은 탄화수소 가스를 포함한 반응가스를 플라즈마화학기상증착장치 안으로 공급하면서 양전극에 고주파 전원을 인가하면, 글로우방전이 일어나 촉매물질 상에 탄소나노튜브가 합성되는 방법이다.
여기서, 탄소나노튜브는 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)인 것이 바람직하다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 전하저장지역으로 탄소나노튜브를 이용함으로써, 데이터 보존시간을 획기적으로 증가시킬 수 있는 비휘발성 메모리 소자 및 제조방법을 제공하는 효과가 있다.
또한, 본 발명은 전하저장지역으로 탄소나노튜브를 이용함으로써, 저 전압으로 동작하고, 안정적이며, 고속으로 동작하는 비휘발성 메모리 소자 및 그 제조방법을 제공하는 효과가 있다.

Claims (21)

  1. 기판에 이격되어 형성된 소오스와 드레인;
    상기 소오스와 상기 드레인 사이의 채널 상에서 상기 기판에 대하여 수직으로 형성되어, 상기 채널로부터 공급된 전하를 저장하는 탄소나노튜브들을 포함하는 메모리셀; 및
    상기 메모리셀 상에 형성되어 상기 채널로부터 상기 메모리셀로 유입되는 전하량을 조절하는 게이트;
    를 포함하는 비휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 메모리셀은
    상기 채널 상에 형성된 터널링 산화막;
    상기 터널링 산화막 상에 형성되어, 상기 채널로부터 공급된 전하를 저장하는 탄소나노튜브들;
    상기 터널링 산화막 상의 상기 탄소나노튜브들 사이에 형성되어, 상기 탄소나노튜브들 간의 전하의 이동을 방지하는 절연막; 및
    상기 절연막 상에 형성되어, 상기 채널로부터 공급된 전하가 상기 게이트로 이동하는 것을 방지하는 블로킹 산화막;
    을 포함하는 비휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 터널링 산화막과, 상기 블로킹 산화막과 또는 상기 절연막은
    실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3), 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 이루어진 비휘발성 메모리 소자.
  4. 삭제
  5. 제 1항에 있어서,
    상기 탄소나노튜브들은 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube)들 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)들인 비휘발성 메모리 소자.
  6. 제 1항에 있어서,
    상기 채널은 튜브 타입인 비휘발성 메모리 소자.
  7. 제 6항에 있어서,
    상기 채널은 탄소나노튜브, 실리콘나노튜브, 보론나이트라이드 나노튜브(BN nanotube) 또는 갈륨포스페이트나노튜브(Gallium phosphate nanotube) 중 하나인 비휘발성 메모리 소자.
  8. 제 1항에 있어서,
    상기 기판은 실리콘을 포함하는 비휘발성 메모리 소자.
  9. (a) 기판 상에 터널링 산화막을 형성하는 단계;
    (b) 상기 터널링 산화막 상에 탄소나노튜브들을 형성하는 단계;
    (c) 상기 탄소나노튜브들 사이의 상기 터널링 산화막 상에 절연막을 형성하는 단계;
    (d) 상기 절연막 상에 블로킹 산화막을 형성하는 단계;
    (e) 상기 블로킹 산화막 상에 게이트를 형성하는 단계; 및
    (f) 상기 기판에 소오스와 드레인을 형성하는 단계;
    를 포함하는 비휘발성 메모리 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 (b)단계는
    (b-1) 상기 터널링 산화막이 형성된 기판을 황산과 과산화수소를 포함하는 용액에 넣고, 초음파 처리를 하여 상기 터널링 산화막 상에 수산화기(OH-)를 형성하는 단계;
    (b-2) 상온에서 암모늄 퍼설페이트(ammonium persulfate, APS) 용액을 상기 수산화기와 반응시켜 상기 터널링 산화막에 아미노 단층막(amino monolayer)을 형성하는 단계; 및
    (b-3) 탄소나노튜브들에 형성된 카르복시기(COOH-)와 상기 터널링 산화막에 형성된 아미노 단층막을 축합반응시켜, 상기 탄소나노튜브들을 상기 터널링 산화막에 대하여 수직으로 형성하는 단계;
    를 포함하는 비휘발성 메모리 소자의 제조방법.
  11. 제 10항에 있어서,
    상기 (b-1)단계에서
    상기 용액에 포함된 황산의 질량은 상기 용액의 질량의 0.6배 이상 0.8배 이하이고,
    상기 용액에 포함된 과산화수소의 질량은 상기 용액의 질량의 0.2배 이상 0.4배 이하인 비휘발성 메모리 소자의 제조방법.
  12. 제 10항에 있어서,
    상기 (b-1)단계에서
    상기 초음파 처리는 40 ℃ 이상 60 ℃ 이하의 온도에서, 30분 이상 120분 이하의 시간 동안 수행되는 비휘발성 메모리 소자의 제조방법.
  13. 제 10항에 있어서,
    상기 (b-3)단계에서
    상기 탄소나노튜브는 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)인 비휘발성 메모리 소자의 제조방법.
  14. 제 9항에 있어서,
    상기 (b)단계는
    (b-1) 상기 터널링 산화막 상에 촉매물질을 증착하는 단계;
    (b-2) 상기 촉매물질을 패터닝하는 단계;
    (b-3) 상기 패터닝된 촉매물질 상에 열화학기상증착법 또는 플라즈마화학기상증착법에 의하여 탄소나노튜브들을 상기 터널링 산화막에 대하여 수직으로 형성하는 단계;
    를 포함하는 비휘발성 메모리 소자의 제조방법.
  15. 제14 항에 있어서,
    상기 촉매물질은 니켈, 철, 코발트 또는 니켈, 철 또는 코발트 중 하나 이상 을 포함하는 합금 중 하나인 비휘발성 메모리 소자의 제조방법.
  16. 제 14항에 있어서,
    상기 (b-2)단계에서
    상기 촉매물질을 극자외선리소그래피(extreme ultra violet lithography) 공정 또는 전자빔리소그래피(E-beam lithography)공정 등에 의하여 패터닝하는 비휘발성 메모리 소자의 제조방법.
  17. 제 14항에 있어서,
    상기 (b-3)단계에서,
    상기 탄소나노튜브는 단 가닥의 단일벽탄소나노튜브(single-walled carbon nanotube) 또는 단 가닥의 다중벽탄소나노튜브(multi-walled carbon naontube)인 비휘발성 메모리 소자의 제조방법.
  18. 제 9항에 있어서,
    상기 (f)단계에서 상기 소오스와 상기 드레인 사이의 채널을 튜브 타입으로 형성하는 비휘발성 메모리 소자의 제조 방법.
  19. 제 18항에 있어서,
    상기 채널을 탄소나노튜브, 실리콘나노튜브, 보론나이트라이드 나노튜브(BN nanotube) 또는 갈륨포스페이트나노튜브(Gallium phosphate nanotube) 중 하나로 형성하는 비휘발성 메모리 소자의 제조 방법.
  20. 제 9항에 있어서,
    상기 터널링 산화막, 상기 블록킹 산화막 또는 상기 절연막은 실리콘옥사이드(SIO2), 알루미늄옥사이드(Al2O3) 지르콘옥사이드(ZrO2), 지르콘실리케이트(Zr silicate), 하프늄옥사이드(HfO2) 또는 하프늄실리케이트(Hf silicate) 중 하나로 형성하는 비휘발성 메모리 소자의 제조방법.
  21. 제 9항에 있어서,
    상기 기판은 실리콘을 포함하는 비휘발성 메모리 소자의 제조 방법.
KR1020060119559A 2006-11-30 2006-11-30 비휘발성 메모리 소자 및 그 제조 방법 KR100843336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119559A KR100843336B1 (ko) 2006-11-30 2006-11-30 비휘발성 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119559A KR100843336B1 (ko) 2006-11-30 2006-11-30 비휘발성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080049222A KR20080049222A (ko) 2008-06-04
KR100843336B1 true KR100843336B1 (ko) 2008-07-03

Family

ID=39805027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119559A KR100843336B1 (ko) 2006-11-30 2006-11-30 비휘발성 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100843336B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357849B1 (ko) 2012-03-21 2014-02-06 인텔렉추얼디스커버리 주식회사 비휘발성 메모리 소자 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061053B1 (ko) * 2010-02-10 2011-09-01 국민대학교산학협력단 전하 트랩층을 갖는 비휘발성 유기 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068029A (ko) * 2002-02-09 2003-08-19 삼성전자주식회사 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
KR20040060370A (ko) * 2002-12-30 2004-07-06 삼성전자주식회사 수직나노튜브를 이용한 메모리
KR20050010243A (ko) * 2003-07-18 2005-01-27 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR20060045165A (ko) * 2004-11-09 2006-05-17 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068029A (ko) * 2002-02-09 2003-08-19 삼성전자주식회사 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
KR20040060370A (ko) * 2002-12-30 2004-07-06 삼성전자주식회사 수직나노튜브를 이용한 메모리
KR20050010243A (ko) * 2003-07-18 2005-01-27 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR20060045165A (ko) * 2004-11-09 2006-05-17 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357849B1 (ko) 2012-03-21 2014-02-06 인텔렉추얼디스커버리 주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080049222A (ko) 2008-06-04

Similar Documents

Publication Publication Date Title
US7348591B2 (en) Switch element, memory element and magnetoresistive effect element
US7851294B1 (en) Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof
US7629639B2 (en) Nanotube- and nanocrystal-based non-volatile memory
US8815683B2 (en) Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
Yang et al. Isolated nanographene crystals for nano-floating gate in charge trapping memory
US7402736B2 (en) Method of fabricating a probe having a field effect transistor channel structure
JP2002118248A (ja) カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
KR101194839B1 (ko) 나노결정을 포함하는 메모리 소자 및 그 제조 방법
JP2006237577A (ja) 不揮発性メモリ素子及びその製造方法
CN102709293A (zh) 基于分立式纳米石墨烯浮栅的新型低压高性能非易失性存储器
Tang et al. Protein-mediated nanocrystal assembly for flash memory fabrication
Oku et al. Atomic structures, electronic states and hydrogen storage of boron nitride nanocage clusters, nanotubes and nanohorns
KR100843336B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JPWO2008146760A1 (ja) 記憶素子及びその読み出し方法
JP2002231834A (ja) 半導体記憶装置
JP2007134720A (ja) ナノドットをトラップサイトとして利用したメモリ素子及びその製造方法
Sarkar et al. Vertical flash memory cell with nanocrystal floating gate for ultradense integration and good retention
Ohara et al. Three-dimensional nanodot-type floating gate memory fabricated by bio-layer-by-layer method
KR100711804B1 (ko) 단전자 트랜지스터의 제조 방법
KR100654386B1 (ko) 나노 정보소자 및 그 제조방법
Meng et al. Nanographene Flash Memory
Cheam et al. Mass production of room temperature single electron transistors using step & flash imprint lithography and lift-off technique
Kolaczkowski Scanning tunneling microscopy (STM) induced graphene nanoribbon (GNR) synthesis
Fujii et al. Carbon nanotube-based floating gate memories with high-k dielectrics
JP2001077346A (ja) 単電子トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120605

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee