KR100840253B1 - 액정표시장치 및 이의 제조 방법 - Google Patents

액정표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR100840253B1
KR100840253B1 KR1020020018969A KR20020018969A KR100840253B1 KR 100840253 B1 KR100840253 B1 KR 100840253B1 KR 1020020018969 A KR1020020018969 A KR 1020020018969A KR 20020018969 A KR20020018969 A KR 20020018969A KR 100840253 B1 KR100840253 B1 KR 100840253B1
Authority
KR
South Korea
Prior art keywords
substrate
gate
electrode
insulating film
liquid crystal
Prior art date
Application number
KR1020020018969A
Other languages
English (en)
Other versions
KR20030080379A (ko
Inventor
송근규
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020018969A priority Critical patent/KR100840253B1/ko
Publication of KR20030080379A publication Critical patent/KR20030080379A/ko
Application granted granted Critical
Publication of KR100840253B1 publication Critical patent/KR100840253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법이 개시된다. 액정표시장치는 박막 트랜지스터 기판, 컬러필터기판, 두 기판 사이에 주입된 액정으로 이루어진다. 박막 트랜지스터 기판은 요철구조를 갖는 제1 기판 또는 요철구조를 갖는 유기 절연막이 형성된 제1 기판 상에 화소전극 및 TFT가 동일한 공정에서 형성됨으로써 완성된다. 화소전극은 TFT의 게이트 전극과 동일한 공정에서 형성되거나, 또는 TFT의 소오스 및 드레인 전극과 동일한 공정에서 형성된다. 여기서, 화소전극은 다수의 요철을 갖는 유기 절연막 또는 제1 기판 상에 형성되기 때문에 다수의 요철을 갖는다. 따라서, 액정표시장치의 제조 공정 수를 절감시킬 수 있고, 표시 특성을 향상시킬 수 있다.

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THEREOF}
도 1은 종래의 반사형 액정표시장치를 나타낸 단면도이다.
도 2는 종래의 반사-투과형 액정표시장치를 나타낸 단면도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다.
도 4 내지 도 8b는 도 3에 도시된 TFT 기판의 제조 공정을 구체적으로 나타낸 도면들이다.
도 9는 본 발명의 바람직한 다른 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다.
도 10 내지 도 14b는 도 10에 도시된 TFT 기판의 제조 공정을 구체적으로 나타낸 도면들이다.
본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다.
현재, 반도체 기술의 급속한 진보에 의해 각종 정보처리장치의 소형 및 경량화에 따라 디스플레이 장치도 얇고 가벼우면서 저소비 전력의 특징을 갖춘 액정표시장치가 광범위하게 사용되고 있다.
이러한, 액정표시장치는 외부로부터 발생된 제1 광을 제공받아 영상을 표시하는 투과형 액정표시장치와 자체적으로 생성된 제2 광을 제공받아 영상을 표시하는 반사형 액정표시장치로 구분된다.
도 1은 종래의 반사형 액정표시장치를 나타낸 단면도이다.
도 1을 참조하면, 반사형 액정표시장치(90)는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판(60), 상기 TFT 기판(60)과 대향하여 구비되는 컬러필터기판(70) 및 상기 TFT 기판(60)과 상기 컬러필터기판(70)과의 사이에 주입된 액정층(80)으로 이루어진다.
상기 TFT 기판(60)은 제1 기판(10), 상기 제1 기판(10) 상에 형성된 TFT(20), 상기 TFT(20)를 포함하는 상기 제1 기판(10) 상에 형성된 유기 절연막(30) 및 상기 유기 절연막(30) 상에 형성된 화소전극(40)으로 이루어진다.
구체적으로, 상기 제1 기판(10) 상에 형성된 상기 TFT(20)는 게이트 전극(21), 소오스 전극(25) 및 드레인 전극(26)을 갖는다. 이때, 상기 게이트 전극(21)은 게이트 절연막(22)을 통하여 상기 소오스 전극(25) 및 드레인 전극(26)과 절연 상태를 유지한다. 상기 게이트 절연막(22) 상에는 상기 게이트 전극(21)에 전원이 인가됨에 따라 상기 소오스 전극(25)으로부터 상기 드레인 전극(26)으로 전 원을 인가하기 위한 액티브층(23) 및 오믹 콘택층(24)이 형성된다. 그 위로 소오스 및 드레인 전극(25, 26)이 형성된다.
이때, 상기 드레인 전극(26)과 상기 소오스 전극(25)이 동일한 층에 형성되어 있기 때문에, 상기 화소전극(40)을 상기 드레인 전극(26)하고만 연결시키기 위해서는 상기 TFT(20)와 상기 화소전극(40)과의 사이에 상기 유기 절연막(30)을 개재한다. 여기서, 상기 유기 절연막(40)에는 상기 드레인 전극(26)을 노출시키기 위한 콘택홀(31)이 형성된다. 상기 유기 절연막(30) 및 상기 콘택홀(31)에 의해 노출된 상기 드레인 전극(26) 상에는 균일한 두께로 상기 화소전극(40)이 형성되어 상기 화소전극(40)과 상기 드레인 전극(26)이 연결된다.
여기서, 상기 화소전극(40)은 액정표시장치가 투과형인 경우와 반사형인 경우에 따라 투과전극일 수도 있고, 반사전극일 수도 있다. 즉, 상기 화소전극(40)이 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 물질 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO) 물질로 이루어질 경우는 투과전극이고, 알루미늄(Al) 또는 알루미늄 합금(Al alloy)과 같이 반사율이 좋은 물질로 이루어질 경우는 반사전극이다.
도 1에 도시된 바와 같이, 상기 유기 절연막(30)의 표면에는 다수의 요철이 형성됨으로써, 상기 화소전극(40)이 반사전극으로 형성될 경우 반사면적을 증가시켜 반사 효율을 향상시키고, 또한 반사각을 조절하여 넓은 시야각을 확보할 수 있다.
상기 TFT(20) 및 화소전극(40)이 형성된 제1 기판(10) 상에는 배향막(50)이 전체적으로 형성된다.
한편, 상기 컬러필터기판(70)은 제2 기판(71) 상에 RGB 색화소(72), 공통전극(73) 및 배향막(74)이 형성된 기판으로, 상기 공통전극(73)이 상기 화소전극(40)과 마주보도록 상기 TFT 기판(60)과 대향하여 구비된다. 이와 같이, 상기 컬러필터기판(70)과 상기 TFT 기판(60)이 대향하여 결합되면, 상기 컬러필터기판(70)과 상기 TFT 기판(60)과의 사이에는 액정(80)이 주입된다.
그러나, 상기 투과형 액정표시장치는 휘도가 높고 화질이 뛰어난 장점이 있는 반면, 자체적으로 광을 발생하기 때문에 전력의 소모가 크다는 단점이 있다. 한편, 반사형 액정표시장치는 투과형 액정표시장치에 비하여 전력의 소모가 작다는 장점이 있지만, 반면에 휘도가 낮고 화질이 좋지 못한 단점이 있다.
따라서, 최근에는 전력의 소모를 줄이면서 고화질의 영상을 구현하기 위해 반사형 액정표시장치와 투과형 액정표시장치의 장점을 모두 살려서 주변 광도에 적절한 시인성을 확보할 수 있는 반사-투과형 액정표시장치가 개발되고 있다. 반사-투과형 액정표시장치는 외부 광량이 풍부한 곳에서는 외부로부터 발생된 제1 광을 이용하여 영상을 디스플레이하고, 외부 광량이 부족한 곳에서는 자체에 충전된 전기 에너지를 소모하여 생성된 제2 광을 이용하여 영상을 디스플레이한다.
도 2는 종래의 반사-투과형 액정표시장치를 나타낸 단면도이다. 도 2를 설명하는데 있어서, TFT 기판의 구조를 제외한 나머지 구조가 상기 반사형 액정표시장치와 동일하기 때문에 그에 대한 설명은 생략한다.
도 2를 참조하면, 반사-투과형 액정표시장치(91)의 TFT 기판(60)은 상기 제1 기판(10) 상에 TFT(20) 및 화소전극(40)이 형성된 기판이다. 상기 TFT(20)의 드레인 전극(26)에는 투과전극(41) 및 반사 전극(42)으로 이루어진 화소 전극(40)이 연결된다.
구체적으로, 상기 제1 기판(10) 상에 TFT(20)가 형성되면 그 위로 유기 절연막(30)이 형성된다. 상기 화소전극(40)은 상기 유기 절연막(30)에 형성된 콘택홀(31)을 통해 상기 TFT(20)의 드레인 전극(26)에 연결된다. 여기서, 상기 유기 절연막(30)의 표면에는 다수의 요철이 형성되어 있다.
상기 유기 절연막(30) 및 상기 콘택홀(31)에 의해 노출된 상기 드레인 전극(26) 상에는 상기 투과전극(41)이 형성되고, 상기 투과전극(41) 상에는 상기 투과전극(41)을 부분적으로 노출시키면서 상기 반사전극(42)이 형성된다. 여기서, 상기 투과전극(41)은 ITO 또는 IZO 물질로 이루어지고, 상기 반사전극(42)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진다. 상기 투과전극(41)과 반사전극(42)은 균일한 두께로 적층되기 때문에 표면에 다수의 요철이 형성되어 있다.
상술한 반사형, 투과형 또는 반사-투과형 액정표시장치의 구조에서는 다음과 같은 문제점이 발생된다.
종래의 반사형, 투과형 또는 반사-투과형 액정표시장치를 제조하기 위해서는 5 내지 6장의 마스크를 이용한다. 여기서, 제조 공정에서 사용되는 마스크가 증가될 때마다 상기 액정표시장치의 제조 원가가 상승되고, 불량율이 증가되어 상기 액정표시장치의 생산성을 급격하게 저하된다.
또한, 상기 TFT 기판(60)의 TFT(20) 및 화소전극(40) 상에 두께가 상대적으로 두꺼운 유기 절연막(30)이 형성되기 때문에, 상기 유기 절연막(30)의 단차진 부분(예를 들어, 콘택홀 부분)에서 접촉저항이 증가되고, 배향이 잘 되지 않는 문제가 발생된다.
상기 유기 절연막은 패드부에도 형성되는데, 상기 패드부에 형성된 상기 유기 절연막(30)에는 게이트 패드 및 데이터 패드를 노출시키기 위한 콘택홀이 형성된다. 이때, 상기 콘택홀은 식각 공정에 의해서 형성되는데, 이 공정에서 상기 콘택홀 부분에서 언터컷 영역이 발생되고, 상기 언터컷 영역으로 인해 상기 게이트 패드와 상기 반사 전극과의 단선이 발생되어 표시 특성이 저하되는 문제가 발생된다.
따라서, 본 발명의 목적은 제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치를 제시하는 것이다.
본 발명의 다른 목적은 제조 공정 수를 절감시키고, 표시 특성을 향상시킬 수 있는 액정표시장치를 제조하는 방법을 제시하는 것이다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, a) 제1 기판, b) 상기 제1 기판 상에 형성되고 요철구조를 갖는 제1 절연막, c) 상기 제1 절연막 상에 균일한 두께로 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 화소전극을 포함하는 게이트 배선, d) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀이 형성된 제2 절연막, e) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, f) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성되고, 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판 및 상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함한다.
상술한 본 발명의 목적은, a) 제1 기판, b) 상기 제1 기판 상에 형성되고, 요철구조를 갖는 제1 절연막, c) 상기 제1 절연막 상에 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선, c) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고, 상기 게이트 패드를 노출시키는 콘택홀이 형성된 제2 절연막, d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, e) 상기 채널층을 포함하는 상기 제2 절연막 상에 균일한 두께로 형성되고, 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결된 화소전극을 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판 및 상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함하는 액정표시장치에 의해 달성된다.
상술한 다른 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은, a) 제1 기판 상에 요철구조를 갖는 제1 절연막을 형성하는 단계, b) 상기 제1 절연막 상에 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 요철구조를 갖는 화소전극을 포함하는 게이트 배선을 균일한 두께로 형성하는 단계, c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀을 포함하는 제2 절연막을 형성하는 단계, d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계, e) 채널층을 포함하는 상기 제2 절연막 상에 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극 및 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계, g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계 및 h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함한다.
상술한 본 발명의 다른 목적은, a) 제1 기판 상에 요철구조를 갖는 제1 절연막을 형성하는 단계, b) 상기 제1 절연막 상에 게이트 전극, 상기 게이트 전극으로부터 분기되고 로우 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 게이트 패드를 노출시키기 위한 콘택홀을 포함하는 제2 절연막을 형성하는 단계, d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계, e) 상기 채널층을 포함하는 상기 제2 절연막 상에 컬럼 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결되고, 요철구조를 갖는 화소전극을 포함하는 데이터 배선을 균일한 두께로 형성하는 단계, f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계, g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계 및 h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함하는 액정표시장치의 제조 방법에 의해 달성된다.
상술한 액정표시장치 및 이의 제조 방법에 따르면, 상기 박막 트랜지스터 기판은 상기 제1 기판 상에 요철구조를 갖는 유기 절연막이 형성된 후, 상기 유기 절연막 상에 화소전극 및 TFT가 동일한 공정에서 형성됨으로써 완성된다. 즉, 상기 화소전극은 상기 TFT의 게이트 전극과 동일한 공정에서 형성되거나, 또는 상기 TFT 의 소오스 및 드레인 전극과 동일한 공정에서 형성된다.
따라서, 상기 화소전극을 형성하기 위해 사용되는 마스크를 사용하지 않음으로써 제조 공정 수를 절감시킬 수 있고, 상기 화소전극이 다수의 요철을 갖는 유기 절연막 상에 형성됨으로써, 표시 특성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명에 따른 액정표시장치 및 이의 제조 방법을 바람직한 실시예를 통해 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다.
도 3을 참조하면, 반사형 액정표시장치(200)는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판(150), 상기 TFT 기판(150)과 대향하여 구비되는 컬러필터기판(160) 및 상기 TFT 기판(150)과 상기 컬러필터기판(160)과의 사이에 주입된 액정층(170)으로 이루어진다.
상기 TFT 기판(150)은 상기 컬러필터기판(160)과 대향하여 결합하고 영상을 표시하는 표시영역(D), 상기 표시영역(D)의 주변에 형성된 게이트 패드영역(GP)과 데이터 패드영역(DP)으로 구분되어 있다. 구체적으로, 상기 TFT 기판(150)의 표시영역(D)은 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120), 상기 유기 절연막(120) 상에 형성된 TFT(120) 및 상기 TFT(130)와 동일한 층에 형성되고 상기 TFT(130)의 드레인 전극(135b)과 결합된 반사전극(131b)으로 이루어진다.
상기 TFT(130)는 게이트 전극(131a), 소오스 전극(135a) 및 드레인 전극(135b)을 갖는다. 상기 유기 절연막(120) 상에 상기 게이트 전극(131a)과 상기 반사전극(131b)이 동일 공정에 의해 형성된다. 이후, 상기 게이트 전극(131a) 및 반사전극(131b)을 포함하는 상기 유기 절연막(120) 상에 게이트 절연막(132)이 형성된다. 상기 게이트 절연막(132)에는 상기 반사전극(131b)을 노출시키기 위한 제1 콘택홀(132a)이 형성되어있다. 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)에 전원이 인가됨에 따라 상기 소오스 전극(135a)으로부터 상기 드레인 전극(135b)으로 전원을 인가하기 위한 채널층(133) 및 오믹 콘택층(134)이 형성된다. 그 위로 소오스 및 드레인 전극(135a, 135b)이 형성된다. 여기서, 상기 드레인 전극(135b)은 상기 제1 콘택홀(132a)을 통해 상기 반사전극(131b)과 연결된다.
상기 TFT(130) 및 반사전극(131b)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. 상기 배향막(140)은 이후에 주입될 액정층(170)의 배열각을 조절할 뿐만 아니라, 상기 TFT(130) 및 반사전극(131b)을 보호하는 역할을 함께 수행한다.
상기 게이트 패드영역(GP)은 상기 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120) 및 상기 유기 절연막(120) 상에 형성된 게이트 패드(131c)로 이루어진다. 상기 데이터 패드영역(DP)은 상기 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120), 상기 유기 절연막(120) 상에 형성된 상기 게이트 절연막(132) 및 상기 게이트 절연막(132) 상에 형성된 데이터 패드(135c)로 이루어진다.
한편, 상기 컬러필터기판(160)은 제2 기판(161) 상에 RGB 색화소(162), 공통전극(163) 및 배향막(164)이 형성된 기판으로, 상기 공통전극(163)이 상기 반사전 극(164)과 마주보도록 상기 TFT 기판(150)과 대향하여 구비된다. 이와 같이, 상기 컬러필터기판(160)과 상기 TFT 기판(150)이 대향하여 결합되면, 상기 컬러필터기판(160)과 상기 TFT 기판(150)과의 사이에는 액정(170)이 주입된다.
도 4 내지 도 8b는 TFT 기판을 제조하는 공정을 구체적으로 나타낸 도면들이다.
먼저, 도 4를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어지고, 플랫한 표면 구조를 갖는 제1 기판(110) 상에 감광성 아크릴계 수지와 같은 유기 절연 물질을 도포한다. 이후, 상기 유기 절연 물질 상에 패터닝된 제1 마스크(미도시)를 형성한 후, 상기 유기 절연 물질을 노광 및 현상하면, 상기 패터닝에 상응하는 요철구조가 형성된 유기 절연막(120)이 형성된다.
여기서, 상기 유기 절연막(120)은 상기 표시 영역(D), 게이트 패드 영역(GP) 및 데이터 패드 영역(DP) 전체에 형성된다.
도면에 도시하지는 않았지만, 상기 제1 기판의 표면이 요철구조로 형성될 수도 있다. 즉, 상기 제1 기판의 표면이 요철구조로 형성되면, 그 위로 상기 유기 절연막이 균일한 두께로 형성되기 때문에, 상기 유기 절연막은 상기 제1 기판의 요철구조에 상응하는 표면구조를 갖는다.
도 5a 및 도 5b를 참조하면, 상기 유기 절연막(120) 상에는 반사율이 좋은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 크롬(Cr) 및 니켈(Ni) 중에서 어느 하나로 이루어진 제1 금속막(미도시)이 형성된다. 이후, 상기 제1 금속막 상에 패터닝 된 제2 마스크(미도시)를 형성한 후, 상기 제1 금속막을 노광 및 현상하여 게이트 배선을 형성한다. 여기서, 상기 게이트 배선은 게이트 라인(131d), 게이트 전극(131a) 및 게이트 패드(131c) 및 반사전극(131b)을 포함한다.
구체적으로, 상기 게이트 라인(131d)은 상기 표시 영역(D)에서 로우 방향으로 연장하여 형성되고, 상기 게이트 전극(131a)은 상기 게이트 라인(131d)으로부터 분기되어 형성된다. 상기 반사전극(131b)은 상기 게이트 전극(131a)과 소정의 간격으로 이격하여 형성되고, 인접한 반사전극과도 소정의 간격으로 이격하여 형성된다. 한편, 상기 게이트 패드(131c)는 상기 게이트 라인(131d)보다 넓은 폭을 갖고, 상기 게이트 라인(131d)의 단부로부터 신장되어 상기 게이트 패드영역(GP)에 형성된다.
상기 게이트 배선은 상기 유기 절연막 (120)상에 균일한 두께로 형성되기 때문에 상기 반사전극(131b)의 표면에는 상기 유기 절연막(120)과 같이 다수의 요철이 형성되어 있다. 이와 같이, 상기 반사전극(131b)의 표면에 다수의 요철이 형성됨으로써, 상기 반사전극(131b)의 표면적을 증가시켜 광의 효율을 증가시키고, 상기 외부로부터 입사되는 광의 반사각을 조절하여 시야각을 확장시킨다.
이후, 도 6을 참조하면, 상기 게이트 배선을 포함하는 상기 유기 절연막(120) 상에는 실리콘 질화물과 같은 무기물이 플라즈마 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 균일한 두께로 도포되어 게이트 절연막(132)을 형성한다.
도 7a 및 도 7b를 참조하면, 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)과 대응하는 위치에 액트브층 및 오믹 콘택층을 형성한다. 구체적으로, 상기 게이트 절연막(132) 상에 액티브층으로서, 예컨대 비정질 실리콘막을 PECVD 방법에 의해 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질 실리콘막을 PECVD 방법에 의해 증착한다. 이때, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다.
이어서, 제3 마스크(미도시)를 이용한 사진 식각 공정으로 상기 게이트 절연막, 액티브층 및 오믹 콘택층을 패터닝하여 게이트 전극(131a) 윗부분의 상기 게이트 절연막(132) 상에 비정질 실리콘막으로 이루어진 액티브 패턴(133) 및 n+ 도핑된 비정질 실리콘막으로 이루어진 오믹 콘택 패턴(134)을 형성한다.
한편, 상기 식각 공정에서 게이트 절연막(132)에는 상기 반사전극(131b)을 노출시키기 위한 제1 콘택홀(132a) 및 상기 게이트 패드(131c)를 노출시키기 위한 제2 콘택홀(132b)이 형성된다. 여기서, 상기 제1 콘택홀(132a)은 상기 반사전극(131b)을 전체적으로 노출시켜, 상기 게이트 절연막(132)에 의해 상기 반사전극(131b)의 반사 효율이 저하되는 것을 방지한다.
도 8a 및 도 8b를 참조하면, 상기 오믹 콘택 패턴(134) 및 상기 게이트 절연막(132) 상에는 크롬(Cr)과 같은 제2 금속막(미도시)을 균일한 증착한 후, 제4 마시크(미도시)를 이용한 사진 식각 공정으로 상기 제2 금속막을 패터닝하여 데이터 배선을 형성한다. 여기서, 상기 데이터 배선은 상기 게이트 라인(131d)에 직교하여 컬럼 방향으로 연장된 데이터 라인(135e), 상기 데이터 라인(135e)으로부터 분기된 소오스 전극(135a) 및 드레인 전극(135b), 그리고 상기 데이터 라인(135e)의 단부로부터 신장된 데이터 패드(135c)를 포함한다.
상기 드레인 전극(135b)은 상기 게이트 절연막(132)의 상기 제1 콘택홀(132a)을 통해 상기 반사전극(131b)과 연결된다. 따라서, 상기 게이트 라인(131d)을 통해 상기 게이트 전극(131a)에 인가되는 게이트 구동전압에 의해 상기 데이터 라인(135e)에 인가된 전원이 상기 소오스 전극(135a)으로부터 상기 드레인 전극(135b)을 거쳐 상기 반사전극(131b)으로 인가된다.
다시 도 3을 참조하면, 상기 TFT(130) 및 반사전극(131b)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. 여기서, 상기 배향막(140)은 러빙 공정에 의해 얼라인 홈(미도시)을 형성하여 액정을 얼라인시킬 뿐만 아니라, 상기 TFT(130) 및 반사전극(131b)을 보호하는 보호막 역할을 함께 수행한다.
이상, 상기 반사전극(131b)을 상기 TFT(130)의 게이트 전극(131a)과 동일한 공정에서 형성하는 것을 살펴보았다. 여기서는, 반사형 액정표시장치(200)를 일 예로써 제시하였지만, 상기 게이트 배선을 ITO 또는 IZO로 형성함으로써, 투과전극이 상기 게이트 배선과 동일한 공정에서 형성되는 투과형 액정표시장치를 구현할 수도 있다.
또한, 도면에 도시하지는 않았지만, 상기 반사전극(131b)의 면적을 작게 형성하여 자체적으로 생성된 광을 그대로 투과시키는 투과영역을 더 구비함으로써 반사-투과형 액정표시장치도 구현할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반사형 액정표시장치를 구체적으로 나 타낸 단면도이다. 단, 도 9를 설명하는데 있어서, 도 3에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 기재하고, 그 설명에 대해서는 생략한다.
도 9를 참조하면, 반사형 액정표시장치(210)는 TFT 기판(180), 상기 TFT 기판(180)과 대향하여 구비되는 컬러필터기판(160) 및 상기 TFT 기판(180)과 상기 컬러필터기판(160)과의 사이에 주입된 액정층(170)으로 이루어진다.
상기 TFT 기판(180)의 표시영역(D)은 제1 기판(110) 상에 형성되고, 요철구조를 갖는 유기 절연막(120), 상기 유기 절연막(120) 상에 형성된 TFT(130) 및 상기 TFT(130)와 동일한 층에 형성되고 상기 TFT(130)의 드레인 전극(136b)으로부터 연장하여 형성된 반사전극(136c)으로 이루어진다.
상기 TFT(130)는 게이트 전극(131a), 소오스 전극(136a) 및 드레인 전극(136b)을 포함한다. 구체적으로, 상기 유기 절연막(120) 상에 상기 게이트 전극(131a)이 형성되고, 이후, 상기 게이트 전극(131a)을 포함하는 상기 유기 절연막(120) 상에 게이트 절연막(132)이 형성된다. 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)에 전원이 인가됨에 따라 상기 소오스 전극(136a)으로부터 상기 드레인 전극(136b)으로 전원을 인가하기 위한 액티브층(133) 및 오믹 콘택층(134)이 형성된다. 그 위로 소오스 전극(136a), 드레인 전극(136b) 및 반사전극(136c)이 동일한 층에 형성된다.
상기 TFT(130) 및 반사전극(136c)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다.
도 10 내지 도 14b는 도 9에 도시된 TFT 기판의 제조 공정을 구체적으로 나타낸 도면들이다.
도 10을 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어지고, 플랫한 표면 구조를 갖는 제1 기판(110) 상에 감광성 아크릴계 수지와 같은 유기 절연 물질(미도시)을 도포한다. 이후, 상기 유기 절연 물질 상에 패터닝된 제1 마스크(미도시)를 형성한 후, 상기 유기 절연 물질을 노광 및 현상하면, 상기 패터닝에 상응하는 요철구조가 형성된 유기 절연막(120)이 형성된다. 여기서, 상기 유기 절연막(120)은 상기 표시 영역(D), 게이트 패드영역(GP) 및 데이터 패드영역(DP) 전체에 형성된다.
도면에 도시하지는 않았지만, 상기 제1 기판의 표면이 요철구조로 형성될 수도 있다. 즉, 상기 제1 기판의 표면이 요철구조로 형성되면, 그 위로 상기 유기 절연막이 균일한 두께로 형성되기 때문에, 상기 유기 절연막은 상기 제1 기판의 요철구조에 상응하는 표면구조를 갖는다.
도 11a 및 도 11b를 참조하면, 상기 유기 절연막(120) 상에는 몰리브덴(Mo), 크롬(Cr) 및 니켈(Ni) 중에서 어느 하나로 이루어진 제1 금속막(미도시)이 형성된다. 이후, 상기 제1 금속막 상에 패터닝된 제2 마스크(미도시)를 형성한 후, 상기 제1 금속막을 노광 및 현상하여 게이트 배선을 형성한다. 여기서, 상기 게이트 배선은 게이트 라인(131d), 게이트 전극(131a) 및 게이트 패드(131c)를 포함한다.
구체적으로, 상기 게이트 라인(131d)은 상기 표시영역(D)에서 로우 방향으로 연장하여 형성되고, 상기 게이트 전극(131a)은 상기 게이트 라인(131d)으로부터 분 기되어 형성된다. 한편, 상기 게이트 패드(131c)는 상기 게이트 라인(131d)보다 넓은 폭을 갖고, 상기 게이트 라인(131d)의 단부로부터 신장되어 상기 게이트 패드영역(GP)에 형성된다.
도 12를 참조하면, 상기 게이트 배선을 포함하는 상기 유기 절연막(120) 상에는 실리콘 질화물과 같은 무기물을 플라즈마 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 균일한 두께로 도포하여 게이트 절연막을 형성한다.
도 13a 및 도 13b를 참조하면, 상기 게이트 절연막(132) 상에는 상기 게이트 전극(131a)과 대응하는 위치에 액트브층 및 오믹 콘택층을 형성한다. 구체적으로, 상기 게이트 절연막(132) 상에 액티브층으로서, 예컨대 비정질 실리콘막을 PECVD 방법에 의해 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n+ 도핑된 비정질 실리콘막을 PECVD 방법에 의해 증착한다. 이때, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다.
이어서, 제3 마스크(미도시)를 이용한 사진 식각 공정으로 상기 게이트 절연막, 액티브층 및 오믹 콘택층을 패터닝하여 게이트 전극(131a) 윗부분의 게이트 절연막(132) 상에 비정질 실리콘막으로 이루어진 액티브 패턴(133) 및 n+ 도핑된 비정질 실리콘막으로 이루어진 오믹 콘택 패턴(134)을 형성한다.
한편, 상기 식각 공정을 통해 상기 게이트 절연막(132)에는 상기 게이트 패드(131c)를 노출시키기 위한 콘택홀(132b)이 형성된다.
도 14a 및 도 14b를 참조하면, 상기 오믹 콘택 패턴(134) 및 상기 게이트 절연막(132) 상에는 반사율이 좋은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy), 몰리브덴(Mo), 몰리브덴 합금(MOalloy), 크롬(Cr) 및 니켈(Ni) 중에서 어느 하나로 이루어진 제2 금속막(미도시)이 형성된다. 이후, 상기 제2 금속막 상에 패터닝된 제5 마스크(미도시)를 형성한 후, 상기 제2 금속막을 노광 및 현상하여 데이터 배선을 형성한다. 여기서, 상기 데이터 배선은 데이터 라인(136e), 소오스 전극(136a), 드레인 전극(136b), 데이터 패드(136d) 및 반사전극(136c)을 포함한다.
구체적으로, 상기 데이터 라인(136e)은 상기 표시영역(D)에서 컬럼 방향으로 연장하여 형성되고, 상기 소오스 및 드레인 전극(136a, 136b)은 상기 데이터 라인(136e)으로부터 분기되어 형성된다. 상기 반사전극(136c)은 상기 드레인 전극(136b)으로부터 연장하여 형성되고, 인접한 반사전극과 소정의 간격으로 이격하여 형성된다. 한편, 상기 데이터 패드(136d)는 상기 데이터 라인(136e)보다 넓은 폭을 갖고, 상기 데이터 라인(136e)의 단부로부터 신장되어 상기 데이터 패드영역(DP)에 형성된다.
다시 도 10을 참조하면, 상기 TFT(130) 및 반사전극(136c)이 형성된 상기 제1 기판(110) 상에는 배향막(140)이 형성된다. 여기서, 상기 배향막(140)은 러빙 공정에 의해 얼라인 홈을 형성하여 액정을 얼라인시킬 뿐만 아니라, 상기 TFT(130) 및 반사전극(136c)을 보호하는 보호막 역할을 함께 수행한다.
이상, 상기 반사전극(136c)을 상기 TFT(130)의 소오스 및 드레인 전극(136a, 136b)과 동일한 공정에서 형성하는 것을 살펴보았다. 여기서는, 반사형 액정표시장치(210)를 일 예로써 제시하였지만, 상기 데이터 배선을 ITO 또는 IZO로 형성함으로써, 투과전극이 상기 데이터 배선과 동일한 공정에서 형성되는 투과형 액정표시장치를 구현할 수도 있다.
또한, 도면에 도시하지는 않았지만, 상기 반사전극(136c)의 면적을 작게 형성하여 자체적으로 생성된 광을 그대로 투과시키는 투과영역을 더 구비함으로써 반사-투과형 액정표시장치도 구현할 수 있다.
본 발명의 실시예로 상기 액티브층, 오믹 콘택층을 제3 마스크를 이용하여 패터닝하여 액티브 패턴(133) 및 오믹 콘택 패턴(134)을 형성한 후, 그 위에 제2 금속막을 적층하고, 제4 마스크를 이용하여 소오스 및 드레인 전극(136a, 136b)을 형성하는 '4매 마스크' 공정을 제시하였다.
그러나, 상기 액티브층, 오믹 콘택층을 형성한 후, 그 위에 상기 제2 금속막을 형성하여, 하나의 마스크로 상기 세 개의 층을 함께 패터닝하는 '3매 마스크' 공정도 본 발명에서 충분히 적용될 수 있다.
상술한 액정표시장치 및 이의 제조 방법에 따르면, 상기 박막 트랜지스터 기판은 상기 제1 기판 상에 요철구조를 갖는 유기 절연막이 형성된 후, 상기 유기 절연막 상에 화소전극 및 TFT가 동일한 공정에서 형성됨으로써 완성된다. 즉, 상기 화소전극은 상기 TFT의 게이트 전극과 동일한 공정에서 형성되거나, 또는 상기 TFT의 소오스 및 드레인 전극과 동일한 공정에서 형성된다.
따라서, 상기 화소전극이 요철 구조를 갖는 유기 절연막 상에 형성되기 때문에 상기 화소전극이 반사전극일 경우 상기 반사전극의 반사 효율을 향상시킬 수 있다. 또한, 유기 절연막을 TFT 기판의 최하층에 형성함으로써, 상기 유기 절연막에 콘택홀을 형성하는 식각 공정에서 게이트 패드부에 언터컷 영역이 발생되는 것을 방지함으로써, 게이트 패드가 화소전극과 단선되는 현상을 방지할 수 있다. 이로써, 액정표시장치의 표시 특성을 향상시킬 수 있다.
또한, 상기 화소전극을 상기 TFT와 동일한 공정에서 형성함으로써, 상기 화소전극을 상기 TFT의 위에 형성할 때 필요로 했던 마스크를 생략할 수 있다. 따라서, 액정표시장치를 제조하기 위한 비용이 절감시키고, 제조 공정 수가 단축시켜, 액정표시장치의 생산성을 증가시킬 수 있다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. a) 제1 기판, b) 상기 제1 기판 상에 형성되고, 표면에 다수의 요철들이 형성된 제1 절연막, c) 상기 요철들이 형성된 제1 절연막 상에 제1 금속막으로 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 화소전극을 포함하는 게이트 배선, d) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀이 형성된 제2 절연막, e) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, f) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성된 제2 금속막으로 형성되고, 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극 및 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판;
    상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판; 및
    상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함하는 액정표시장치.
  2. 제1항에 있어서, 상기 게이트 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 및 니켈 중 어느 하나로 이루어진 것을 특징으 로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 화소전극의 표면은 요철 구조를 갖는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 게이트 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 제1 콘택홀은 상기 화소전극을 전체적으로 노출시키는 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. a) 제1 기판, b) 상기 제1 기판 상에 형성되고, 표면에 다수의 요철들이 형성된 제1 절연막, c) 상기 요철들이 형성된 제1 절연막 상에 제1 금속막으로 형성되고, 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선, d) 상기 게이트 배선을 포함하는 상기 제1 절연막 상에 형성되고, 상기 게이트 패드를 노출시키는 콘택홀이 형성된 제2 절연막, e) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 형성된 채널층, f) 상기 채널층을 포함하는 상기 제2 절연막 상에 제2 금속막으로 형성되고, 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결된 화소전극을 포함하는 데이터 배선으로 이루어진 박막 트랜지스터 기판;
    상기 박막 트랜지스터 기판과 대향하여 구비되고, 제2 기판 상에 상기 화소전극과 마주보는 공통전극이 형성된 컬러필터기판; 및
    상기 박막 트랜지스터 기판과 상기 컬러필터기판과의 사이에 개재된 액정층을 포함하는 액정표시장치.
  8. 제7항에 있어서, 상기 데이터 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 및 니켈 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치.
  9. 제7항에 있어서, 상기 화소전극의 표면은 요철구조를 갖는 것을 특징으로 하는 액정표시장치.
  10. 제7항에 있어서, 상기 데이터 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치.
  11. 삭제
  12. a) 제1 기판 상에 다수의 요철을 갖는 제1 절연막을 형성하는 단계;
    b) 상기 요철을 갖는 제1 절연막 상에 형성된 제1 금속막을 패터닝하여 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드 및 요철 구조를 갖는 화소전극을 포함하는 게이트 배선을 균일한 두께로 형성하는 단계;
    c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 화소 전극을 노출시키기 위한 제1 콘택홀 및 상기 게이트 패드를 노출시키기 위한 제2 콘택홀을 포함하는 제2 절연막을 형성하는 단계;
    d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계;
    e) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성된 제2 금속막을 패터닝하여 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 상기 제1 콘택홀을 통해 상기 화소전극과 연결된 드레인 전극 및 상기 데이터 라인의 단부로부터 신장된 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;
    f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계;
    g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계; 및
    h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  13. 제12항에 있어서, 상기 게이트 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 또는 니켈로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.
  14. 제12항에 있어서, 상기 게이트 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.
  15. 제12항에 있어서, 상기 제1 콘택홀은 상기 화소전극을 전체적으로 노출시키는 것을 특징으로 하는 액정표시장치의 제조 방법.
  16. 삭제
  17. a) 제1 기판 상에 다수의 요철을 갖는 제1 절연막을 형성하는 단계;
    b) 상기 요철을 갖는 제1 절연막 상에 형성된 제1 금속막을 패터닝하여 게이트 전극, 상기 게이트 전극으로부터 분기되고 열 방향으로 연장된 게이트 라인, 상기 게이트 라인의 단부로부터 신장된 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;
    c) 상기 게이트 배선을 포함하는 상기 제1 기판 상에 상기 게이트 패드를 노출시키기 위한 콘택홀을 포함하는 제2 절연막을 형성하는 단계;
    d) 상기 게이트 전극이 형성된 영역을 포함하는 상기 제2 절연막 상에 채널층을 형성하는 단계;
    e) 상기 채널층을 포함하는 상기 제2 절연막 상에 형성된 제2 금속막을 패터닝하여 행 방향으로 연장된 데이터 라인, 상기 데이터 라인으로부터 분기된 소오스 전극, 드레인 전극, 상기 데이터 라인의 단부로부터 신장된 데이터 패드 및 상기 드레인 전극과 연결되고, 요철구조를 갖는 화소전극을 포함하는 데이터 배선을 균일한 두께로 형성하는 단계;
    f) 상기 제1 기판과 대향하여 구비되는 제2 기판 상에 상기 화소전극과 마주보는 공통전극을 형성하는 단계;
    g) 상기 제1 기판과 상기 제2 기판을 서로 얼라인먼트시키는 단계; 및
    h) 상기 제1 기판과 제2 기판과의 사이의 액정을 주입하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  18. 제17항에 있어서, 상기 데이터 배선은 알루미늄, 알루미늄 합금, 은, 은 합금, 몰리브덴, 몰리브덴 합금, 크롬 또는 니켈로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.
  19. 제17항에 있어서, 상기 데이터 배선은 투명한 도전 물질인 ITO 또는 IZO로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.
  20. 삭제
KR1020020018969A 2002-04-08 2002-04-08 액정표시장치 및 이의 제조 방법 KR100840253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018969A KR100840253B1 (ko) 2002-04-08 2002-04-08 액정표시장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018969A KR100840253B1 (ko) 2002-04-08 2002-04-08 액정표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030080379A KR20030080379A (ko) 2003-10-17
KR100840253B1 true KR100840253B1 (ko) 2008-06-20

Family

ID=32378125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018969A KR100840253B1 (ko) 2002-04-08 2002-04-08 액정표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100840253B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
KR101104932B1 (ko) * 2009-10-27 2012-01-12 주식회사 코아비스 연료펌프모듈용 인탱크 필터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122753A (ja) * 1994-10-25 1996-05-17 Casio Comput Co Ltd アクティブマトリクス型液晶表示素子
JPH08160462A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH10311982A (ja) * 1997-03-12 1998-11-24 Sharp Corp 反射型液晶表示装置およびその製造方法
KR19990006951A (ko) * 1997-06-12 1999-01-25 세끼자와다다시 액정 표시 장치
KR20010085344A (ko) * 2000-02-25 2001-09-07 마찌다 가쯔히꼬 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122753A (ja) * 1994-10-25 1996-05-17 Casio Comput Co Ltd アクティブマトリクス型液晶表示素子
JPH08160462A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH10311982A (ja) * 1997-03-12 1998-11-24 Sharp Corp 反射型液晶表示装置およびその製造方法
KR19990006951A (ko) * 1997-06-12 1999-01-25 세끼자와다다시 액정 표시 장치
KR20010085344A (ko) * 2000-02-25 2001-09-07 마찌다 가쯔히꼬 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치

Also Published As

Publication number Publication date
KR20030080379A (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
US7477345B2 (en) Liquid crystal display and method for manufacturing the same
US7450197B2 (en) Liquid crystal display device
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR100978265B1 (ko) 액정표시장치 및 그 제조방법
KR102554120B1 (ko) 액정 표시 장치
US20120081651A1 (en) Display panel
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
TW200411269A (en) Transflective LCD apparatus and method for forming the same
KR100840253B1 (ko) 액정표시장치 및 이의 제조 방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR100511353B1 (ko) 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
KR101208972B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20040060602A (ko) 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
KR20020027727A (ko) 액정 표시 장치 및 그의 제조 방법
KR100793723B1 (ko) 반사-투과형 액정표시장치 및 그 제조방법
KR100953436B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법
KR100744401B1 (ko) 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법
KR100878202B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
KR100852169B1 (ko) 액정표시장치 및 이에 이용되는 어레이 기판의 제조방법
KR100996213B1 (ko) 액정 표시 장치 및 그 제조 방법
KR19980067881A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP3920822B2 (ja) 表示装置
KR20050031156A (ko) 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법
KR20060005549A (ko) 액정 표시 패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 12