KR100835469B1 - Exposure mask and method for manufacturing semiconductor device using the same - Google Patents

Exposure mask and method for manufacturing semiconductor device using the same Download PDF

Info

Publication number
KR100835469B1
KR100835469B1 KR1020060137020A KR20060137020A KR100835469B1 KR 100835469 B1 KR100835469 B1 KR 100835469B1 KR 1020060137020 A KR1020060137020 A KR 1020060137020A KR 20060137020 A KR20060137020 A KR 20060137020A KR 100835469 B1 KR100835469 B1 KR 100835469B1
Authority
KR
South Korea
Prior art keywords
pattern
exposure mask
light shielding
island
shielding pattern
Prior art date
Application number
KR1020060137020A
Other languages
Korean (ko)
Inventor
황영선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137020A priority Critical patent/KR100835469B1/en
Application granted granted Critical
Publication of KR100835469B1 publication Critical patent/KR100835469B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

An exposure mask and a method for manufacturing a semiconductor device using the same are provided to enhance characteristics of the semiconductor device by increasing resolution of an island pattern and securing a margin of DOF(Depth Of Focus). An exposure mask for forming an island pattern of a peripheral circuit region includes a light shielding pattern(400) and a phase shift region(410). The phase shift region and the light shielding pattern are separated from each other. The light shielding pattern is formed on a transparent substrate(405). The phase shift region is formed by etching a rear surface of the transparent substrate of both sides of the light shielding pattern. The light shielding pattern is formed with a chrome layer. Transmittance of the light shielding pattern is 4 to 80 percent.

Description

노광 마스크 및 이를 이용한 반도체 소자의 제조 방법{EXPOSURE MASK AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}Exposure mask and manufacturing method of semiconductor device using same {EXPOSURE MASK AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}

도 1a는 종래 기술에 따른 노광 마스크의 레이아웃 및 단면도.1A is a layout and cross-sectional view of an exposure mask according to the prior art.

도 1b는 상기 도 1a의 노광 마스크를 이용한 아일랜드 패턴 형성 방법을 도시한 단면도.1B is a cross-sectional view illustrating an island pattern forming method using the exposure mask of FIG. 1A.

도 2는 상기 노광 마스크를 이용한 아일랜드 패턴 형성 시 문제점을 도시한 사진.2 is a photograph illustrating a problem in forming an island pattern using the exposure mask.

도 3a 내지 도 3c는 아일랜드 패턴 형성을 위한 이중 패터닝 공정(Double Patterning Technology)을 도시한 단면도.3A through 3C are cross-sectional views illustrating a double patterning technology for forming an island pattern.

도 4a는 종래 기술에 따른 노광 마스크의 레이아웃 및 단면도.4A is a layout and cross-sectional view of an exposure mask according to the prior art.

도 4b는 상기 도 4a의 노광 마스크를 이용한 아일랜드 패턴 형성 방법을 도시한 단면도.4B is a cross-sectional view illustrating an island pattern forming method using the exposure mask of FIG. 4A.

도 5는 본 발명에 따른 상기 노광 마스크의 각 영역의 인텐시티(Intensity)를 나타내는 그래프.5 is a graph showing the intensity of each region of the exposure mask according to the present invention;

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100 : 차광 패턴 110 : 보조 패턴100: shading pattern 110: auxiliary pattern

150, 300 : 반도체 기판 160, 310 : 피식각층150, 300: semiconductor substrate 160, 310: etched layer

210 : 제 1 차광 패턴 220 : 제 2 차광 패턴210: first shading pattern 220: second shading pattern

320 : 하드마스크층 330 : 제 1 감광막 패턴320: hard mask layer 330: first photosensitive film pattern

320a : 하드마스크층 패턴 340 : 제 2 감광막 패턴320a: hard mask layer pattern 340: second photosensitive film pattern

400 : 차광 패턴 405 : 투명 기판400: light shielding pattern 405: transparent substrate

410 : 위상 반전 영역 450 : 반도체 기판410: phase inversion region 450: semiconductor substrate

460 : 피식각층 470 : 감광막 패턴 460: etching layer 470: photosensitive film pattern

본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 차광 패턴 및 상기 차광 패턴 양측의 투명 기판이 소정 깊이 식각되어 위상 반전 영역이 형성된 노광 마스크를 사용하여 아일랜드 패턴을 형성함으로써, 상기 차광 패턴 양측에 보조 패턴을 사용하는 경우, 보조 패턴이 패터닝되는 문제를 근원적으로 방지하고, 상기 아일랜드 패턴의 해상도 증가 및 DOF 마진을 확보하여 소자의 특성을 향상시키는 기술을 개시한다. The present invention relates to an exposure mask and a method of manufacturing a semiconductor device using the same, wherein the light shielding pattern and the transparent substrate on both sides of the light shielding pattern are etched to a predetermined depth to form an island pattern by using an exposure mask having a phase inversion region. When the auxiliary pattern is used on both sides of the pattern, a technique of fundamentally preventing the problem of patterning the auxiliary pattern and increasing the resolution and DOF margin of the island pattern to improve the characteristics of the device is disclosed.

최근 반도체 소자의 극미세화 및 고집적화가 진행됨에 따라 메모리 용량의 증가에 비례하여 전체적인 칩(chip) 면적은 증가되고 있지만 실제로 반도체 소자의 패턴이 형성되는 셀(cell) 영역의 면적은 감소되고 있다. In recent years, as the semiconductor device becomes extremely fine and highly integrated, the overall chip area is increased in proportion to the increase in memory capacity, but the area of the cell area where the pattern of the semiconductor device is formed is decreasing.

따라서, 원하는 메모리 용량을 확보하기 위해서는 한정된 셀 영역 내에 보다 많은 패턴이 형성되어야만 하므로, 패턴의 선폭(critical dimension)이 감소된 미 세 패턴의 형성이 필요하다. Therefore, in order to secure a desired memory capacity, more patterns must be formed in a limited cell area, and thus, it is necessary to form a fine pattern having a reduced critical dimension of the pattern.

상기 리소그래피 공정이란, 기판 상부에 포토레지스트(photoresist)를 도포하고, 365㎚, 248㎚, 193㎚ 및 153㎚의 파장 길이를 가지는 레이저(laser) 광원을 이용하여 회로 패턴이 그려진 노광 마스크를 사용하여 노광 공정을 수행한 다음, 현상(development) 공정을 수행하여 패턴을 형성하는 공정이다. The lithography process is performed by applying a photoresist on a substrate and using an exposure mask on which a circuit pattern is drawn using a laser light source having a wavelength length of 365 nm, 248 nm, 193 nm and 153 nm. After performing the exposure process, a development process is performed to form a pattern.

이때, 셀 영역은 반복적인 형태의 패턴이 형성되며, 주변회로 영역은 아일랜드(Island) 패턴이 형성되는데, 특히, 주변회로 영역의 아일랜드 패턴은 상기 리소그래피 공정 시 DOF(Depth Of Focus) 마진의 부족으로 패턴 형성이 불가능한 문제가 있다. At this time, the cell region is formed of a repetitive pattern, and the peripheral circuit region is formed of an island pattern. In particular, the island pattern of the peripheral circuit region is caused by a lack of DOF (Depth Of Focus) margin during the lithography process. There is a problem that pattern formation is impossible.

이를 해결하기 위해, 아일랜드 차광 패턴 양측에 보조 패턴이 구비된 노광 마스크를 사용하여 패턴 형성을 진행한다.In order to solve this problem, pattern formation is performed using an exposure mask provided with auxiliary patterns on both sides of the island light shielding pattern.

도 1a는 종래 기술에 따른 노광 마스크의 레이아웃 및 단면도이며, 도 1b는 상기 노광 마스크를 이용한 아일랜드 패턴 형성 방법을 도시한 단면도이다. 1A is a layout and a cross-sectional view of an exposure mask according to the prior art, and FIG. 1B is a cross-sectional view showing an island pattern forming method using the exposure mask.

도 1a를 참조하면, 아일랜드 차광 패턴 양측에 보조 패턴이 구비된 노광 마스크를 도시한 것으로, 상기 도 1a의 (ⅰ)은 상기 노광 마스크의 레이아웃(Layout)을 도시한 것이며, 상기 도 1a의 (ⅱ)는 상기 (ⅰ)의 X - X'에 따른 절단면을 도시한 단면도이다.Referring to FIG. 1A, an exposure mask including auxiliary patterns on both sides of an island light shielding pattern is illustrated. FIG. 1A illustrates a layout of the exposure mask, and FIG. ) Is a cross-sectional view showing a cut surface according to X-X 'in the above (iii).

상기 노광 마스크는 아일랜드 차광 패턴(100)이 구비되어 있으며, 아일랜드 차광 패턴(100) 양측에 복수개의 보조 패턴(Assist Pattern, 110)이 구비되어 있다. The exposure mask is provided with an island light shielding pattern 100, and a plurality of assist patterns 110 are provided on both sides of the island light shielding pattern 100.

여기서, 아일랜드 차광 패턴(100) 및 보조 패턴(110)은 크롬층으로 형성하는 것이 바람직하다. Here, the island light blocking pattern 100 and the auxiliary pattern 110 may be formed of a chromium layer.

또한, 보조 패턴(110)의 선폭은 아일랜드 차광 패턴(100)의 선폭보다 작게 형성하는 것이 바람직하며, 패턴 형성에 영향을 주지 않을 만큼의 선폭을 가지고 형성하는 것이 바람직하다.In addition, the line width of the auxiliary pattern 110 is preferably smaller than the line width of the island light shielding pattern 100, and preferably has a line width that does not affect the pattern formation.

도 1b를 참조하면, 상기 도 1a의 노광 마스크를 사용한 노광 공정을 수행하여 형성된 아일랜드 패턴을 도시한 단면도이다. Referring to FIG. 1B, a cross-sectional view illustrating an island pattern formed by performing an exposure process using the exposure mask of FIG. 1A.

반도체 기판(150) 상부에 피식각층(160) 및 감광막(미도시)을 순차적으로 형성한다.An etched layer 160 and a photoresist film (not shown) are sequentially formed on the semiconductor substrate 150.

다음에, 상기 도 1a의 노광 마스크를 사용한 노광 및 현상 공정을 수행하여, 감광막 패턴(170)을 형성한다.Next, an exposure and development process using the exposure mask of FIG. 1A is performed to form the photoresist pattern 170.

이때, 상기 도 1a의 노광 마스크에 구비된 보조 패턴(도 1a의 110)은 상기 노광 공정 시 이미지화되지만, 인텐시티(Intensity)가 낮아 상기 현상 공정 시 패턴 형성이 되지 않게 된다.In this case, the auxiliary pattern (110 of FIG. 1A) provided in the exposure mask of FIG. 1A is imaged during the exposure process, but the intensity is low so that pattern formation is not performed during the development process.

그러나, 보조 패턴(도 1a의 110)이 구비된 노광 마스크를 사용하는 경우, 장비 해상도 이하의 선폭을 가지는 패턴을 형성하여야 하므로, 상기 노광 마스크 제작이 어려운 문제가 있다. However, when using an exposure mask provided with an auxiliary pattern (110 in FIG. 1A), a pattern having a line width of less than or equal to the resolution of the equipment needs to be formed, thus making it difficult to manufacture the exposure mask.

또한, 보조 패턴의 크기가 30nm 이상이 되는 경우, 도 2의 'A'에 도시된 바와 같이 노광 및 현상 공정 후 상기 보조 패턴이 패터닝되어 불필요한 패턴이 형성되는 문제가 있다. In addition, when the size of the auxiliary pattern is 30nm or more, as shown in 'A' of FIG. 2, the auxiliary pattern is patterned after the exposure and development processes to form an unnecessary pattern.

상기 문제를 해결하기 위해, 아일랜드 패턴 형성 시 이중 패터닝 방법이 제안되고 있다.In order to solve the above problem, a double patterning method has been proposed in forming an island pattern.

도 3a 내지 도 3c는 이중 패터닝 공정(Double Patterning Technology)을 도시한 것으로, 상기 도 3a 및 도 3b의 (ⅰ)은 상기 이중 패터닝 공정 시 사용되는 노광 마스크를 도시한 레이아웃(Layout)이며, 상기 도 3a 및 도 3b의 (ⅱ)는 상기 (ⅰ)에 도시된 노광 마스크를 이용한 패턴 형성 방법을 도시한 단면도이다.3A to 3C illustrate a double patterning technology, and FIGS. 3A and 3B show a layout showing an exposure mask used in the double patterning process. 3A and 3B (ii) are sectional views showing the pattern forming method using the exposure mask shown in the above (iii).

도 3a의 (ⅱ)를 참조하면, 반도체 기판(300) 상부에 피식각층(310), 하드마스크층(320) 및 제 1 감광막(미도시)을 순차적으로 형성한다. Referring to FIG. 3A (ii), an etched layer 310, a hard mask layer 320, and a first photoresist layer (not shown) are sequentially formed on the semiconductor substrate 300.

다음에, 도 3a의 (ⅰ)에 도시된 제 1 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 제 1 감광막 패턴(330)을 형성한다. Next, an exposure and development process using the first exposure mask shown in FIG. 3A is performed to form the first photoresist pattern 330.

여기서, 상기 제 1 노광 마스크는 라인/스페이스(Line/Space) 형태의 제 1 차광 패턴(210)이 구비되며, 제 1 차광 패턴(210)은 크롬층으로 형성하는 것이 바람직하다. Here, the first exposure mask may include a first light blocking pattern 210 having a line / space shape, and the first light blocking pattern 210 may be formed of a chromium layer.

도 3b의 (ⅱ)를 참조하면, 제 1 감광막 패턴(330)을 마스크로 하드마스크층(320)을 식각하여 하드마스크층 패턴(320a)을 형성한다. Referring to (ii) of FIG. 3B, the hard mask layer 320 is etched using the first photoresist pattern 330 as a mask to form a hard mask layer pattern 320a.

다음에, 제 1 감광막 패턴(330)을 제거한다. Next, the first photosensitive film pattern 330 is removed.

그 다음, 상기 결과물 상부에 제 2 감광막(미도시)을 형성한 후 도 3b의 (ⅰ)에 도시된 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 하드마스크층 패턴(320a) 중 형성하고자 하는 패턴 외의 영역을 노출시키는 제 2 감광막 패턴(340)을 형성한다. Next, a second photosensitive film (not shown) is formed on the resultant, and then a pattern to be formed in the hard mask layer pattern 320a is performed by performing an exposure and development process using an exposure mask shown in FIG. 3B. A second photosensitive film pattern 340 is formed to expose an outside area.

여기서, 상기 제 2 노광 마스크는 중앙부에 아일랜드 형태의 제 2 차광 패턴(220)이 구비되며, 제 2 차광 패턴(220)은 하나의 제 1 차광 패턴(도 3a(ⅰ)의 '210')을 포함하는 크기로 형성되며, 상기 제 1 차광 패턴의 선폭보다 넓은 선폭을 가지도록 형성하는 것이 바람직하다. Here, the second exposure mask is provided with a second light shielding pattern 220 having an island shape in a central portion thereof, and the second light shielding pattern 220 is formed of one first light shielding pattern ('210' of FIG. 3A). It is preferably formed to include a size, and to have a line width wider than the line width of the first light shielding pattern.

다음에, 제 2 감광막 패턴(340)에 의해 노출된 하드마스크층 패턴(320a) 및 제 2 감광막 패턴(340)을 제거하여 아일랜드 형태의 하드마스크층 패턴(320a)을 형성한다.Next, the hard mask layer pattern 320a exposed by the second photoresist layer pattern 340 and the second photoresist layer pattern 340 are removed to form an island-type hard mask layer pattern 320a.

도 3c를 참조하면, 상기 아일랜드 형태의 하드마스크층 패턴(320a)을 마스크로 피식각층(310)을 식각하여 피식각층 패턴(310a)을 형성한다. Referring to FIG. 3C, the etched layer 310 is etched using the island-type hard mask layer pattern 320a as a mask to form an etched layer pattern 310a.

상술한 종래 기술에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에서, 보조 패턴을 이용한 아일랜드 패턴 형성 시 상기 보조 패턴의 크기가 큰 경우, 상기 보조 패턴이 패터닝되는 문제가 있다. In the exposure mask according to the related art and a method of manufacturing a semiconductor device using the same, the auxiliary pattern may be patterned when the size of the auxiliary pattern is large when forming an island pattern using the auxiliary pattern.

또한, 이를 해결하기 위해 제안된 이중 패터닝 공정(Double Patterning Technology)은 제조 비용이 증가되며, 2차에 걸친 노광 공정으로 인해 패턴의 오버레이 정확도(Overlay Accuracy)가 감소되어 반도체 소자의 특성이 저하되는 문제가 있다. In addition, the double patterning technology proposed to solve this problem increases manufacturing costs, and the overlay accuracy of the pattern is reduced due to the second exposure process, thereby deteriorating the characteristics of the semiconductor device. There is.

상기 문제점을 해결하기 위하여, 차광 패턴 및 상기 차광 패턴 양측의 투명 기판이 소정 깊이 식각되어 위상 반전 영역이 형성된 노광 마스크를 사용하여 아일랜드 패턴을 형성함으로써, 상기 차광 패턴 양측에 보조 패턴을 사용하는 경우, 보 조 패턴이 패터닝되는 문제를 근원적으로 방지하고, 상기 아일랜드 패턴의 해상도 증가 및 DOF 마진을 확보하여 소자의 특성을 향상시키는 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 제공하는 것을 목적으로 한다. In order to solve the above problem, when the light shielding pattern and the transparent substrates on both sides of the light shielding pattern are etched to a predetermined depth to form an island pattern using an exposure mask having a phase inversion region, an auxiliary pattern is used on both sides of the light shielding pattern. An object of the present invention is to provide an exposure mask and a method of manufacturing a semiconductor device using the same, which fundamentally prevents a problem of patterning an auxiliary pattern and improves device characteristics by increasing resolution and DOF margin of the island pattern.

본 발명에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법은 An exposure mask and a method of manufacturing a semiconductor device using the same according to the present invention

주변회로 영역의 아일랜드 패턴 형성을 위한 노광 마스크에 있어서,In the exposure mask for forming the island pattern of the peripheral circuit region,

투명 기판 상에 구비된 차광 패턴과,A light shielding pattern provided on the transparent substrate,

상기 차광 패턴 양측의 상기 투명 기판 배면이 식각되어 형성된 위상 반전 영역을 포함하는 것을 특징으로 하고,And a phase inversion region formed by etching the back surface of the transparent substrate on both sides of the light blocking pattern.

상기 차광 패턴은 크롬층으로 형성하는 것과, The light shielding pattern is formed of a chromium layer,

상기 위상 반전 영역과 상기 차광 패턴은 소정 거리 이격되어 구비된 것과, The phase inversion region and the light blocking pattern are provided at a predetermined distance apart from each other,

상기 차광 패턴의 투과도(Transmittance)는 4 내지 80%인 것을 특징으로 한다. Transmittance of the light shielding pattern is characterized in that 4 to 80%.

또한, 상기 노광 마스크를 이용한 반도체 소자의 제조 방법에 있어서, Moreover, in the manufacturing method of the semiconductor element using the said exposure mask,

반도체 기판 상부에 감광막을 형성하는 단계와,Forming a photoresist film on the semiconductor substrate;

상기 노광 마스크를 사용하여 아일랜드 감광막 패턴을 형성하는 단계를 포함하는 것과, Forming an island photoresist pattern using the exposure mask;

상기 노광 공정은 I-line(365nm), KrF(248nm) 또는 ArF(193nm)를 사용하여 수행하는 것을 특징으로 한다. The exposure process is characterized in that performed using I-line (365 nm), KrF (248 nm) or ArF (193 nm).

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 4a 및 도 4b는 본 발명에 따른 노광 마스크 및 이를 이용한 아일랜드 패턴 형성 방법을 도시한 단면도이다.4A and 4B are cross-sectional views illustrating an exposure mask and an island pattern forming method using the same according to the present invention.

도 4a의 (ⅰ)은 상기 노광 마스크를 도시한 레이아웃(Layout)이며, 상기 도 4a의 (ⅱ)는 상기 도 4a의 (ⅰ)의 X - X'에 따른 절단면을 도시한 단면도이다. FIG. 4A is a layout showing the exposure mask, and FIG. 4A is a cross-sectional view showing a cutting plane taken along line X-X 'of FIG. 4A.

도 4a를 참조하면, 상기 노광 마스크는 패턴 형성을 위한 차광 패턴(400)이 투명 기판(405) 상에 구비되어 있으며, 상기 차광 패턴(400) 양측으로부터 일정 거리 이격된 위치의 투명 기판(405) 배면을 소정 깊이 식각하여 위상 반전 영역(410)을 형성한다.Referring to FIG. 4A, a light shielding pattern 400 for pattern formation is provided on the transparent substrate 405, and the transparent mask 405 is positioned at a distance from both sides of the light shielding pattern 400. The back surface is etched to a predetermined depth to form the phase inversion region 410.

이때, 위상 반전 영역(410)과 차광 패턴(400) 사이에 투광 패턴(420)이 구비되도록 하는 것이 바람직하다. In this case, it is preferable that the light transmission pattern 420 is provided between the phase inversion region 410 and the light shielding pattern 400.

여기서, 차광 패턴(400)은 크롬층으로 형성하며, 4 내지 80%의 투과도를 가지도록 하는 것이 바람직하다.Here, the light shielding pattern 400 is formed of a chromium layer, it is preferable to have a transmittance of 4 to 80%.

또한, 위상 반전 영역(410)은 차광 패턴(400)과 위상이 동일하므로, 위상이 반전되는 영역과 위상이 반전되지 않는 영역이 교번으로 구비되도록 하는 것이 바람직하다. In addition, since the phase inversion region 410 has the same phase as the light shielding pattern 400, it is preferable to alternately provide a region in which the phase is inverted and a region in which the phase is not inverted.

도 4b를 참조하면, 상기 도 4a의 노광 마스크를 사용하여 아일랜드 패턴을 형성하는 방법을 도시한 것으로, Referring to FIG. 4B, a method of forming an island pattern using the exposure mask of FIG. 4A is illustrated.

반도체 기판(450) 상부에 피식각층(460) 및 감광막(미도시)을 순차적으로 형성한다.An etched layer 460 and a photoresist layer (not shown) are sequentially formed on the semiconductor substrate 450.

다음에, 상기 도 4a의 노광 마스크를 사용한 노광 및 현상 공정을 수행하여, 감광막 패턴(470)을 형성한다.Next, an exposure and development process using the exposure mask of FIG. 4A is performed to form a photoresist pattern 470.

도 5는 본 발명에 따른 노광 마스크를 사용하여 노광 공정을 수행한 후 상기 '도 4a'의 노광 마스크의 각 영역의 인텐시티(Intensity)를 나타내는 그래프이다.5 is a graph showing the intensity of each region of the exposure mask of FIG. 4A after performing an exposure process using the exposure mask according to the present invention.

도 5를 참조하면, B - B'를 크로스 라인(Cross Line)으로, 상기 크로스 라인 이상의 인텐시티(Intensity)를 가진 영역의 감광막은 현상 공정 시 제거되며, 상기 크로스 라인 이하의 인텐시티(Intensity)를 가진 영역의 감광막만 패턴으로 형성된다. Referring to FIG. 5, B − B ′ is a cross line, and a photoresist film in a region having intensity greater than or equal to the cross line is removed during the development process, and has intensity less than or equal to the cross line. Only the photosensitive film of the region is formed in a pattern.

여기서, 크롬층 차광 패턴이 구비된 영역은 빛이 투과되지 않아 인텐시티가 낮게 나타나게 되며, 크롬층 차광 패턴과 위상 반전 영역 사이의 투광 패턴은 상기 두 영역 사이의 위상차이에 의해 소멸 간섭이 발생하여 인텐시티가 크게 나타나게 된다. Here, the region provided with the chromium layer shading pattern does not transmit light, resulting in low intensity, and the transmissive pattern between the chromium layer shading pattern and the phase inversion region generates extinction interference due to the phase difference between the two regions. Will appear large.

이로 인해, 차광 패턴과 투광 패턴 사이의 인텐시티 차이가 커지게 되어 콘트라스트(Contrast)가 증가되도록 한다.As a result, the intensity difference between the light shielding pattern and the light transmitting pattern is increased, so that contrast is increased.

본 발명에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법은 차광 패턴 및 상기 차광 패턴 양측의 투명 기판이 소정 깊이 식각되어 형성된 노광 마스크를 사용하여 아일랜드 패턴을 형성함으로써, 상기 아일랜드 패턴(Island Pattern)의 해상도 증가 및 DOF(Depth Of Focus) 마진을 확보하여 소자의 특성을 향상시키는 효과가 있다. According to the present invention, an exposure mask and a method of manufacturing a semiconductor device using the same include forming an island pattern by using a light shielding pattern and an exposure mask formed by etching a predetermined depth of the transparent substrates on both sides of the light shielding pattern, thereby forming an island pattern. Increasing resolution and securing a depth of focus (DOF) margin have the effect of improving device characteristics.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (6)

주변회로 영역의 아일랜드 패턴 형성을 위한 노광 마스크에 있어서,In the exposure mask for forming the island pattern of the peripheral circuit region, 투명 기판 상에 구비된 차광 패턴; 및A light shielding pattern provided on the transparent substrate; And 상기 차광 패턴 양측의 상기 투명 기판 배면이 식각되어 형성된 위상 반전 영역을 포함하되,And a phase inversion region formed by etching back surfaces of the transparent substrate on both sides of the light blocking pattern. 상기 위상 반전 영역과 상기 차광 패턴은 이격되어 구비된 것을 특징으로 하는 노광 마스크.And the phase inversion region and the light shielding pattern are spaced apart from each other. 제 1 항에 있어서,The method of claim 1, 상기 차광 패턴은 크롬층으로 형성하는 것을 특징으로 하는 노광 마스크. The light shielding pattern is formed of a chromium layer. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 차광 패턴의 투과도(Transmittance)는 4 내지 80%인 것을 특징으로 하는 노광 마스크.An exposure mask according to claim 1, wherein the transmittance of the light blocking pattern is 4 to 80%. 반도체 기판 상부에 감광막을 형성하는 단계; 및Forming a photoresist film on the semiconductor substrate; And 상기 제 1 항 기재의 노광 마스크를 사용하여 아일랜드 감광막 패턴을 형성하는 단계Forming an island photoresist pattern using the exposure mask of claim 1 를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device comprising a. 제 5 항에 있어서,The method of claim 5, wherein 상기 노광 공정은 I-line(365nm), KrF(248nm) 또는 ArF(193nm)를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.The exposure process is a semiconductor device manufacturing method, characterized in that performed using I-line (365nm), KrF (248nm) or ArF (193nm).
KR1020060137020A 2006-12-28 2006-12-28 Exposure mask and method for manufacturing semiconductor device using the same KR100835469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137020A KR100835469B1 (en) 2006-12-28 2006-12-28 Exposure mask and method for manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137020A KR100835469B1 (en) 2006-12-28 2006-12-28 Exposure mask and method for manufacturing semiconductor device using the same

Publications (1)

Publication Number Publication Date
KR100835469B1 true KR100835469B1 (en) 2008-06-04

Family

ID=39770156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137020A KR100835469B1 (en) 2006-12-28 2006-12-28 Exposure mask and method for manufacturing semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR100835469B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096847A (en) * 2016-02-17 2017-08-25 삼성전자주식회사 Photomask and method for manufacturing semiconductor device using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065703A (en) * 1997-01-14 1998-10-15 김광호 Halftone phase inversion mask and manufacturing method thereof
KR20010002127A (en) * 1999-06-11 2001-01-05 김영환 A halfton-type phase shift mask and a manufacturing for method the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065703A (en) * 1997-01-14 1998-10-15 김광호 Halftone phase inversion mask and manufacturing method thereof
KR20010002127A (en) * 1999-06-11 2001-01-05 김영환 A halfton-type phase shift mask and a manufacturing for method the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096847A (en) * 2016-02-17 2017-08-25 삼성전자주식회사 Photomask and method for manufacturing semiconductor device using the same
KR102530534B1 (en) 2016-02-17 2023-05-09 삼성전자주식회사 Photomask and method for manufacturing semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP5409238B2 (en) Photomask, photomask manufacturing method, pattern transfer method, and pixel electrode manufacturing method for display device
US20070190434A1 (en) Pattern forming method and phase shift mask manufacturing method
US20040021221A1 (en) Method of forming a pattern of a semiconductor device and photomask therefor
KR100446306B1 (en) Mask for highly integrated circuit device fabrication, generating method of their layout, fabrication method thereof, and fabrication method for highly integrated circuit using the same
KR100944331B1 (en) Exposure mask and method for manufacturing semiconductor device using the same
JP2009076677A (en) Method of manufacturing semiconductor device and method of designing photomask
CN101373328A (en) Fine mask and method of forming mask pattern using the same
JP3759914B2 (en) Photomask and pattern forming method using the same
KR20090097471A (en) Exposure mask and method for forming semiconductor device by using the same
KR100835469B1 (en) Exposure mask and method for manufacturing semiconductor device using the same
CN1983024A (en) Pattern formation method using levenson-type mask and method of manufacturing levenson-type mask
JP2005309202A (en) Levenson type phase shift mask and its manufacturing method
US6013397A (en) Method for automatically forming a phase shifting mask
US7332098B2 (en) Phase shift mask and fabricating method thereof
JPH06308715A (en) Formation of phase shift exposing mask, phase shift exposing mask and phase shift exposing method
KR100236075B1 (en) Mask pattern
KR20090044534A (en) The photo mask and method for manufacturing the photo nask, and method for manufacturing semiconductor device using the same
KR20020051109A (en) Method for fabricating half-tone mask
KR100334978B1 (en) Photomask and method of manufacturing same
JP4899871B2 (en) Resist pattern forming method, electronic device manufacturing method, and semiconductor integrated circuit manufacturing method
KR20080073622A (en) A photolithography method using dual tone scattering bar patterns
KR100314743B1 (en) Method of preparing phase shift mask of semiconductor device
KR100382609B1 (en) Method for manufacturing a phase shift mask
KR100944330B1 (en) Method for manufacturing a pattern of semiconductor device
KR20040049549A (en) A exposure mask

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee