KR100833593B1 - Method for fabricating flip chip package - Google Patents

Method for fabricating flip chip package Download PDF

Info

Publication number
KR100833593B1
KR100833593B1 KR1020060137250A KR20060137250A KR100833593B1 KR 100833593 B1 KR100833593 B1 KR 100833593B1 KR 1020060137250 A KR1020060137250 A KR 1020060137250A KR 20060137250 A KR20060137250 A KR 20060137250A KR 100833593 B1 KR100833593 B1 KR 100833593B1
Authority
KR
South Korea
Prior art keywords
metal pattern
semiconductor chip
flip chip
bonding pad
bonding
Prior art date
Application number
KR1020060137250A
Other languages
Korean (ko)
Inventor
이웅선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137250A priority Critical patent/KR100833593B1/en
Application granted granted Critical
Publication of KR100833593B1 publication Critical patent/KR100833593B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

A manufacturing method of a flip chip package is provided to form the flip chip package including a micro bump by using a laminated layer which is made up of an aluminum film and an indium film. A first mask layer pattern exposing the center portion of a bonding pad(202) is formed on a semiconductor chip including the bonding pad. A first metal pattern(224) is formed on the exposed bonding pad. The first mask pattern is removed. A second mask pattern exposing the first metal pattern and the bonding pad is formed on the semiconductor chip. A second metal pattern(226) is formed on the exposed bonding pad, as a shape surrounding the first metal pattern. The second mask pattern is removed. An adhesive is coated up to the same height of the second metal pattern on the semiconductor chip.

Description

플립 칩 패키지의 제조 방법{Method for fabricating flip chip package}Method for fabricating flip chip package

도 1은 종래 솔더 범프 또는 스터드 범프가 구비된 플립 칩 패키지를 도시한 단면도.1 is a cross-sectional view illustrating a flip chip package having a conventional solder bump or stud bump.

도 2는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도.2 is a cross-sectional view illustrating a flip chip package according to an embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위해 도시한 공정별 단면도.3A to 3C are cross-sectional views illustrating processes for manufacturing a flip chip package according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : 반도체 칩 202 : 본딩 패드200: semiconductor chip 202: bonding pad

208 : 인쇄회로 기판 210 : 접속 패드208: printed circuit board 210: connection pad

212 : 볼랜드 218 : 솔더볼212: Borland 218: Solder Ball

224 : 제1금속패턴 226 : 제2금속패턴224: first metal pattern 226: second metal pattern

228 : 접착제228: Adhesive

본 발명은 플립 칩 패키지의 제조 방법에 관한 것으로, 보다 상세하게는, 미세 범프를 구비한 경박단소한 플립 칩 패키지의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a flip chip package, and more particularly, to a method for manufacturing a light and simple flip chip package having fine bumps.

전형적인 반도체 패키지는 물론 일부 패키지는 인쇄회로기판(Printed Circuit Board : PCB)에 실장하는 방법으로 리드프레임에 의한 솔더링(Soldering) 방식을 이용하고 있다. 그런데, 상기 리드프레임에 의한 솔더링 방식은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 반도체 칩과 인쇄회로 기판 사이의 전기적 신호 전달 길이가 긴 것과 관련하여 전기적 특성 측면에서는 불리함이 있다. Some packages, as well as typical semiconductor packages, use soldering by lead frames as a method of mounting on a printed circuit board (PCB). By the way, the soldering method by the lead frame is easy to proceed the process and excellent in terms of reliability, but there is a disadvantage in terms of electrical characteristics in connection with the long electrical signal transmission length between the semiconductor chip and the printed circuit board.

이와 같은 문제를 해결하기 위하여 제안된 플립 칩 패키지(Flip Chip Package)는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩 내부 회로에서 입출력 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항이 감소하여 소요 전력을 줄일 수 있으며, 전기적 신호의 경로가 짧아져 반도체 패키지의 동작 속도를 향상시킬 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이한 점이 있다.In order to solve this problem, the proposed flip chip package is a bonding process capable of high-density packaging, which simplifies the circuit design because the position of the input / output pad in the internal circuit of the semiconductor chip can be determined as needed. It can reduce power consumption by reducing resistance, and shorten the path of the electrical signal to improve the operating speed of the semiconductor package, so it has excellent electrical characteristics, and the back side of the semiconductor chip is exposed to the outside, so the thermal characteristics are excellent. In addition, it is possible to realize a small package and easy bonding due to solder self-alignment characteristics.

플립 칩 패키지에서 반도체 칩과 기판 사이의 전기적 연결은 반도체 칩의 입출력 패드 상에 형성된 솔더 범프(Solder Bump), 스터드 범프(Stud Bump), 도금 또는 스크린 프린팅(Screen Printing) 방법으로 형성된 범프, 금속을 증착 및 식각하여 형성시킨 범프 등과 같이 형성된 돌출된 범프와 기판 상에 형성되어 있는 범프 패드가 직접적으로 콘택함으로써 이루어진다.In the flip chip package, the electrical connection between the semiconductor chip and the substrate may be performed using solder bumps, stud bumps, platings, or screen printing methods formed on the input / output pads of the semiconductor chip. Protruding bumps, such as bumps formed by deposition and etching, and bump pads formed on the substrate are directly contacted.

도 1은 종래 솔더 범프 또는 스터드 범프가 구비된 플립 칩 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a flip chip package having a conventional solder bump or stud bump.

우선, 솔더 범프 타입 플립 칩 패키지를 살펴보면, 도시된 바와 같이, 상면에 다수의 본딩 패드(102)가 구비된 반도체 칩(100)의 본딩 패드(102) 상에 전기 연결 수단으로 언더 범프 메탈러지(Under Bump Metallurgy : 104)와 그 상부에 솔더 범프(106)가 형성되어 있다. 또한, 상기 반도체 칩(100)은 상면에 다수의 접속 패드(220)와 하면에 볼랜드(112)들이 형성된 인쇄회로 기판(108) 상에 페이스 다운(Face down) 타입으로 플립 칩 본딩 되어 있으며, 상기 반도체 칩(100)과 인쇄회로 기판(108) 사이에는 언더필(Underfill : 114)이 형성되어 있다. 그리고, 상기 반도체 칩(100)을 포함한 인쇄회로 기판(108)의 상면을 봉지하는 EMC(Epoxy Molding Compound)로 이루어진 봉지제(116)가 형성되어 있고, 상기 인쇄회로 기판(108) 하면의 볼랜드(112)에는 다수의 솔더볼(118)이 부착되어 있다.First, referring to the solder bump type flip chip package, as shown in FIG. 1, an under bump metallization (eg, as an electrical connection means) may be formed on the bonding pads 102 of the semiconductor chip 100 having the plurality of bonding pads 102 formed thereon. Under Bump Metallurgy 104 and solder bumps 106 are formed thereon. In addition, the semiconductor chip 100 is flip chip bonded in a face down type on a printed circuit board 108 having a plurality of connection pads 220 on the top surface and ball lands 112 formed on the bottom surface thereof. An underfill 114 is formed between the semiconductor chip 100 and the printed circuit board 108. An encapsulant 116 made of an epoxy molding compound (EMC) is formed to encapsulate the upper surface of the printed circuit board 108 including the semiconductor chip 100. 112, a plurality of solder balls 118 are attached.

그리고, 스터드 범프 타입 플립 칩 패키지를 살펴보면, 상기 솔더 범프 타입 플립 칩 패키지와 비교하여 전기적 연결 수단으로 언더 범프 메탈러지(104)를 대신하여 본딩 패드(102) 상에 와이어를 본딩 한 후 와이어를 일정 수준으로 잘라내어 형성시킨 스터드 범프(120)가 형성되어 있다. 또한, 인쇄회로 기판(108)의 접속 패드(110) 상에 상기 스터드 범프(120)와 전기적으로 연결되는 솔더(122)가 형성되어 있는 것을 제외하고 나머지 구성요소들은 상기 솔더 범프 타입 플립 칩 패키지와 동일하다. In addition, in the stud bump type flip chip package, compared to the solder bump type flip chip package, the wire is fixed after bonding the wire on the bonding pad 102 instead of the under bump metallage 104 as an electrical connection means. The stud bump 120 cut out to the level is formed. In addition, except that the solder 122 electrically connected to the stud bump 120 is formed on the connection pad 110 of the printed circuit board 108, the remaining components are connected to the solder bump type flip chip package. same.

여기서, 상기 솔더 범프 또는 스터드 범프를 사용한 플립 칩 패키지의 경우 상기 솔더 범프 및 스터드 범프를 포함한 전기적인 연결 수단이 30㎛ 이하의 높이를 가지도록 미세 범프로 형성하는 것은 매우 어렵다. 또한, 상기 범프들은 기본적으로 범프를 녹이거나 또는 스터드 범프를 반도체 칩의 본딩 패드에 접합하기 위해서는 250℃ 이상의 고온을 필요로 하여, 패키지의 구성 요소 중 200℃ 이상의 고온에서 파괴되는 구성 요소나 폴리머(Polymer) 부분이 데미지(Damage)를 받을 수 있어 사용이 어렵다. In the flip chip package using the solder bumps or the stud bumps, it is very difficult to form the micro bumps such that the electrical connection means including the solder bumps and the stud bumps have a height of 30 μm or less. In addition, the bumps basically require a high temperature of 250 ° C. or higher to melt the bumps or bond the stud bumps to the bonding pads of the semiconductor chip. It is difficult to use because the polymer part can be damaged.

아울러, 반도체 칩 측면의 패드 피치(Chip side pad pitch)의 한계로 플립 칩 패키지의 전기적 연결수단으로 솔더 범프 또는 스터드 범프를 사용할 경우 120㎛ 이하의 높이로 패키지를 미세화하기 어렵고, 솔더 조인트의 신뢰성을 확보하기 위하여 별도의 언더필 공정이 필요하다. In addition, when solder bumps or stud bumps are used as the electrical connection means of the flip chip package due to the limitation of the chip side pad pitch of the semiconductor chip, it is difficult to miniaturize the package to a height of 120 μm or less, and the reliability of the solder joint is improved. In order to secure a separate underfill process is required.

본 발명은 미세 범프를 구비한 경박단소한 플립 칩 패키지의 제조 방법을 제공한다.The present invention provides a method for producing a light and simple flip chip package with fine bumps.

본 발명에 따른 플립 칩 패키지의 제조 방법은, 다수의 본딩 패드를 구비한 반도체 칩 상에 상기 본딩 패드의 상면 중앙부를 노출시키는 제1마스크패턴을 형성하는 단계; 상기 노출된 본딩 패드 부분 상에 제1금속패턴을 형성하는 단계; 상기 제1마스크패턴을 제거하는 단계; 상기 제1금속패턴이 형성된 반도체 칩 상에 제1금속패턴 및 본딩 패드를 노출시키는 제2마스크패턴을 형성하는 단계; 상기 노출된 본딩 패드 상에 제1금속패턴을 감싸는 형태로 제2금속패턴을 형성하는 단계; 상기 제2마스크패턴을 제거하는 단계; 상기 반도체 칩 상에 제2금속패턴의 높이로 접착제를 도포하는 단계; 및 상기 접착제를 이용해서 상기 반도체 칩을 기판 상에 2 ∼ 60초간 5 ∼ 100N(Newton)의 압력과 130 ∼ 200℃의 온도로 플립 칩 본딩하는 단계;를 포함한다. A method of manufacturing a flip chip package according to the present invention may include forming a first mask pattern exposing a center portion of an upper surface of a bonding pad on a semiconductor chip having a plurality of bonding pads; Forming a first metal pattern on the exposed bonding pad portion; Removing the first mask pattern; Forming a second mask pattern exposing the first metal pattern and the bonding pad on the semiconductor chip on which the first metal pattern is formed; Forming a second metal pattern on the exposed bonding pad to surround the first metal pattern; Removing the second mask pattern; Applying an adhesive to a height of a second metal pattern on the semiconductor chip; And flip chip bonding the semiconductor chip onto the substrate at a pressure of 5 to 100 N (Newton) and a temperature of 130 to 200 ° C. for 2 to 60 seconds using the adhesive.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 접착제를 이용해서 상기 반도체 칩을 기판 상에 플립 칩 본딩하는 단계 후, 기판 하면의 볼랜드에 솔더볼을 부착하는 단계를 더 포함하는 것을 특징으로 한다.After the step of flip chip bonding the semiconductor chip on the substrate using the adhesive, characterized in that it further comprises attaching a solder ball to the ball land on the lower surface of the substrate.

상기 제1 및 제2금속패턴은 증발(Evaporation) 증착 공정 또는 스퍼터 링(Sputtering) 증착 공정으로 형성하는 것을 특징으로 한다.The first and second metal patterns may be formed by an evaporation deposition process or a sputtering deposition process.

상기 제1금속패턴은 알루미늄으로 0.5 ∼ 10㎛의 높이를 가지는 막으로 형성하는 것을 특징으로 한다.The first metal pattern is formed of a film having a height of 0.5 to 10㎛ aluminum.

상기 제2금속패턴은 인듐으로 0.1 ∼ 1㎛의 높이를 가지는 막으로 형성하는 것을 특징으로 한다.The second metal pattern is formed of a film having a height of 0.1 to 1㎛ indium.

삭제delete

상기 플립 칩 본딩 공정으로 본딩 패드에 형성된 제2금속패턴은 용해되어 상기 기판의 접속 패드에 부착되는 것을 특징으로 한다.The second metal pattern formed on the bonding pad by the flip chip bonding process may be dissolved and attached to the connection pad of the substrate.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도이다.2 is a cross-sectional view illustrating a flip chip package according to an embodiment of the present invention.

도시된 바와 같이, 상면에 다수의 본딩 패드(202)가 구비된 반도체 칩(200)의 본딩 패드(202) 상에 제1금속패턴(224)과 이를 둘러싸고 있는 제2금속패턴(226)으로 이루어진 적층막 형태의 전기적 연결 수단이 형성되어 있다. 그리고, 상기 반도체 칩(200)은 상면에 다수의 접속 패드(210)와 하면에 볼랜드(212)들을 구비한 인쇄회로 기판(208)의 상면에 반도체 칩(200)과 인쇄회로 기판(208) 사이에 개재되어 반도체 칩(200)과 인쇄회로 기판(208)을 물리적으로 결합시키는 에폭시 성분의 접착제(228)를 매개로 플립 칩 본딩되어 있으며, 상기 인쇄회로 기판(208) 하면의 볼랜드(212)에는 솔더볼(218)이 부착되어 있다.As illustrated, the first metal pattern 224 and the second metal pattern 226 surrounding the first metal pattern 224 are formed on the bonding pad 202 of the semiconductor chip 200 having the plurality of bonding pads 202 on the top surface thereof. An electrical connection means in the form of a laminated film is formed. In addition, the semiconductor chip 200 may be formed between the semiconductor chip 200 and the printed circuit board 208 on the upper surface of the printed circuit board 208 having the plurality of connection pads 210 on the upper surface and the ball lands 212 on the lower surface. Interposed therebetween is flip chip bonded via an adhesive 228 of an epoxy component which physically couples the semiconductor chip 200 and the printed circuit board 208 to the ball land 212 on the bottom surface of the printed circuit board 208. The solder ball 218 is attached.

여기서, 상기 반도체 칩(200)과 인쇄회로 기판(208) 간에 전기적인 연결수단으로 사용되는 제1금속패턴(224)은 0.5 ∼ 10㎛의 높이로 형성된 알루미늄막이고, 제2금속패턴(226)은 0.1 ∼ 1㎛의 높이로 형성된 인듐막으로서, 플립 칩 본딩시 가해지는 열 및 압력에 의하여 상기 제2금속패턴(226)인 인듐막이 녹아 상기 인쇄회로 기판(208)의 접속 패드(210)에 부착됨으로써 반도체 칩(200)과 인쇄회로 기판(208)은 전기적, 물리적으로 결합된다. Here, the first metal pattern 224 used as an electrical connection means between the semiconductor chip 200 and the printed circuit board 208 is an aluminum film formed to a height of 0.5 ~ 10㎛, the second metal pattern 226 Is an indium film formed to a height of 0.1 to 1 μm, and the indium film, which is the second metal pattern 226, is melted by the heat and pressure applied during flip chip bonding to the connection pad 210 of the printed circuit board 208. By being attached, the semiconductor chip 200 and the printed circuit board 208 are electrically and physically coupled.

따라서, 본 발명에서와 같이 반도체 칩과 인쇄회로 기판 사이의 전기적 연결 수단으로 얇은 두께를 가지는 제1 및 제2금속패턴을 사용함으로써 미세 범프 피치를 가지는 플립 칩 패키지를 형성할 수 있다.Therefore, as in the present invention, a flip chip package having a fine bump pitch can be formed by using the first and second metal patterns having a thin thickness as the electrical connection means between the semiconductor chip and the printed circuit board.

그리고, 제1금속패턴은 반도체 칩의 본딩 패드와 동일한 금속인 알루미늄막으로 형성되어 있기 때문에 본딩 패드와의 접착력을 높일 수 있고, 종래 스터드 범프나 솔더 범프를 구비한 플립 칩 패키지와 같이 전기적인 연결을 위한 언더 범프 메탈러지나 스터드 범프를 형성할 필요가 없으며, 상기 에폭시 접착제가 언더필의 역할을 하기 때문에 별도의 언더필 형성 공정이 필요 없다.In addition, since the first metal pattern is formed of an aluminum film, which is the same metal as the bonding pad of the semiconductor chip, adhesion to the bonding pad can be enhanced, and the electrical connection is similar to that of a flip chip package having a stud bump or a solder bump. There is no need to form an under bump metallurgy or stud bump, and since the epoxy adhesive serves as an underfill, there is no need for a separate underfill forming process.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위해 도시한 공정별 단면도이다.3A to 3C are cross-sectional views illustrating processes for manufacturing a flip chip package according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 상면에 외부와의 전기적 연결을 위한 본딩 패드(302)들이 구비된 반도체 칩(300) 상에 포토레지스트(Photoresist)로 상기 본딩 패드(302)의 상면 중앙부를 노출시키는 제1마스크패턴(미도시)을 형성한다. 그런 다음, 증 발(Evaporation) 증착법 또는 스퍼터링(Sputtering) 증착 공정을 이용하여 상기 노출된 본딩 패드(302) 상에 알루미늄을 증착하여 0.5 ∼ 10㎛의 두께를 가지는 제1금속패턴(324)을 형성한 후, 상기 마스크패턴(미도시)을 제거한다. Referring to FIG. 3A, a first surface exposing a center portion of an upper surface of the bonding pad 302 with a photoresist on a semiconductor chip 300 having bonding pads 302 for electrical connection to the outside on an upper surface thereof. A mask pattern (not shown) is formed. Next, aluminum is deposited on the exposed bonding pads 302 using an evaporation deposition method or a sputtering deposition process to form a first metal pattern 324 having a thickness of 0.5 to 10 μm. After that, the mask pattern (not shown) is removed.

도 3b를 참조하면, 상기 본딩 패드(302) 상에 제1금속패턴(324)이 형성된 반도체 칩(300) 상에 상기 제1금속패턴(324) 및 본딩 패드(302)를 노출시키는 포토레지스트로 이루어진 제2마스크패턴(미도시)을 형성한다. 이어서, 상기 노출된 본딩 패드(302) 상에 증발 증착법 또는 스퍼터링 증착 공정을 제1금속패턴(324)을 감싸는 형태로 인듐을 증착하여 0.1 ∼ 1㎛의 두께를 가지는 인듐막으로 이루어진 제2금속패턴(326)을 형성한 후 상기 제2마스크패턴을 제거한다. Referring to FIG. 3B, a photoresist exposing the first metal pattern 324 and the bonding pad 302 on the semiconductor chip 300 having the first metal pattern 324 formed on the bonding pad 302. A second mask pattern (not shown) is formed. Subsequently, a second metal pattern made of an indium film having a thickness of 0.1 to 1 μm is deposited by depositing indium in a form surrounding the first metal pattern 324 by evaporation deposition or sputtering deposition on the exposed bonding pads 302. After forming 326, the second mask pattern is removed.

도 3c를 참조하면, 상기 반도체 칩(300)의 본딩 패드(302) 상에 형성된 제1 및 제2금속패턴(324, 326)으로 이루어진 적층막의 높이로 상기 반도체 칩(300) 상에 에폭시로 이루어진 접착제(328)를 형성한다.Referring to FIG. 3C, an epoxy is formed on the semiconductor chip 300 at a height of a laminated layer formed of the first and second metal patterns 324 and 326 formed on the bonding pad 302 of the semiconductor chip 300. An adhesive 328 is formed.

그런 다음, 상기 반도체 칩(300)을 페이스 다운(Face down) 방식으로 상기 접착제(328)를 매개로 인쇄회로 기판(308)에 플립 칩 본딩시켜 반도체 칩(300)의 인쇄회로 기판(308)을 물리적으로 결합시키고, 인쇄회로 기판(308) 하부에 형성된 볼랜드(312)에 솔더볼(318)을 부착하여 플립 칩 패키지를 완성한다. Thereafter, the semiconductor chip 300 is flip-chip bonded to the printed circuit board 308 through the adhesive 328 in a face down manner to form the printed circuit board 308 of the semiconductor chip 300. Physically bonding, the solder ball 318 is attached to the ball land 312 formed under the printed circuit board 308 to complete the flip chip package.

여기서, 상기 반도체 칩(300)의 본딩 패드(302) 상에 형성된 제1 및 제2금속패턴(324, 326)으로 이루어진 적층막은 인쇄회로 기판(308)의 접속 패드(310)에 대응하여 부착되도록, 플립 칩 본딩 공정은 5 ∼ 100N(Newton)의 압력과 130 ∼ 160℃의 온도로 2 ∼ 10초간 진행되고, 이때, 가해지는 압력 및 온도로 상기 제2금속 패턴(326)의 인듐막이 일부 녹아 인쇄회로 기판(308)의 접속 패드(310)에 접착되어 반도체 칩(300)과 인쇄회로 기판(308)은 전기적 및 물리적으로 결합된다. Here, the laminated film formed of the first and second metal patterns 324 and 326 formed on the bonding pad 302 of the semiconductor chip 300 may be attached to correspond to the connection pad 310 of the printed circuit board 308. The flip chip bonding process is performed for 2 to 10 seconds at a pressure of 5 to 100 N (Newton) and a temperature of 130 to 160 ° C. At this time, the indium film of the second metal pattern 326 is partially melted by the applied pressure and temperature. The semiconductor chip 300 and the printed circuit board 308 are electrically and physically coupled by being bonded to the connection pad 310 of the printed circuit board 308.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 반도체 칩과 인쇄회로 기판 사이의 전기적 연결 수단으로 얇은 두께를 가지는 알루미늄막인 제1금속패턴과 이를 감싸는 인듐막인 제2금속패턴으로 형성된 적층막을 사용함으로써 미세 범프 피치를 가지는 플립 칩 패키지를 형성할 수 있다.As described above, the present invention provides a fine bump pitch by using a laminated film formed of a first metal pattern, which is an aluminum film having a thin thickness, and a second metal pattern, which is an indium film, surrounding the thin film, as an electrical connection means between the semiconductor chip and the printed circuit board. The flip chip package may be formed.

그리고, 제1금속패턴은 반도체 칩의 본딩 패드와 동일한 금속인 알루미늄막으로 형성되어 있기 때문에 본딩 패드와의 접착력을 높일 수 있고, 종래 스터드 범프나 솔더 범프를 구비한 플립 칩 패키지와 같이 전기적인 연결을 위한 언더 범프 메탈러지나 스터드 범프를 형성할 필요가 없으며, 상기 에폭시 접착제가 언더필의 역할을 하기 때문에 별도의 언더필 형성 공정이 필요 없다.In addition, since the first metal pattern is formed of an aluminum film, which is the same metal as the bonding pad of the semiconductor chip, adhesion to the bonding pad can be enhanced, and the electrical connection is similar to that of a flip chip package having a stud bump or a solder bump. There is no need to form an under bump metallurgy or stud bump, and since the epoxy adhesive serves as an underfill, there is no need for a separate underfill forming process.

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 다수의 본딩 패드를 구비한 반도체 칩 상에 상기 본딩 패드의 상면 중앙부를 노출시키는 제1마스크패턴을 형성하는 단계;Forming a first mask pattern exposing a center portion of an upper surface of the bonding pad on a semiconductor chip having a plurality of bonding pads; 상기 노출된 본딩 패드 부분 상에 제1금속패턴을 형성하는 단계;Forming a first metal pattern on the exposed bonding pad portion; 상기 제1마스크패턴을 제거하는 단계;Removing the first mask pattern; 상기 제1금속패턴이 형성된 반도체 칩 상에 제1금속패턴 및 본딩 패드를 노출시키는 제2마스크패턴을 형성하는 단계;Forming a second mask pattern exposing the first metal pattern and the bonding pad on the semiconductor chip on which the first metal pattern is formed; 상기 노출된 본딩 패드 상에 제1금속패턴을 감싸는 형태로 제2금속패턴을 형성하는 단계;Forming a second metal pattern on the exposed bonding pad to surround the first metal pattern; 상기 제2마스크패턴을 제거하는 단계;Removing the second mask pattern; 상기 반도체 칩 상에 제2금속패턴의 높이로 접착제를 도포하는 단계; 및Applying an adhesive to a height of a second metal pattern on the semiconductor chip; And 상기 접착제를 이용해서 상기 반도체 칩을 기판 상에 2 ∼ 60초간 5 ∼ 100N(Newton)의 압력과 130 ∼ 200℃의 온도로 플립 칩 본딩하는 단계;를Flip chip bonding the semiconductor chip onto the substrate at a pressure of 5-100 N (Newton) and a temperature of 130 to 200 ° C. for 2 to 60 seconds using the adhesive; 포함하여 이루어지는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.Method for producing a flip chip package comprising a. 제 6 항에 있어서, The method of claim 6, 상기 접착제를 이용해서 상기 반도체 칩을 기판 상에 플립 칩 본딩하는 단계 후, 기판 하면의 볼랜드에 솔더볼을 부착하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.And after the step of flip chip bonding the semiconductor chip onto the substrate using the adhesive, attaching solder balls to the ball lands on the bottom surface of the substrate. 제 6 항에 있어서, The method of claim 6, 상기 제1 및 제2금속패턴은 증발(Evaporation) 증착 공정 또는 스퍼터링(Sputtering) 증착 공정으로 형성하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.The first and second metal patterns are formed by an evaporation deposition process or a sputtering deposition process. 제 6 항에 있어서, The method of claim 6, 상기 제1금속패턴은 알루미늄으로 0.5 ∼ 10㎛의 높이를 가지는 막으로 형성하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.The first metal pattern is a manufacturing method of a flip chip package, characterized in that formed of a film having a height of 0.5 ~ 10㎛ aluminum. 제 6 항에 있어서, The method of claim 6, 상기 제2금속패턴은 인듐으로 0.1 ∼ 1㎛의 높이를 가지는 막으로 형성하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.The second metal pattern is a method of manufacturing a flip chip package, characterized in that formed of a film having a height of 0.1 ~ 1㎛ indium. 삭제delete 제 6 항에 있어서, The method of claim 6, 상기 플립 칩 본딩 공정으로 본딩 패드에 형성된 제2금속패턴은 용해되어 상기 기판의 접속 패드에 부착되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.And a second metal pattern formed on the bonding pad by the flip chip bonding process is melted and attached to the connection pad of the substrate.
KR1020060137250A 2006-12-28 2006-12-28 Method for fabricating flip chip package KR100833593B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137250A KR100833593B1 (en) 2006-12-28 2006-12-28 Method for fabricating flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137250A KR100833593B1 (en) 2006-12-28 2006-12-28 Method for fabricating flip chip package

Publications (1)

Publication Number Publication Date
KR100833593B1 true KR100833593B1 (en) 2008-05-30

Family

ID=39665630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137250A KR100833593B1 (en) 2006-12-28 2006-12-28 Method for fabricating flip chip package

Country Status (1)

Country Link
KR (1) KR100833593B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058722A (en) * 2003-12-12 2005-06-17 삼성전자주식회사 Concave solder bump structure of flip chip package and fabrication method thereof
KR20060074090A (en) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 Method for forming bump of flip chip package
KR20060132404A (en) * 2005-06-18 2006-12-21 삼성테크윈 주식회사 Method for inspecting solder ball, apparatus for inspecting solder ball of semiconductor component implementing the same, and apparatus for transmitting solder ball of semiconductor component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058722A (en) * 2003-12-12 2005-06-17 삼성전자주식회사 Concave solder bump structure of flip chip package and fabrication method thereof
KR20060074090A (en) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 Method for forming bump of flip chip package
KR20060132404A (en) * 2005-06-18 2006-12-21 삼성테크윈 주식회사 Method for inspecting solder ball, apparatus for inspecting solder ball of semiconductor component implementing the same, and apparatus for transmitting solder ball of semiconductor component

Similar Documents

Publication Publication Date Title
US11508776B2 (en) Image sensor semiconductor packages and related methods
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
US6552426B2 (en) Semiconductor device and method of manufacturing same
US7514786B2 (en) Semiconductor chip electrical connection structure
JPH1064955A (en) Structure for mounting semiconductor chip
KR101008891B1 (en) Wiring board, mounting structure for electronic components and semiconductor device
KR20020003305A (en) Semiconductor device and method for fabricating same
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
US7407833B2 (en) Process for fabricating chip package structure
US20060073638A1 (en) Semiconductor electrical connection structure and method of fabricating the same
JP2003338518A (en) Bump of semiconductor chip and method of manufacturing the same
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
JP2009188191A (en) Semiconductor device and manufacturing method thereof
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
US10276465B2 (en) Semiconductor package assembly
KR100833593B1 (en) Method for fabricating flip chip package
JP2949969B2 (en) Film carrier semiconductor device
KR20010061784A (en) Chip scale package and method of fabricating the same
KR20100002870A (en) Method for fabricating semiconductor package
KR100549299B1 (en) Semiconductor package and its manufacturing method
KR20080062565A (en) Flip chip package
KR20080020365A (en) Substrate of flip chip package
KR100855268B1 (en) Semiconductor package and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee