KR100828380B1 - Pattern structure of low temperature co-fired ceramic - Google Patents

Pattern structure of low temperature co-fired ceramic Download PDF

Info

Publication number
KR100828380B1
KR100828380B1 KR1020020026865A KR20020026865A KR100828380B1 KR 100828380 B1 KR100828380 B1 KR 100828380B1 KR 1020020026865 A KR1020020026865 A KR 1020020026865A KR 20020026865 A KR20020026865 A KR 20020026865A KR 100828380 B1 KR100828380 B1 KR 100828380B1
Authority
KR
South Korea
Prior art keywords
pattern
patterns
magnetic field
pattern structure
width
Prior art date
Application number
KR1020020026865A
Other languages
Korean (ko)
Other versions
KR20030088818A (en
Inventor
황규한
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020020026865A priority Critical patent/KR100828380B1/en
Publication of KR20030088818A publication Critical patent/KR20030088818A/en
Application granted granted Critical
Publication of KR100828380B1 publication Critical patent/KR100828380B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 LTCC의 패턴구조에 관한 것으로서, 반도체 기판에 형성되는 다수개의 패턴사이에서 각 패턴의 중심부분이나 전류의 방향이 서로 반대로 흐르게 되는 패턴간에 발생되는 자계의 방향이 반대가 되어 다수개의 패턴 사이의 자계의 크기가 증가되어 것을 방지하기 위하여 전류의 방향이 서로 반대가 되는 패턴의 중심부분의 폭을 중심부분이외의 폭보다 소정의 폭만큼 증가시켜 형성함으로써, 전류의 방향이 서로 반대가 되는 패턴사이의 자계의 크기가 최소화되거나 방지될 수 있도록 하여 Q(Quality factor)값이 증가되고, 이로 인해 삽입손실이 감소되는 효과가 있다.
The present invention relates to a pattern structure of an LTCC, wherein a direction of a magnetic field generated between a plurality of patterns formed on a semiconductor substrate and a pattern in which directions of currents flow in opposite directions between the plurality of patterns is reversed. In order to prevent the magnitude of the magnetic field from increasing, the width of the center portion of the pattern in which the directions of the currents are opposite to each other is increased by a predetermined width rather than the width other than the central portion, so that the directions of the currents are opposite to each other. Quality factor (Q) value is increased by minimizing or preventing the magnitude of the magnetic field therebetween, thereby reducing the insertion loss.

반도체 기판, 패턴, 전류, Q(Quality factor), 삽입 손실Semiconductor Substrate, Pattern, Current, Quality Factor (Q), Insertion Loss

Description

저온 소성 세라믹의 패턴 구조{ Pattern structure of low temperature co-fired ceramic } Pattern structure of low temperature co-fired ceramic             

도1a 및 도1b 는 종래의 기술에 따른 LTCC의 패턴구조가 도시된 단면도,1A and 1B are cross-sectional views showing a pattern structure of an LTCC according to the prior art;

도2 는 본 발명에 따른 LTCC의 패턴 구조가 도시된 평면도,2 is a plan view showing a pattern structure of the LTCC according to the present invention;

도3 은 본 발명에 따른 LTCC의 패턴 구조가 도시된 단면도,3 is a cross-sectional view showing a pattern structure of the LTCC according to the present invention;

도4 는 본 발명에 따른 LTCC의 패턴 구조가 도시된 평면도이다.4 is a plan view showing a pattern structure of the LTCC according to the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

10: 반도체 기판 20: 패턴
10: semiconductor substrate 20: pattern

본 발명은 저온 소성 세라믹(Low Temperature Co-fired Ceramic, 이하 LTCC라 함)의 패턴 구조에 관한 것으로서, 특히 외부와 송수신되는 신호의 임피던스를 매칭할 수 있도록 형성되는 패턴의 Q(Quality factor)값의 감소를 방지하는 LTCC의 패턴 구조에 관한 것이다.
The present invention relates to a pattern structure of low temperature co-fired ceramics (hereinafter referred to as LTCC), and in particular, the Q (Quality factor) value of the pattern formed to match the impedance of the signal transmitted to and received from the outside It relates to the pattern structure of the LTCC to prevent the reduction.

최근 이동 통신에 사용되는 RF 부품들은 점차 소형화되어 가는 추세에 맞추기 위하여 다수개의 세라믹층이 적층되어 형성되는 LTCC에 패턴으로 형성되어 구현되고 있다.Recently, in order to meet the trend of miniaturization, RF components used in mobile communication have been implemented as patterns in LTCC formed by stacking a plurality of ceramic layers.

이러한 LTCC는 800 내지 1000℃ 정도의 저온에서 세라믹과 금속의 동시 소성 방법을 이용하여 기판을 형성하는 기술로써, 녹는점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 가는 그린 시트(Green Sheet)를 형성시키고 그 위에 도전성 페이스트를 인쇄후 적층하여 기판을 형성하는 것으로써, 캐패시터(Capacitor), 레지스터(Resistor) 및 인덕터(Inductor)등의 수동 소자들을 기판상에 패턴으로 형성할 수 있기 때문에 고집적화, 경박단소화 및 고신뢰성이 가능하게 된다. The LTCC is a technology of forming a substrate using a simultaneous firing method of ceramic and metal at a low temperature of about 800 to 1000 ° C. Glass and ceramics having a low melting point are mixed to form a green sheet having an appropriate dielectric constant. Forming a substrate by printing and stacking a conductive paste thereon, so that passive elements such as capacitors, resistors and inductors can be formed in a pattern on the substrate, resulting in high integration and light weight. And high reliability.

도 1a 및 도 1b 는 종래의 기술에 따른 LTCC의 패턴구조가 도시된 도면이다.1A and 1B illustrate a pattern structure of an LTCC according to the related art.

종래의 기술에 따른 LTCC의 패턴구조는 다수개의 패턴(11, 12)이 반도체 기판(2)에 마이크로 스트립 라인(micro strip line)형태로 형성되는데, 다수개의 패턴(11, 12)에 동일한 방향의 전위가 인가되면 동일한 방향으로 전류가 흐르게 되며 상기 도 1a 에 도시된 바와 같이, 상기 다수개의 패턴(11, 12)에서는 각각 동일한 방향의 자계(11a, 12a)가 발생하게 된다.In the pattern structure of the LTCC according to the related art, a plurality of patterns 11 and 12 are formed in the form of micro strip lines on the semiconductor substrate 2, and the plurality of patterns 11 and 12 have the same direction in the same direction. When a potential is applied, current flows in the same direction, and as shown in FIG. 1A, magnetic fields 11a and 12a in the same direction are generated in the plurality of patterns 11 and 12, respectively.

따라서, 상기 다수개의 패턴(11, 12)사이의 자계(13)는 소멸되고, 상기 다수개의 패턴(11, 12)을 포함하는 자계 루프(loop)가 형성된다.Accordingly, the magnetic field 13 between the plurality of patterns 11 and 12 is extinguished, and a magnetic field loop including the plurality of patterns 11 and 12 is formed.

한편, 상기 다수개의 패턴(11, 12)에 인가되는 전위가 반대일 경우에는 도 1b 에 도시된 바와 같이, 상기 다수개의 패턴(11, 12)에 흐르는 전류의 방향은 반 대가 되고, 상기 다수개의 패턴(11, 12)에서는 반대 방향을 가지는 자계(11b, 12b)가 발생되고, 이로 인해 상기 다수개의 패턴(11, 12)사이에서 발생되는 자계(14)가 증가하게 된다.On the other hand, when the potentials applied to the plurality of patterns 11 and 12 are reversed, as shown in FIG. 1B, the direction of the current flowing through the plurality of patterns 11 and 12 is reversed. In the patterns 11 and 12, the magnetic fields 11b and 12b having opposite directions are generated, thereby increasing the magnetic field 14 generated between the plurality of patterns 11 and 12.

그러나, 상기와 같은 종래의 기술에 따른 LTCC의 패턴구조는 상기 다수개의 패턴(11, 12)에서 서로 반대 방향의 자계가 발생될 경우 상기 다수개의 패턴(11, 12)사이에서 발생되는 자계의 크기가 증가하게 되는데, 이는 주변 회로에 민감한 분포정수소자를 구현하는데 있어서 중요한 조건이 되는 Q(Quailty factor)값이 감소되는 결과를 가져오게 되고, 이로 인해 전체 소자의 삽입 손실이 증가되는 문제점이 발생한다.
However, the pattern structure of the LTCC according to the related art has a magnitude of the magnetic field generated between the plurality of patterns 11 and 12 when magnetic fields in opposite directions are generated in the plurality of patterns 11 and 12. This results in an increase in the Q (Quality factor) value, which is an important condition for implementing a distribution constant device sensitive to peripheral circuits. This results in an increase in insertion loss of the entire device. .

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 다수개의 패턴 사이에서 서로 반대 방향의 자계가 발생되어 자계가 증가되는 것을 방지하고 상기 자계의 증가에 의해 각 패턴이 받게 되는 영향이 최소화될 수 있도록 서로 반대 방향의 자계가 발생되는 패턴의 두께를 증가시킴으로써 Q(Quality factor)값의 증가 및 삽입 손실이 감소되는 LTCC의 패턴구조를 제공하는데 있다.The present invention has been made to solve the above-mentioned problems of the prior art, the object of which is to generate a magnetic field in a direction opposite to each other between a plurality of patterns to prevent the magnetic field is increased and each pattern is received by the increase of the magnetic field It is to provide a pattern structure of the LTCC which increases the Q (Quality factor) value and the insertion loss is reduced by increasing the thickness of the pattern in which the magnetic field in the opposite direction is generated so that the effect is minimized.

상기한 과제를 해결하기 위한 본 발명에 따른 LTCC의 패턴구조는 반도체 기판과, 상기 반도체 기판에 패턴으로 형성되어 외부와 송수신되는 신호의 임피던스 가 매칭될 수 있도록 하는 다수개의 패턴을 포함하여 구성되는 LTCC의 패턴 구조에 있어서, 상기 패턴에서 자계의 크기가 증가되는 것이 방지되도록 전류의 방향이 반대인 부분의 패턴폭을 상기 전류의 방향이 동일한 부분의 패턴폭에 비하여 소정의 폭만큼 증가시켜 형성한다.
The LTCC pattern structure according to the present invention for solving the above problems is a LTCC comprising a semiconductor substrate, and a plurality of patterns formed as a pattern on the semiconductor substrate to match the impedance of the signal transmitted and received to the outside In the pattern structure of, the pattern width of the portion having the opposite direction of the current is increased by a predetermined width as compared with the pattern width of the portion having the same direction of the current so that the magnitude of the magnetic field is not increased in the pattern.

이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 는 본 발명에 따른 LTCC의 패턴구조의 일예가 도시된 평면도이고, 도 3 는 도 2 의 A-A'선 단면도이다.2 is a plan view showing an example of a pattern structure of the LTCC according to the present invention, Figure 3 is a cross-sectional view taken along the line AA 'of FIG.

본 발명에 따른 LTCC의 패턴구조는 반도체 기판(10)과, 상기 반도체 기판(10)에 굴곡형(meander) 및 나선형(spiral)으로 이루어진 패턴(20)으로 구성되고, 상기 패턴(20)은 외부와 송수신되는 신호의 임피던스가 매칭될 수 있도록 한다.The pattern structure of the LTCC according to the present invention is composed of a semiconductor substrate 10 and a pattern 20 consisting of a meander and a spiral in the semiconductor substrate 10, the pattern 20 being external And the impedance of the signal transmitted and received can be matched.

여기서, 상기 도 2 및 도 3 에 도시된 패턴(20)은 나선(spiral)형으로 이루어지는 인덕터로서, 상기 패턴(20)을 통해 전류(I)가 흐르게 되면 상기 패턴(20)을 따라 자계가 발생하게 된다.2 and 3, the pattern 20 is a spiral inductor. When a current I flows through the pattern 20, a magnetic field is generated along the pattern 20. Done.

즉, 상기 전류(I)가 상기 패턴(20)을 따라 흐르게 도면 상기 도 3 에 도시된 바와 같이, 자계(20a~20f)가 발생하게 되고, 상기 패턴(20)의 중심부분에서는 전류의 방향이 반대이기 때문에 자계(20c, 20d)가 발생되는 방향이 서로 반대가 되어 자계가 증가하게 되고, 이로 인한 Q(Quality factor)값의 감소를 방지하기 위하여 상기 패턴부(20)의 중심부분의 폭(b)을 중심부분 이외의 패턴폭(a)에 비하여 소정 의 폭이 증가된 폭(b)으로 형성하게 되는 것이다.That is, as shown in FIG. 3, the current I flows along the pattern 20, and magnetic fields 20a to 20f are generated. In the center portion of the pattern 20, the direction of the current is changed. Since the magnetic fields 20c and 20d are opposite to each other, the magnetic fields increase due to the opposite directions, and thus the width of the center portion of the pattern portion 20 in order to prevent a decrease in Q (Quality factor) value. b) is formed to have a width b increased by a predetermined width compared to the pattern width a other than the central portion.

다시 말해서, 전류는 단면적이 클수록 그에 해당하는 전류밀도는 작아지기 때문에 넓은 폭을 가지는 패턴일수록 발생되는 자계의 크기가 감소되는 것이다. 따라서, 반대 방향의 자계가 발생되는 패턴의 폭을 증가시킴으로써 발생되는 자계의 크기를 감소시켜 결과적으로 Q(Quality factor)값이 감소되는 것을 최소화하거나 방지할 수 있게 되는 것이다.In other words, the larger the cross-sectional area, the smaller the current density corresponding to the current, so that the larger the pattern, the smaller the generated magnetic field. Therefore, the magnitude of the magnetic field is reduced by increasing the width of the pattern in which the magnetic field in the opposite direction is generated, thereby minimizing or preventing the Q (Quality factor) value from being reduced.

상기와 같이 구성된 본 발명에 따른 LTCC의 패턴구조의 동작을 설명하면 다음과 같다.Referring to the operation of the pattern structure of the LTCC according to the present invention configured as described above are as follows.

먼저, 상기 패턴(20)에 전류(I)가 공급되어 전류(I)가 흐르게 되면 상기 전류가 상기 패턴(20)을 따라 흐르면서 상기 패턴(20) 주위에 자계(20a~20f)를 발생시키게 된다.First, when the current I is supplied to the pattern 20 to flow the current I, the current flows along the pattern 20 to generate magnetic fields 20a to 20f around the pattern 20. .

이때, 상기 자계(20a~20f)는 전류의 방향에 따라서 발생되는 방향이 변화하게 되는데, 상기 패턴(20)의 중심부분에서는 전류의 방향이 반대가 되는 부분이 발생하게 된다.In this case, the magnetic fields 20a to 20f are generated in accordance with the direction of the current. In the central portion of the pattern 20, portions in which the directions of the current are reversed are generated.

따라서, 상기 패턴(20)의 중심부분에서 발생되는 자계(20c, 20d)의 방향은 반대가 되고, 이로 인해 자계의 크기가 증가하게 된다.Therefore, the directions of the magnetic fields 20c and 20d generated in the central portion of the pattern 20 are reversed, thereby increasing the magnitude of the magnetic field.

이때, 상기 패턴(20)의 중심에 형성되는 패턴폭(b)을 중심 이외의 패턴폭(a)에 비하여 소정의 폭만큼 더 증가시켜 형성함으로써, 상기 패턴(20)중심부분을 흐르는 전류 밀도가 감소되고 이로 인해 발생되는 자계의 크기가 감소될 수 있기 때문에 Q(Quality factor)값이 증가될 뿐만 아니라 삽입 손실이 감소하게 되는 것이 다.In this case, the pattern width b formed at the center of the pattern 20 is further increased by a predetermined width as compared to the pattern width a other than the center, so that the current density flowing through the center portion of the pattern 20 is increased. Since the size of the magnetic field can be reduced and thus the magnitude of the magnetic field generated can be reduced, the quality factor (Q) is increased and insertion loss is reduced.

또한, 도 4 에 도시된 바와 같이, 하나의 기판에 다수개의 패턴(30, 40)가 형성되는 경우 특히, 동일한 형태로 이루어지는 경우 상기 두 개의 패턴(30, 40)사이와 상기 두 개의 패턴(30, 40) 중심부분에서는 전류의 방향이 서로 반대가 되는 부분이 발생하여 자계가 증가하게 된다.In addition, as shown in FIG. 4, when a plurality of patterns 30 and 40 are formed on one substrate, in particular, when the patterns have the same shape, between the two patterns 30 and 40 and the two patterns 30. , 40) In the central part, the parts in which the directions of the currents are opposite to each other are generated, thereby increasing the magnetic field.

따라서, 상기 두 개의 패턴(30, 40)이 인접한 부분과 상기 두 개의 패턴(30, 40)의 중심부분의 폭(b)을 그 이외의 부분의 폭(a)보다 소정의 폭만큼 증가시켜 형성함으로써, 상기 두 개의 패턴(30, 40)사이에 발생되는 자계(50)의 크기가 증가되는 것이 방지될뿐만 아니라, 상기 두 개의 패턴(30, 40)의 중심부분에서의 자계의 크기가 증가되는 것이 방지되기 때문에 Q(Quality factor)값이 증가되고, 이로 인해 삽입 손실이 감소하게 된다.
Therefore, the two patterns 30 and 40 are formed by increasing a width b of an adjacent portion and a central portion of the two patterns 30 and 40 by a predetermined width than the width a of other portions. As a result, not only the size of the magnetic field 50 generated between the two patterns 30 and 40 is prevented from increasing, but also the size of the magnetic field in the central portion of the two patterns 30 and 40 is increased. Since the quality factor (Q) value is increased, the insertion loss is reduced.

상기와 같이 구성되는 본 발명의 LTCC의 패턴구조는 반도체 기판에 형성되는 다수개의 패턴사이에서 각 패턴의 중심부분이나 전류의 방향이 서로 반대로 흐르게 되는 패턴간에 발생되는 자계의 방향이 반대가 되어 다수개의 패턴 사이의 자계의 크기가 증가되어 것을 방지하기 위하여 전류의 방향이 서로 반대가 되는 패턴의 중심부분의 폭을 중심부분이외의 폭보다 소정의 폭만큼 증가시켜 형성함으로써, 전류의 방향이 서로 반대가 되는 패턴사이의 자계의 크기가 최소화되거나 방지될 수 있도록 하여 Q(Quality factor)값이 증가되고, 이로 인해 삽입손실이 감소되는 효과 가 있다.


















The pattern structure of the LTCC of the present invention configured as described above has a plurality of patterns formed on a semiconductor substrate such that the direction of the magnetic field generated between patterns in which the central portion of each pattern or the direction of the current flows in opposite directions is reversed. In order to prevent the magnitude of the magnetic field between the patterns from being increased, the widths of the center portions of the patterns in which the directions of the currents are opposite to each other are increased by a predetermined width rather than the widths other than the central portions, so that the directions of the currents are opposite. The Q (Quality Factor) value is increased by minimizing or preventing the magnitude of the magnetic field between the patterns, thereby reducing the insertion loss.


















Claims (1)

반도체 기판; 상기 반도체 기판에 형성되며 외부와 송수신되는 신호의 임피던스가 매칭될 수 있도록 굴곡형 또는 나선형을 이루는 패턴을 포함하여 구성되는 저온 소성 세라믹의 패턴 구조에 있어서,Semiconductor substrates; In the pattern structure of the low-temperature calcined ceramic formed on the semiconductor substrate and comprises a curved or helical pattern so that the impedance of the signal transmitted and received with the outside can be matched, 상기 굴곡형 또는 상기 나선형을 이루는 상기 패턴 중,Among the patterns forming the curved or spiral shape, 인접한 패턴에 흐르는 전류가 각각 제1 방향으로 동일한 경우의 패턴 폭 보다 상기 전류가 상기 제1 방향과 제2 방향으로 상이한 경우의 패턴 폭을 크게 하는 것을 특징으로 하는 저온 소성 세라믹의 패턴 구조.The pattern structure of the low-temperature calcined ceramics, wherein the pattern width when the current is different in the first direction and the second direction is larger than the pattern width when the currents flowing in the adjacent patterns are the same in the first direction, respectively.
KR1020020026865A 2002-05-15 2002-05-15 Pattern structure of low temperature co-fired ceramic KR100828380B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020026865A KR100828380B1 (en) 2002-05-15 2002-05-15 Pattern structure of low temperature co-fired ceramic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020026865A KR100828380B1 (en) 2002-05-15 2002-05-15 Pattern structure of low temperature co-fired ceramic

Publications (2)

Publication Number Publication Date
KR20030088818A KR20030088818A (en) 2003-11-20
KR100828380B1 true KR100828380B1 (en) 2008-05-08

Family

ID=32382984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020026865A KR100828380B1 (en) 2002-05-15 2002-05-15 Pattern structure of low temperature co-fired ceramic

Country Status (1)

Country Link
KR (1) KR100828380B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737728A (en) * 1993-07-21 1995-02-07 Nippon Telegr & Teleph Corp <Ntt> Thin film inductor and thin film transformer
JPH08116031A (en) * 1994-10-17 1996-05-07 Hitachi Ltd Semiconductor device
JPH08203739A (en) * 1995-01-30 1996-08-09 Murata Mfg Co Ltd Air-core coil device
JP2000058323A (en) * 1998-07-31 2000-02-25 Tdk Corp Coil part

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737728A (en) * 1993-07-21 1995-02-07 Nippon Telegr & Teleph Corp <Ntt> Thin film inductor and thin film transformer
JPH08116031A (en) * 1994-10-17 1996-05-07 Hitachi Ltd Semiconductor device
JPH08203739A (en) * 1995-01-30 1996-08-09 Murata Mfg Co Ltd Air-core coil device
JP2000058323A (en) * 1998-07-31 2000-02-25 Tdk Corp Coil part

Also Published As

Publication number Publication date
KR20030088818A (en) 2003-11-20

Similar Documents

Publication Publication Date Title
KR101345887B1 (en) Thin-film bandpass filter using inductor-capacitor resonators
US6727571B2 (en) Inductor and method for adjusting the inductance thereof
US7187559B2 (en) Circuit board device and its manufacturing method
US20050190017A1 (en) Filter circuit device and method of manufacturing the same
US20070120627A1 (en) Bandpass filter with multiple attenuation poles
WO2003075393A1 (en) High frequency module
CN101375462A (en) Miniature thin-film bandpass filter
US10916378B2 (en) Capacitance element having capacitance forming units arranged and electrically connected in series
KR20040002389A (en) High-frequency module and its manufacturing method
US20060038638A1 (en) Dielectric filter
EP0596721B1 (en) Noise filter
US7529103B2 (en) Multi-layered printed circuit board embedded with filter
JP2000182851A (en) Inductor
KR100828380B1 (en) Pattern structure of low temperature co-fired ceramic
US6794978B2 (en) Accurate multi-ground inductors for high-speed integrated circuits
US11838043B2 (en) Filter circuit module, filter circuit element, filter circuit, and communication apparatus
US20030122648A1 (en) Inductor with an enclosed magnetic flux pattern and method of manufacturing the same
JPWO2010113845A1 (en) Distributed constant circuit
JPS5937570B2 (en) electronic circuit
JPH11225035A (en) Lc filter
KR100660652B1 (en) Mmic electromagnetic noise filter and microwave integrated circuit device incluing the same
JPH09306738A (en) Inductor element
KR101047713B1 (en) LTC capacitor
JPH0583001A (en) High frequency integrated circuit device
JP3307382B2 (en) Variable inductance element and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee