KR100817275B1 - 발광다이오드 패키지 - Google Patents

발광다이오드 패키지 Download PDF

Info

Publication number
KR100817275B1
KR100817275B1 KR1020060100296A KR20060100296A KR100817275B1 KR 100817275 B1 KR100817275 B1 KR 100817275B1 KR 1020060100296 A KR1020060100296 A KR 1020060100296A KR 20060100296 A KR20060100296 A KR 20060100296A KR 100817275 B1 KR100817275 B1 KR 100817275B1
Authority
KR
South Korea
Prior art keywords
package
led chip
lead frame
light emitting
emitting diode
Prior art date
Application number
KR1020060100296A
Other languages
English (en)
Inventor
백형기
김용천
김현경
전동민
한재호
송호영
이혁민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060100296A priority Critical patent/KR100817275B1/ko
Application granted granted Critical
Publication of KR100817275B1 publication Critical patent/KR100817275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광다이오드 패키지에 관한 것으로서, 한 쌍의 리드 단자로 형성되어 있으며, 상기 한 쌍의 리드 단자 상면에 LED 칩 실장 공간을 정의하는 공간부를 갖는 리드프레임과, 상기 리드프레임의 일부를 내측에 수용하고, 빛이 방사되도록 오픈된 방사창을 가지도록 형성된 패키지와, 상기 패키지 내부의 리드프레임 상면 공간부에 실장된 LED 칩과, 상기 LED 칩과 상기 리드프레임의 통전을 위한 와이어 및 상기 패키지 내부에 충진되어 상기 LED 칩 및 와이어를 보호하는 몰딩재를 포함하는 발광다이오드 패키지를 제공한다.
발광다이오드, 패키지, 리드프레임, 광추출효율

Description

발광다이오드 패키지{LIGHT EMITTING DIODE PACKAGE}
도 1은 일반적인 발광다이오드 패키지의 구조를 나타낸 개략도.
도 2는 도 1의 I-I'선을 따라 잘라 도시한 도면으로서, 종래 기술에 따른 발광다이오드 패키지의 구조를 상세히 나타낸 단면도.
도 3은 도 1의 I-I'선을 따라 잘라 도시한 도면으로서, 본 발명의 일 실시예에 따른 발광다이오드 패키지의 구조를 상세히 나타낸 단면도.
도 4는 도 3의 "A" 부분을 확대하여 나타낸 도면.
도 5는 본 발명의 일 실시예에 대한 변형예에 따른 발광 다이오드 패키지의 구조를 상세히 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
20 : 패키지 50 : 리드프레임
50a : 공간부 60 : LED 칩
70 : 와이어 80 : 몰딩재
본 발명은 발광다이오드 패키지에 관한 것으로, 보다 상세하게는 LED 칩으로부터 발광하는 광의 추출효율을 향상시킬 수 있는 발광다이오드 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하, LED라 한다)는 GaAs, AlGaAs, GaN, InGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로서, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다.
일반적으로, LED의 특성을 결정하는 기준으로는 색(color) 및 휘도, 휘도 세기의 범위 등이 있다. 이러한 LED의 특성은 1차적으로 LED에 사용되고 있는 화합물 반도체 재료에 의해 결정되지만, 2차원적인 요소로 LED 칩을 실장하기 위한 패키지의 구조에 의해서도 큰 영향을 받는다.
이에 따라, 최근 고휘도와 사용자 요구에 따른 휘도 각 분포를 얻기 위해서는 재료개발 등에 의한 1차적인 요소만으로 한계가 있어 패키지 구조 등에 많은 관심을 갖게 되었다. 특히, LED 패키지 구조에 의한 2차원적인 요인은 휘도와 휘도 각 분포에 큰 영향을 미친다.
그러면, 이하 도 1 및 도 2를 참조하여 종래 기술에 따른 LED 패키지에 대하여 상세히 설명하기로 한다.
우선, 도 1은 종래 기술에 따른 발광다이오드 패키지를 나타낸 개략도로서, 종래 기술에 따른 LED 패키지는 몰딩 에폭시 수지로 이루어진 패키지(20)를 가지 며, 상기 패키지(20)의 소정면은 빛이 방사되기 용이하도록 오픈된 방사창이 형성되고, 다른 면에는 인쇄회로기판(도시하지 않음)에 장착되도록 한 쌍의 리드 단자로 이루어진 리드프레임(50)이 돌출되어 있다. 또한, 상기와 같이 구성된 패키지(20)의 내부에는 LED 칩(도시하지 않음)이 그 발광면이 상기 방사창을 향하도록 배치되며, 와이어(도시하지 않음)에 의해 상기 리드프레임(50)과 LED 칩이 전기적으로 연결되어 있다.
도 2는 도 1의 I-I'선을 따라 잘라 도시한 도면으로서, 종래 기술에 따른 발광 다이오드 패키지의 구조를 상세히 나타낸 단면도이다.
도 2에 도시한 바와 같이, 종래 기술에 따른 표면실장형 LED 패키지는 한 쌍의 리드 단자인 양극 리드(51)와 음극 리드(52)로 형성된 리드프레임(50)과, 상기 리드프레임(50)의 일부를 내측에 수용하도록 몰딩 수지로 형성된 패키지(20)와, 상기 패키지(20) 내부의 리드프레임(50) 상면에 실장된 LED 칩(60)과, 상기 LED 칩(60)과 상기 리드프레임(50)의 통전을 위한 와이어(70)와, 상기 패키지(20) 내부에 충진되어 LED 칩(60) 및 와이어(70)를 보호하는 투명한 몰딩재(80)로 이루어진다. 특히, 상기 LED 칩(60)의 전극은 전류확산 효과를 향상시키기 위하여 ITO 등의 투명 전극으로 이루어져 있다.
그러나, 상기 LED 칩(60)은 투명 전극으로 인해 360°전방향으로 광이 발광하는 반면에 상기 패키지(20)는 그 구조에 따라 넓은 휘도 분포를 갖을 뿐만 아니라, LED 칩(60)을 몰딩 수지로 이루어진 패키지(20) 내에 위치하는 평탄한 리드프레임(50) 상에 실장하고 있기 때문에 패키지(20) 내부의 흡수 및 산란에 의하여 LED 칩 상태에서 발광하는 광도에 비하여 패키지 내에 실장된 후에 발광하는 광도가 낮아져 광 추출 효율이 떨어지게 되는 문제가 있다.
따라서, 몰딩 수지를 이용하는 패키지의 경우에, 패키지 내부의 흡수 및 산란을 최소화하여 LED 칩의 발광 광도를 증가시키기 위하여 실장영역의 측면에 일정한 반사각 구조로 형성하여 금속을 도금하는 방식으로 내부 반사부재를 추가하는 방법 등이 연구 개발되고 있다.
한편, 상기와 같이 패키지는 휘도 및 휘도 분포를 좋게 하기 위해 실장영역의 측면에 금속을 도금하는 방식으로 패키지 내부 측벽에 반사부재를 추가하여 휘도 분포 및 휘도는 향상시킬 수 있었으나, 이는 LED 칩이 실장되어 있는 실장영역의 측면에만 LED 칩과 단락되지 않도록 선택적으로 반사부재를 형성하는 등 제조 공정이 매우 복잡한 문제가 있었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, LED 칩을 실장하는 리드프레임의 내부 구조를 변경하여 리드프레임을 통해 LED 칩으로부터 발광하는 광이 방사창을 향하도록 반사시켜 광 경로를 조절함으로써, 광 추출 효율을 향상시킬 수 있는 LED 패키지를 제공하는 데 있다.
상기한 목적을 달성하기 위해, 본 발명은 한 쌍의 리드 단자로 형성되어 있 으며, 상기 한 쌍의 리드 단자 상면에 LED 칩 실장 공간을 정의하는 공간부를 갖는 리드프레임과, 상기 리드프레임의 일부를 내측에 수용하고, 빛이 방사되도록 오픈된 방사창을 가지도록 형성된 패키지와, 상기 패키지 내부의 리드프레임 상면 공간부에 실장된 LED 칩과, 상기 LED 칩과 상기 리드프레임의 통전을 위한 와이어 및 상기 패키지 내부에 충진되어 상기 LED 칩 및 와이어를 보호하는 몰딩재를 포함하는 LED 패키지를 제공한다.
또한, 상기 본 발명에 따른 LED 패키지에서, 상기 리드프레임은, 도전성 반사부재로 이루어짐이 바람직하다.
또한, 상기 본 발명에 따른 LED 패키지에서, 상기 리드프레임의 공간부는, 상기 LED을 매립할 수 있는 최소 깊이를 가지는 홈으로 이루어짐이 바람직하며, 보다 구체적으로 상기 홈의 측벽은 홈의 바닥면에 대하여 90°이상 180°미만의 경사각을 가진 경사면으로 이루어짐이 바람직하다.
또한, 상기 본 발명에 따른 LED 패키지에서, 상기 몰딩재는 상기 패키지에 실장된 LED 칩 및 통전 와이어를 보호하는 동시에 LED 칩에서 발광하는 광을 외부로 투과시키기 위해 투명 에폭시, 실리콘 또는 형광체 혼합물 중 선택된 어느 하나로 이루어짐이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
이제 본 발명의 실시예에 따른 LED 패키지에 대하여 도 3 및 앞서 설명한 도 1을 참고로 하여 상세하게 설명한다.
도 3은 도 1의 I-I'선을 따라 잘라 도시한 도면으로서, 본 발명의 일 실시예에 따른 LED 패키지의 구조를 상세히 나타낸 단면도이다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 LED 패키지는 중앙에 캐비티(cavity)가 형성된 투명 합성수지재 또는 불투명 합성수지재 중 어느 하나로 이루어진 패키지(20)를 가지며, 상기 패키지(20)의 소정면은 빛이 방사되기 용이하도록 오픈된 방사창이 형성되고, 다른 면에는 인쇄회로기판(도시하지 않음)에 장착되도록 리드프레임(50)을 형성하는 한 쌍의 리드 단자인 양극 리드(51)와 음극 리드(52)의 일부가 내측에 수용되어 있다.
상기 리드프레임(50)은 고 반사율을 갖는 도전성 반사부재로 이루어져 있다.
특히, 본 발명에 따른 상기 리드프레임(50)은, 이를 이루는 한 쌍의 리드 단자 중 어느 하나의 단자, 즉 양극 리드(51) 상면 일부에 후술하는 LED 칩의 실장 공간을 정의하는 공간부(50a)를 가지고 있다. 상기 공간부(50a)는 홈의 형상으로 이루어져 있으며, 상기 홈은 LED 칩을 매립할 수 있는 최소 깊이를 가지는 것이 바람직하다.
이는 상기 LED 칩을 도전성 반사부재로 이루어진 리드프레임(50)의 홈 형상 으로 이루어진 공간부(50a) 내에 매몰시켜 상기 리드프레임(50)의 측벽을 이용하여 LED 칩에서 발광하는 광을 반사시켜 상기 패키지(20)로 흡수되거나 산란되는 것을 방지하기 위함이다. 따라서, 홈의 형상으로 이루어진 상기 공간부(50a)의 측벽은 홈의 바닥면에 대하여 90°이상 180°미만의 경사각을 가진 경사면으로 이루어짐이 바람직하다.
한편, 도 3에서는 상기 공간부(50a)가 양극 리드(51) 상에 형성된 상태를 도시하였으나, 이는 이에 한정되지 않고 공정 조건 및 소자의 특성에 따라 음극 리드(52) 상에 형성될 수도 있다.
그리고, 상기와 같이 구성된 리드프레임(50)의 공간부(50a)에는 LED 칩(60)이 실장되며, 상기 LED 칩(60)은 와이어(70)를 통해 상기 양극 리드(51) 및 음극 리드(52)와 전기적으로 연결되어 있다.
상기 LED 칩(60)이 실장된 패키지(20) 내부에는 LED 칩(60) 및 와이어(70)를 외부 환경으로부터 보호하는 몰딩재(80)가 충진되어 있다. 여기서, 상기 몰딩재(80)는, 상기 패키지(20)에 실장된 LED 칩(60)에서 발광하는 광을 외부로 투과시키기 위해 투명 에폭시, 실리콘 또는 형광체 혼합물 중 선택된 어느 하나로 이루어져 있으며, 이는 상기 LED 칩(60)에서 발생하는 열의 일부분 즉, 상기 리드 프레임(50)을 통해 방열되는 열 이외의 열을 외부로 방열시키는 역할 또한 한다.
그러면, 도 4를 참조하여 본 발명에 따른 리드프레임(50)의 작용에 대하여 보다 상세하게 설명한다. 여기서, 도 4는 도 3의 "A" 부분을 확대하여 나타낸 도 면이다.
도 4를 참조하면, 본 발명에 따른 도전성 반사부재로 이루어진 리드프레임(50)은 홈 형상으로 이루어진 공간부(50a) 내에 LED 칩(60)이 완전히 매립되게 실장하여 상기 LED 칩(60)으로부터 발광하는 광을 상기 공간부(50a)의 측벽을 이용하여 반사시켜 광이 방사창을 향하도록 광 경로를 조절하는 역할을 한다.
따라서, 본 발명에 따른 LED 패키지는, 종래 기술에 따른 LED 패키지에 비해 상기 리드프레임을 통해 LED 칩에서 발광하는 광이 패키지로 흡수 또는 산란되어 소멸되는 양을 최소화하여 광 추출 효율을 향상시킬 수 있는 이점이 있다.
한편, 본 발명에 따른 상기 리드프레임(50)은, 도 3에 도시된 바와 같이, 상기 리드프레임(50)의 자체 성형에 의해 LED 칩(60)의 실장 공간을 정의하는 공간부(50a)를 가질 수도 있으나, 공정 조건 및 소자의 특성에 따라 도 5에 도시한 바와 같이, 상기 패키지(20) 상에 형성된 LED 칩의 실장 공간을 정의하는 홈의 프로파일을 따라 상기 패키지(20) 상에 리드프레임(50) 프린팅시, 가공 성형될 수 있다. 여기서, 도 5는 본 발명의 일 실시예에 대한 변형예에 따른 발광 다이오드 패키지의 구조를 상세히 나타낸 단면도이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이, 본 발명은 도전성 반사부재로 이루어진 리드프레임 내에 정의된 LED 칩의 실장 공간부에 LED 칩을 실장하여 상기 LED 칩에서 발광하는 광 중 패키지 측벽을 향하는 광을 공간부의 측벽을 이루는 리드프레임을 통해 반사시켜 패키지에 의해 흡수 또는 산란되어 손실되는 광의 양을 최소화할 수 있다.
따라서, 본 발명은 LED 패키지의 광 추출 효율을 향상시켜 고휘도를 구현하는 LED 패키지를 제공할 수 있다.

Claims (5)

  1. 한 쌍의 리드 단자로 형성되어 있으며, 상기 한 쌍의 리드 단자 상면에 LED 칩 실장 공간을 정의하는 공간부를 갖는 리드프레임;
    상기 리드프레임의 일부를 내측에 수용하고, 빛이 방사되도록 오픈된 방사창을 가지도록 형성된 패키지;
    상기 패키지 내부의 리드프레임 상면 공간부에 실장된 LED 칩;
    상기 LED 칩과 상기 리드프레임의 통전을 위한 와이어; 및
    상기 패키지 내부에 충진되어 상기 LED 칩 및 와이어를 보호하는 몰딩재;를 포함하여 구성되며,
    상기 리드프레임의 공간부는, 상기 LED 칩을 매립할 수 있는 최소 깊이를 가지는 홈으로 이루어짐을 특징으로 하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 리드프레임은, 도전성 반사부재로 이루어짐을 특징으로 하는 발광다이오드 패키지.
  3. 삭제
  4. 제1항에 있어서,
    상기 홈의 측벽은 상기 홈의 바닥면에 대하여 90°이상 180°미만의 경사각을 가진 경사면으로 이루어짐을 특징으로 하는 발광 다이오드 패키지.
  5. 제1항에 있어서,
    상기 몰딩재는 투명 에폭시, 실리콘 또는 형광체 혼합물 중 선택된 어느 하나로 이루어짐을 특징으로 하는 발광 다이오드 패키지.
KR1020060100296A 2006-10-16 2006-10-16 발광다이오드 패키지 KR100817275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100296A KR100817275B1 (ko) 2006-10-16 2006-10-16 발광다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100296A KR100817275B1 (ko) 2006-10-16 2006-10-16 발광다이오드 패키지

Publications (1)

Publication Number Publication Date
KR100817275B1 true KR100817275B1 (ko) 2008-03-27

Family

ID=39411867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100296A KR100817275B1 (ko) 2006-10-16 2006-10-16 발광다이오드 패키지

Country Status (1)

Country Link
KR (1) KR100817275B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064771B1 (ko) * 2009-05-28 2011-09-14 희성전자 주식회사 엘이디 패키지
KR20130014898A (ko) * 2011-08-01 2013-02-12 엘지이노텍 주식회사 발광소자 패키지
KR20150144971A (ko) * 2014-06-18 2015-12-29 엘지이노텍 주식회사 발광 소자 패키지
KR101873585B1 (ko) * 2011-08-10 2018-07-02 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
TWI662153B (zh) * 2016-06-20 2019-06-11 Asm Technology Singapore Pte Ltd 包括參雜的銀層的鍍覆的引線框架

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603148B1 (en) * 1998-05-29 2003-08-05 Rohm Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603148B1 (en) * 1998-05-29 2003-08-05 Rohm Co., Ltd. Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064771B1 (ko) * 2009-05-28 2011-09-14 희성전자 주식회사 엘이디 패키지
KR20130014898A (ko) * 2011-08-01 2013-02-12 엘지이노텍 주식회사 발광소자 패키지
KR101911939B1 (ko) * 2011-08-01 2018-10-25 엘지이노텍 주식회사 발광소자 패키지
KR101873585B1 (ko) * 2011-08-10 2018-07-02 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
KR20150144971A (ko) * 2014-06-18 2015-12-29 엘지이노텍 주식회사 발광 소자 패키지
KR102221599B1 (ko) * 2014-06-18 2021-03-02 엘지이노텍 주식회사 발광 소자 패키지
TWI662153B (zh) * 2016-06-20 2019-06-11 Asm Technology Singapore Pte Ltd 包括參雜的銀層的鍍覆的引線框架

Similar Documents

Publication Publication Date Title
KR102603695B1 (ko) 발광 장치 및 이를 포함하는 차량용 램프
JP5999929B2 (ja) 発光素子パッケージ及びこれを利用した照明システム
KR101813495B1 (ko) 발광소자 패키지
JP5896758B2 (ja) Ｌｅｄ発光装置
EP2492982A2 (en) Light emitting device package
JP2007059781A (ja) サブマウント付発光素子および発光装置
KR100817275B1 (ko) 발광다이오드 패키지
KR20090082622A (ko) 발광 다이오드 패키지
KR100769718B1 (ko) 발광소자용 반사부재 및 이를 사용한 발광다이오드 패키지
KR20070000638A (ko) 고휘도 발광 다이오드 소자 및 그 제조방법
KR20090036311A (ko) 발광 다이오드 패키지
KR100730076B1 (ko) 발광 다이오드 패키지
KR20140004351A (ko) 발광 다이오드 패키지
JP2011101019A (ja) エッジライト式発光素子のパッケージハウジング及びパッケージ構造体
US9093281B2 (en) Luminescence device
US10608153B2 (en) Light emitting device package and light emitting apparatus having the same
KR20120001189A (ko) 발광 다이오드 패키지
KR101337600B1 (ko) 렌즈 장착식 발광다이오드 패키지
KR100912442B1 (ko) 표면실장형 발광다이오드 소자
KR101337602B1 (ko) 발광소자
KR20100079273A (ko) Ｌｅｄ 패키지
KR20110039228A (ko) 렌즈 장착식 발광다이오드 패키지
KR20110051176A (ko) 렌즈 장착식 발광다이오드 패키지
KR100969141B1 (ko) 발광 다이오드 패키지
KR101433261B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee