KR100808580B1 - 램버스 디램의 딜레이 록 루프 회로 - Google Patents

램버스 디램의 딜레이 록 루프 회로 Download PDF

Info

Publication number
KR100808580B1
KR100808580B1 KR1020010086602A KR20010086602A KR100808580B1 KR 100808580 B1 KR100808580 B1 KR 100808580B1 KR 1020010086602 A KR1020010086602 A KR 1020010086602A KR 20010086602 A KR20010086602 A KR 20010086602A KR 100808580 B1 KR100808580 B1 KR 100808580B1
Authority
KR
South Korea
Prior art keywords
signal
bias
converter
delay
phase detector
Prior art date
Application number
KR1020010086602A
Other languages
English (en)
Other versions
KR20030056398A (ko
Inventor
최영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010086602A priority Critical patent/KR100808580B1/ko
Publication of KR20030056398A publication Critical patent/KR20030056398A/ko
Application granted granted Critical
Publication of KR100808580B1 publication Critical patent/KR100808580B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 의한 램버스 디램의 딜레이 록 루프 회로에 의하면, 위상 검출부의 출력 신호에 따라 D/A 변환부와 레퍼런스 루프부의 딜레이 양을 조절하는 제 1 및 제 2 로컬 바이어스 발생부를 구비하므로써, 고주파수의 클럭 신호가 입력되더라도 균일하게 45°위상차가 나는 클럭 신호를 발생시킬 수 있다.
이를 위한 본 발명의 램버스 디램의 딜레이 록 루프 회로는 상기 구성을 갖는 본 발명에 의한 램버스 디램의 딜레이 록 루프 회로는, 바이어스 신호를 발생하는 바이어스 발생부와, 입력클럭신호와 기준클럭신호를 수신하여 그 위상차를 비교한 위상차검출신호를 발생하는 위상 검출부와, 상기 위상 검출부로부터 수신된 상기 위상차검출신호를 아날로그 전압으로 변환시켜 출력하는 D/A 변환부와, 수신된 입력클럭신호의 딜레이 양을 조절하여 45° 위상차가 나는 8개의 클럭 신호를 발생하고, 상기 D/A 변환부로 부터의 전압 신호에 의해 8개의 클럭 신호 중 하나를 선택하여 출력하는 레퍼런스 루프부와, 상기 위상 검출부의 출력 신호에 의해 상기 바이어스 발생부에서 수신된 바이어스신호의 전류량을 조절한 제 1 바이어스 신호를 상기 D/A 변환부로 발생하여 상기 D/A 변환부의 출력 전류의 량을 조절하는 제 1 로컬 바이어스 발생부와, 상기 위상 검출부의 출력 신호에 의해 상기 바이어스 발생부에서 수신된 바이어스신호의 전류량을 조절한 제 1 바이어스 신호를 상기 레퍼런스 루프부로 발생하여 상기 레퍼런스 루프부의 클럭 신호의 딜레이 량을 조절하는 제 2 로컬 바이어스 발생부를 구비한 것을 특징으로 한다.

Description

램버스 디램의 딜레이 록 루프 회로{CIRCUIT OF DELAY LOCKED LOOP FOR RAMBUS DRAM}
도 1은 종래 기술에 따른 램버스 디램의 딜레이 루프 회로의 레퍼런스 루프의 블록 구성도
도 2는 본 발명에 의한 램버스 디램의 딜레이 루프 회로의 레퍼런스 루프의 블록 구성도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 바이어스 발생부 20 : 제 1 로컬 바이어스 발생부
22 : 제 2 로컬 바이어스 발생부 30 : 레퍼런스 루프부
40 : 위상 검출부 50 : D/A 변환부
본 발명은 램버스(Rambus) 디램(DRAM)의 딜레이 록 루프(Delay locked loop ; DLL) 회로에 관한 것으로, 특히 고주파수의 클럭 신호가 입력되더라도 균일하게 45°위상차가 나는 클럭 신호를 발생시킬 수 있는 딜레이 록 루프 회로에 관 한 것이다.
일반적으로, 클럭 신호(clock)는 반도체집적회로나 각종 전자회로 등에서 신호를 처리할 때 기본신호로 사용된다. 반도체 메모리 장치에 사용되는 클럭 신호(clock)는 반도체 메모리 장치의 외부에서 입력되는 외부클럭신호와 반도체 메모리 장치의 내부에서 사용되는 내부클럭신호가 있다. 이 때, 외부클럭신호와 내부클럭신호의 차이를 듀티율(duyt ratio) 또는 듀티(duty)라 한다.
램버스 디램의 딜레이 록 루프(DLL)는 시스템의 외부에서 입력되는 클럭 신호를 수신하여 시스템 내부에 필요한 내부 클럭 신호를 상기 외부에서 입력된 클럭 신호의 위상과 동기화되도록 듀티(duty)를 보정하는 장치이다.
종래의 램버스 디램의 딜레이 록 루프(DLL)는 레퍼런스 루프(Reference Loop)와 파인 루프(Fine Loop)로 구성되어 있으며, 레퍼런스 루프에 의해 고주파수(High Frequency) 특성이 결정된다. 그런데, 레퍼런스 루프는 동작 주파수에 따라 바이어스 전류(Bias Current)가 고정되어 있기 때문에 고주파수로 갈수록 특성이 나빠지는 문제점이 있었다. 그러면, 첨부된 도면을 참조하여 종래의 램버스 디램의 딜레이 루프 회로에 대해 설명하기로 한다.
도 1은 종래 기술에 따른 램버스 디램의 딜레이 루프 회로의 블록 구성도이다. 상기 딜레이 루프 회로는 바이어스 발생부(1), 로컬 바이어스 발생부(2), 레퍼런스 루프(Reference Loop)부(3), 위상 검출부(4) 및 D/A 변환부(Digital to Analog Converter)(5)로 구성되어 있다.
상기 바이어스 발생부(1)는 입력클럭신호(CLK_IN)를 수신하여 상기 D/A 변환 부(5) 및 상기 로컬 바이어스 발생부(2)로 바이어스 신호 및 입력클럭신호(CLK_IN)를 전송한다.
상기 로컬 바이어스 발생부(2)는 상기 바이어스 발생부(1)로부터 입력클럭신호(CLK_IN)를 수신하여 상기 레퍼런스 루프부(3)로 전송한다.
상기 위상 검출부(4)는 상기 레퍼런스 루프부(3)로부터 입력클럭신호(CLK_IN)와 기준클럭신호(CLK_Ref)를 수신하여 그 위상차를 비교한 위상차검출신호를 발생한다.
상기 D/A 변환부(5)는 상기 바이어스 발생부(1)로 부터의 바이어스 신호에 의해 상기 위상 검출부(4)로부터 수신된 상기 위상차검출신호를 아날로그 전압으로 변환시켜 출력한다.
상기 레퍼런스 루프부(3)는 상기 로컬 바이어스 발생부(2)로부터 수신된 입력클럭신호의 딜레이 양을 조절하여 45° 위상차가 나는 8개의 클럭 신호를 발생하고, 상기 D/A 변환부(5)로 부터의 전압 신호에 의해 8개의 클럭 신호 중 하나를 선택하여 출력한다. 이때, 레퍼런스 루프부(3)에서 출력되는 클럭 신호는 도면에는 도시되지 않았지만, 파인 루프(Fine Loop)로 입력되어 입력클럭신호와 위상 차이를 를 보상한 클럭 신호를 발생한다.
상기 구조에서, 초기 리셋(Reset)이 되면 레퍼런스 루프의 딜레이가 최소가 되도록 상기 D/A 변환부(5)는 최대의 전류를 발생하게 된다. 이때, 상기 위상 검출부(4)의 출력값은 항상 '1'을 갖는다. 이때, 상기 위상 검출부(4)의 출력값이 '1'이면 상기 D/A 변환부(5)는 출력 전류를 줄이도록 동작되어 상기 레퍼런스 루프 부(3)가 정확하게 45°차이가 나는 8개의 클럭 신호를 발생하도록 한다.
그런데, 초기의 설계범위에서 약간이라도 벗어난 고주파수의 클럭이 입력되면, 초기에 위상 검출부(4)의 값이 0이 된다. 이때, 레퍼런스 루프는 45°차이가 나는 8개의 클럭 신호를 발생하기 위해서 딜레이를 더 작게 만들어야 하는데, 상기 D/A 변환부(5)가 이미 최대의 전류를 발생하고 있기 때문에 더이상의 딜레이를 작게 만들 수가 없다. 이럴 경우, 최종 테스트(test)시 고주파수 특성이 나쁘게 된다.
이와 같이, 종래 기술에 따른 램버스 디램의 딜레이 록 루프 회로는 초기 리셋(Reset) 후 위상 검출부(4)가 0°의 클럭과 180°위상차가 나는 클럭의 인버팅된 두 신호를 비교하여 45°차이가 나는 클럭을 8개 만들어 낸다. 이때, 레퍼런스 루프에 들어가는 전류는 일정한 값으로 고정되어 있다. 그런데, 목표로 설정했던 클럭 주파수보다 높은 주파수를 갖는 클럭이 입력되면 종래의 딜레이 록 루프 회로는 45°위상차가 나는 균일한 클럭을 발생시키지 못하는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 고주파수의 클럭 신호가 입력되더라도 균일하게 45°위상차가 나는 클럭 신호를 발생시킬 수 있는 딜레이 록 루프 회로를 제공하는데 있다.
상기 구성을 갖는 본 발명에 의한 램버스 디램의 딜레이 록 루프 회로는,
바이어스 신호를 발생하는 바이어스 발생부와,
입력클럭신호와 기준클럭신호를 수신하여 그 위상차를 비교한 위상차검출신호를 발생하는 위상 검출부와,
상기 위상 검출부로부터 수신된 상기 위상차검출신호를 아날로그 전압으로 변환시켜 출력하는 D/A 변환부와,
수신된 입력클럭신호의 딜레이 양을 조절하여 45° 위상차가 나는 8개의 클럭 신호를 발생하고, 상기 D/A 변환부로 부터의 전압 신호에 의해 8개의 클럭 신호 중 하나를 선택하여 출력하는 레퍼런스 루프부와,
상기 위상 검출부의 출력 신호에 의해 상기 바이어스 발생부에서 수신된 바이어스신호의 전류량을 조절한 제 1 바이어스 신호를 상기 D/A 변환부로 발생하여 상기 D/A 변환부의 출력 전류의 량을 조절하는 제 1 로컬 바이어스 발생부와,
상기 위상 검출부의 출력 신호에 의해 상기 바이어스 발생부에서 수신된 바이어스신호의 전류량을 조절한 제 1 바이어스 신호를 상기 레퍼런스 루프부로 발생하여 상기 레퍼런스 루프부의 클럭 신호의 딜레이 량을 조절하는 제 2 로컬 바이어스 발생부를 구비한 것을 특징으로 한다.
상기 제 1 및 제 2 로컬 바이어스 발생부는 전류 미러 구조를 갖는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2는 본 발명에 의한 램버스 디램의 딜레이 루프 회로의 블록 구성도이다.
상기 딜레이 루프 회로는 바이어스 발생부(10), 제 1 및 제 2 로컬 바이어스 발생부(20)(22), 레퍼런스 루프부(30), 위상 검출부(40) 및 D/A 변환부(Digital to Analog Converter)(50)를 구비한다.
상기 바이어스 발생부(10)는 입력클럭신호(CLK_IN)를 수신하여 상기 제 1 및 제 2 로컬 바이어스 발생부(20)(22)로 바이어스 신호를 발생한다.
상기 제 1 로컬 바이어스 발생부(20)는 상기 위상 검출부(40)의 출력 신호에 의해 상기 바이어스 발생부(10)로부터 수신된 바이어스신호의 전류량을 조절하여 상기 D/A 변환부(50)로 출력한다.
상기 제 2 로컬 바이어스 발생부(22)는 상기 위상 검출부(40)의 출력 신호에 의해 상기 바이어스 발생부(10)로부터 수신된 바이어스신호의 전류량을 조절하여 상기 레퍼런스 루프부(30)로 출력한다.
이때, 상기 위상 검출부(40)의 출력 신호값이 '0'이면 상기 제 1 및 제 2 로컬 바이어스 발생부(20)(22)는 출력 전류값을 증가시켜 전체적인 딜레이를 작게하므로써 고주파 특성을 개선할 수 있다.
상기 위상 검출부(40)는 상기 레퍼런스 루프부(30)로부터 입력클럭신호(CLK_IN)와 기준클럭신호(CLK_Ref)를 수신하여 그 위상차를 비교한 위상차검출신호('0' 또는 '1')를 상기 제 1 및 제 2 로컬 바이어스 발생부(20)(22)와 상기 D/A 변환부(50)로 발생한다.
상기 D/A 변환부(50)는 상기 제 1 로컬 바이어스 발생부(20)로 부터의 바이어스 신호에 의해 상기 위상 검출부(40)로부터 수신된 상기 위상차검출신호를 아날 로그 전압으로 변환시켜 출력한다.
상기 레퍼런스 루프부(30)는 상기 제 2 로컬 바이어스 발생부(22)로부터 수신된 바이어스 신호에 의해 입력클럭신호의 딜레이 양을 조절하여 45° 위상차가 나는 8개의 클럭 신호를 발생하고, 상기 D/A 변환부(50)로 부터의 전압 신호에 의해 8개의 클럭 신호 중 하나를 선택하여 출력한다. 이때, 레퍼런스 루프부(30)에서 출력되는 클럭 신호는 도면에는 도시되지 않았지만, 파인 루프(Fine Loop)로 입력되어 입력클럭신호와 위상 차이를 를 보상한 클럭 신호를 발생한다.
그러면, 상기 구성을 갖는 본 발명의 딜레이 록 루프 회로에 대해 설명하기로 한다.
먼저, 초기 리셋(Reset)이 되면 레퍼런스 루프의 딜레이가 최소가 되도록 상기 D/A 변환부(50)는 최대의 전류를 발생하게 된다. 이때, 상기 위상 검출부(40)의 출력값은 항상 '1'을 갖는다. 이때, 상기 위상 검출부(40)의 출력값이 '1'이면 상기 제 1 로컬 바이어스 발생부(20)는 상기 D/A 변환부(50)의 출력 전류를 줄임으로써 상기 레퍼런스 루프부(30)가 정확하게 45°차이가 나는 8개의 클럭 신호를 발생하도록 한다.
그런데, 초기의 설계범위에서 약간이라도 벗어난 고주파수의 클럭이 입력되면, 초기에 위상 검출부(40)의 값이 0이 된다. 이 경우, 레퍼런스 루프부(30)는 45°차이가 나는 8개의 클럭 신호를 발생하기 위해서 딜레이를 더 작게 만들어야 한다.
따라서, 본 발명에서는 상기 위상 검출부(40)의 출력 신호가 '0'일 경우 제 1 및 제 2 로컬 바이어스 발생부(20)(22)의 출력 바이어스 전류를 증가시켜 상기 D/A 변환부(50)와 레퍼런스 루프부(30)의 동작을 제어하므로써, 전체적인 딜레이를 작게하여 고주파수 특성을 개선시켰다.
이상에서 설명한 바와 같이, 본 발명에 의한 램버스 디램의 딜레이 록 루프에 의하면, 위상 검출부(40)의 출력 신호에 따라 D/A 변환부(50)와 레퍼런스 루프부(30)의 딜레이 양을 조절하는 제 1 및 제 2 로컬 바이어스 발생부(20)(22)를 구비하므로써, 고주파수의 클럭 신호가 입력되더라도 균일하게 45°위상차가 나는 클럭 신호를 발생시킬 수 있다. 그러므로, 고주파수 특성을 강화시켜 하이 스피드(High Speed) 수율(yield)을 향상시킬 수 있어 웨이퍼당 많은 제품을 확보할 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 램버스 디램의 딜레이 록 루프에 있어서,
    바이어스 신호를 발생하는 바이어스 발생부와,
    입력클럭신호와 기준클럭신호를 수신하여 그 위상차를 비교한 위상차검출신호를 발생하는 위상 검출부와,
    상기 위상 검출부로부터 수신된 상기 위상차검출신호를 아날로그 전압으로 변환시켜 출력하는 D/A 변환부와,
    수신된 입력클럭신호의 딜레이 양을 조절하여 45° 위상차가 나는 8개의 클럭 신호를 발생하고, 상기 D/A 변환부로 부터의 전압 신호에 의해 8개의 클럭 신호 중 하나를 선택하여 출력하는 레퍼런스 루프부와,
    상기 위상 검출부의 출력 신호에 의해 상기 바이어스 발생부에서 수신된 바이어스신호의 전류량을 조절한 제 1 바이어스 신호를 상기 D/A 변환부로 발생하여 상기 D/A 변환부의 출력 전류의 량을 조절하는 제 1 로컬 바이어스 발생부와,
    상기 위상 검출부의 출력 신호에 의해 상기 바이어스 발생부에서 수신된 바이어스신호의 전류량을 조절한 제 2 바이어스 신호를 상기 레퍼런스 루프부로 발생하여 상기 레퍼런스 루프부의 클럭 신호의 딜레이 량을 조절하는 제 2 로컬 바이어스 발생부를 구비한 것을 특징으로 하는 램버스 디램의 딜레이 록 루프 회로.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 로컬 바이어스 발생부는 전류 미러 구조를 갖는 것을 특징으로 하는 램버스 디램의 딜레이 록 루프 회로.
KR1020010086602A 2001-12-28 2001-12-28 램버스 디램의 딜레이 록 루프 회로 KR100808580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086602A KR100808580B1 (ko) 2001-12-28 2001-12-28 램버스 디램의 딜레이 록 루프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086602A KR100808580B1 (ko) 2001-12-28 2001-12-28 램버스 디램의 딜레이 록 루프 회로

Publications (2)

Publication Number Publication Date
KR20030056398A KR20030056398A (ko) 2003-07-04
KR100808580B1 true KR100808580B1 (ko) 2008-02-28

Family

ID=32214596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086602A KR100808580B1 (ko) 2001-12-28 2001-12-28 램버스 디램의 딜레이 록 루프 회로

Country Status (1)

Country Link
KR (1) KR100808580B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167247B1 (ko) * 1995-07-15 1999-02-01 문정환 디램의 지연 특성 보상 회로
KR100256816B1 (ko) * 1997-06-30 2000-05-15 김영환 지연 로크 루프 장치
KR20000028629A (ko) * 1998-10-20 2000-05-25 아끼구사 나오유끼 Ｄｌｌ 회로를 내장하는 집적 회로 장치
KR20010098685A (ko) * 2000-04-18 2001-11-08 가네꼬 히사시 Ｄｌｌ 회로
KR100303921B1 (ko) * 1997-11-21 2001-11-22 박종섭 반도체메모리소자의dll회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167247B1 (ko) * 1995-07-15 1999-02-01 문정환 디램의 지연 특성 보상 회로
KR100256816B1 (ko) * 1997-06-30 2000-05-15 김영환 지연 로크 루프 장치
KR100303921B1 (ko) * 1997-11-21 2001-11-22 박종섭 반도체메모리소자의dll회로
KR20000028629A (ko) * 1998-10-20 2000-05-25 아끼구사 나오유끼 Ｄｌｌ 회로를 내장하는 집적 회로 장치
KR20010098685A (ko) * 2000-04-18 2001-11-08 가네꼬 히사시 Ｄｌｌ 회로

Also Published As

Publication number Publication date
KR20030056398A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100437611B1 (ko) 혼합형 지연 록 루프 회로
US7202719B2 (en) Method and apparatus for frequency synthesis
US6975522B2 (en) Device and method for inhibiting power fluctuation
US5619170A (en) PLL timing generator with voltage controlled oscillator
US7215165B2 (en) Clock generating circuit and clock generating method
US7667509B2 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
US7102404B2 (en) Interpolator circuit
US5345186A (en) Retriggered oscillator for jitter-free phase locked loop frequency synthesis
US6999547B2 (en) Delay-lock-loop with improved accuracy and range
CN117097330A (zh) 延迟自校准电路、直接数字频率合成器及延迟自校准方法
US7002383B1 (en) Method and apparatus for synthesizing a clock signal using a compact and low power delay locked loop (DLL)
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US6970029B2 (en) Variable-delay signal generators and methods of operation therefor
KR100400316B1 (ko) 클럭 동기 장치
KR100829453B1 (ko) Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
KR100808580B1 (ko) 램버스 디램의 딜레이 록 루프 회로
KR100541684B1 (ko) 지연 동기 루프 장치
JP2003264452A (ja) 半導体集積回路装置およびデジタルカメラシステム
US20090278578A1 (en) Delay locked loop circuit and delay locking method
US20110285419A1 (en) Semiconductor integrated circuit for generating clock signals
KR100784028B1 (ko) 지연 동기 루프
JP2005354271A (ja) 半導体装置、クロック位相調整回路、送信回路及び受信回路。
US6940331B2 (en) Delayed tap signal generating circuit for controlling delay by interpolating two input clocks
KR102041471B1 (ko) 반도체 장치
KR100892636B1 (ko) 반도체 집적 회로의 클럭 제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee