KR100807991B1 - Voltage level detecting circuit - Google Patents
Voltage level detecting circuit Download PDFInfo
- Publication number
- KR100807991B1 KR100807991B1 KR1020070015379A KR20070015379A KR100807991B1 KR 100807991 B1 KR100807991 B1 KR 100807991B1 KR 1020070015379 A KR1020070015379 A KR 1020070015379A KR 20070015379 A KR20070015379 A KR 20070015379A KR 100807991 B1 KR100807991 B1 KR 100807991B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- sensing
- level
- response
- pumping
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/155—Indicating the presence of voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Abstract
Description
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1의 종래의 전압레벨 감지회로를 나타내는 도면으로서, 승압전압(VPP) 발생기에 사용되는 전압레벨 감지회로이다.1 is a diagram illustrating a conventional voltage level detecting circuit of FIG. 1, which is a voltage level detecting circuit used in a boosted voltage (VPP) generator.
도 2는 본 발명의 일실시예에 따른 전압레벨 감지회로를 나타내는 도면이다.2 is a diagram illustrating a voltage level sensing circuit according to an exemplary embodiment of the present invention.
도 3은 본 발명과 종래기술에서의 감지 인에이블 신호의 활성화 초기의 감지응답신호의 풀다운 속도를 비교하는 도면이다.3 is a diagram comparing the pull-down rate of the detection response signal of the initial activation of the detection enable signal in the present invention and the prior art.
도 4는 본 발명의 레벨 감지회로가 적용되는 펌핑전압 발생기를 나타내는 도면이다.4 is a diagram illustrating a pumping voltage generator to which the level sensing circuit of the present invention is applied.
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 전압레벨 감지회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a voltage level sensing circuit of a semiconductor device.
반도체 장치, 특히 반도체 메모리 장치에서는 전원전압보다 높은 레벨을 갖는 펌핑전압이 부분적으로 사용되고 있으며, 이러한 펌핑전압을 발생하기 위한 펌핑전압 발생기가 구비된다. 이와 같은 펌핑전압은 여러 내부회로에서 사용되므로, 시간이 지남에 따라 전하량이 감소되어 그 레벨이 떨어지게 된다. 따라서, 반도체 메모리 장치는 펌핑전압의 레벨을 감지하는 전압레벨 감지회로를 구비하고, 이 전압레벨 감지회로가 펌핑전압의 레벨을 감지하여, 펌핑전압의 레벨이 소정의 타겟전압에 도달하지 못하였을 때, 펌핑 동작을 수행하여 펌핑전압의 레벨을 복원한다.In a semiconductor device, in particular, a semiconductor memory device, a pumping voltage having a level higher than a power supply voltage is partially used, and a pumping voltage generator for generating the pumping voltage is provided. Since the pumping voltage is used in various internal circuits, the amount of charge decreases over time, and the level thereof drops. Therefore, the semiconductor memory device includes a voltage level sensing circuit for sensing the level of the pumping voltage, and when the voltage level sensing circuit senses the level of the pumping voltage, the level of the pumping voltage does not reach a predetermined target voltage. The pumping operation is performed to restore the level of the pumping voltage.
이러한 펌핑전압 발생기는 소정의 감지 인에이블 신호에 응답하여 인에이블되며, 이때, 신속히 펌핑전압의 레벨을 감지하는 것이 요구된다.Such a pumping voltage generator is enabled in response to a predetermined sensing enable signal, and at this time, it is required to quickly sense the level of the pumping voltage.
도 1의 종래의 전압레벨 감지회로를 나타내는 도면으로서, 승압전압(VPP) 발생기에 사용되는 전압레벨 감지회로이다. 도 1에서, 펌핑전압은 승압전압(VPP)에 해당된다.1 is a diagram illustrating a conventional voltage level sensing circuit of FIG. In FIG. 1, the pumping voltage corresponds to a boost voltage VPP.
도 1을 참조하면, 전압레벨 감지회로에는, 레벨 감지부(10)가 포함된다. 상기 레벨 감지부(10)로부터 제공되는 감지응답신호(/DET)는, 상기 승압전압(VPP)이 타겟전압 이하일 때, "L"로 활성화되며, 상기 승압전압(VPP)이 타겟전압보다 높을 때에는, "H"의 비활성화 상태로 된다.Referring to FIG. 1, the voltage level sensing circuit includes a
상기 감지응답신호(/DET)는 2개의 인버터로 구성되는 버퍼부(31), 풀업전압을 기준전압(VREF)에서 전원전압(VDD)으로 레벨 쉬프트시키는 레벨 쉬프터(33) 및 반전 인버터(35)를 거쳐, 펌핑 인에이블 신호(ENPUM)로 출력된다.The detection response signal / DET includes a
한편, 감지응답신호(/DET)는, 상기 감지 인에이블 신호(DETON)가 "L"의 비활 성화될 때에도, "H"의 비활성화 상태이다. 그리고, 감지 인에이블 신호(DETON)가 "H"로 활성화될 때, 상기 레벨 감지부(10)가 인에이블되어서, 승압전압(VPP)의 레벨에 대한 감지를 시작한다. 이 경우, 상기 감지응답신호(/DET)는 신속히 "L"로 제어되어 되는 것이 요구된다.On the other hand, the sensing response signal / DET is in an inactive state of "H" even when the sensing enable signal DETON is deactivated of "L". When the sensing enable signal DETON is activated with “H”, the
그런데, 도 1에 도시되는 종래의 전압레벨 감지회로에서는, 상기 감지 인에이블 신호(DETON)가 "H"로 활성화될 때, 상기 감지응답신호(/DET)가 "H"에서 "L"로의 천이를 위한 전류의 디스차아지는 오직 상기 레벨 감지부(10)의 전류패스(PASS11)을 통해서만 이루어 진다.However, in the conventional voltage level sensing circuit shown in FIG. 1, when the sensing enable signal DETON is activated as "H", the sensing response signal / DET transitions from "H" to "L". Discharge of the current for is made only through the current path (PASS11) of the level sensor (10).
따라서, 종래의 전압레벨 감지회로에서는, 인에이블 초기에 펌핑전압의 레벨을 신속히 감지할 수 없다는 문제점을 지닌다.Therefore, the conventional voltage level detection circuit has a problem that it is not possible to quickly detect the level of the pumping voltage at the beginning of the enable.
따라서, 본 발명의 목적은 감지 인에이블 신호의 활성화에 응답하는 감지응답신호의 활성화 속도를 개선하여, 인에이블 초기에 펌핑전압의 레벨을 신속히 감지할 수 있는 전압레벨 감지회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a voltage level sensing circuit capable of quickly detecting the level of the pumping voltage at the early stage of the enable by improving the activation speed of the sensing response signal in response to the activation of the sensing enable signal.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 펌핑전압의 레벨을 감지하는 전압레벨 감지회로에 관한 것이다. 본 발명의 펌핑전압의 레벨을 감지하는 전압레벨 감지회로는 감지 인에이블 신호의 활성화에 응답하여 인에이블되 며, 타겟전압에 대한 상기 펌핑전압의 레벨을 감지하여, 감지된 결과에 따라 활성화되는 감지응답신호를 발생하는 레벨 감지부; 및 상기 감지응답신호를 활성화시키기 위하여 상기 감지 인에이블 신호에 응답하되, 상기 감지응답신호의 활성화에 의하여 디스에이블되는 초기 응답부를 구비한다.One aspect of the present invention for achieving the above technical problem relates to a voltage level detection circuit for detecting the level of the pumping voltage. The voltage level detection circuit for detecting the level of the pumping voltage of the present invention is enabled in response to the activation of the detection enable signal, and detects the level of the pumping voltage with respect to the target voltage, the detection is activated according to the detected result A level detector for generating a response signal; And an initial response unit responsive to the sensing enable signal to activate the sensing response signal, but disabled by activation of the sensing response signal.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. In understanding the drawings, it should be noted that like parts are intended to be represented by the same reference numerals as much as possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 전압레벨 감지회로를 나타내는 도면이다. 도 2를 참조하면, 본 발명의 전압레벨 감지회로는 레벨 감지부(100) 및 초기응답부(200)를 구비한다.2 is a diagram illustrating a voltage level sensing circuit according to an exemplary embodiment of the present invention. Referring to FIG. 2, the voltage level sensing circuit of the present invention includes a
상기 레벨 감지부(100)는 감지 인에이블 신호(DETON)의 "H"로의 활성화에 응답하여 인에이블되며, 소정의 타겟전압에 대한 상기 펌핑전압의 레벨을 감지한다. 본 실시예에서, 상기 펌핑전압은 승압전압(VPP)이다. 상기 레벨 감지부(100)로부터 제공되는 감지응답신호(/DET)는 상기 감지된 결과에 따라 활성화된다. 구체적으로, 상기 감지응답신호(/DET)는, 상기 승압전압(VPP)이 소정의 목표전압 이하일 때 "L" 로 활성화되며, 상기 승압전압(VPP)이 목표전압보다 높을 때에는 "H"의 비활성화 상태이다. 또한, 감지응답신호(/DET)는, 상기 감지 인에이블 신호(DETON)가 "L"의 비활성화될 때에도, "H"의 비활성화 상태이다.The
상기 레벨 감지부(100)는 구체적으로 풀업수단(120) 및 풀다운수단(110)을 구비한다. 상기 풀업수단(120)은 상기 승압전압(VPP)에 게이팅되어, 상기 감지응답신호(/DET)의 전압레벨을 풀업한다. 상기 풀다운수단(110)은 상기 감지 인에이블 신호(DETON)의 "H"로의 활성화에 응답하여 인에이블되며, 소정의 기준전압(VREF)에 게이팅된다. 즉, 상기 감지응답신호(/DET)의 전압레벨은 상기 풀다운수단(110)을 통하여 형성되는 제1 전류패스(PASS21)로 풀다운한다.In detail, the
상기 초기 응답부(200)는 상기 감지응답신호(/DET)를 활성화시키기 위하여, 상기 감지 인에이블 신호(DETON)의 "H"로의 활성화에 응답한다. 그리고, 상기 초기 응답부(200)는 상기 감지응답신호(/DET)의 "H"로의 활성화에 의하여 디스에이블된다.The
상기 초기 응답부(200)는 구체적으로 제1 트랜지스터(210) 및 제2 트랜지스터(220)를 구비하며, 응답 버퍼(230)를 더 구비한다.In detail, the
상기 제1 트랜지스터(210)는, 상기 감지응답신호(/DET)의 "H"로의 비활성화에 응답하여, 턴온되며, 바람직하기로는 NMOS 트랜지스터이다. 그리고, 상기 제2 트랜지스터(220)는 상기 감지 인에이블 신호(DETON)의 "H"로의 활성화에 응답하여, 턴온되며, 상기 감지응답신호(/DET)와 전압공급원인 접지전압(VSS) 사이에 상기 제1 트랜지스터(210)와 직렬적으로 형성된다. 바람직하기로는, 상기 제2 트랜지스 터(220)도 NMOS 트랜지스터이다.The
상기 응답버퍼(230)는 상기 감지응답신호(/DET)를 버퍼링하여 상기 제1 트랜지스터(210)를 게이팅한다.The
보다 자세히 기술하면, 상기 감지 인에이블 신호(DETON)가 "L"로 비활성화되어 있는 동안에는, 상기 감지응답신호(/DET)는 "H" 쪽의 비활성화 상태이다. 그러므로, 상기 응답버퍼(230)의 출력신호(/N230)는 "H" 상태이다. 이때, 상기 감지 인에이블 신호(DETON)가 "H"로 활성화되면, 상기 감지응답신호(/DET)는 상기 풀다운수단(220)에 형성되는 제1 전류패스(PASS21) 및 상기 제1 및 제2 트랜지스터(210, 220)를 통하여 형성되는 제2 전류패스(PASS22)로 풀다운되어, "L"로 활성화된다.In more detail, while the sensing enable signal DETON is inactivated to "L", the sensing response signal / DET is inactive to the "H" side. Therefore, the output signal / N230 of the
이와 같이, 본 발명의 전압레벨 감지회로에서는, 상기 감지 인에이블 신호(DETON)가 "H"로 활성화될 때, 상기 감지응답신호(/DET)는 상기 제1 전류패스(PASS21) 및 제2 전류패스(PASS22)에 의하여 풀다운된다.As described above, in the voltage level sensing circuit of the present invention, when the sensing enable signal DETON is activated as "H", the sensing response signal / DET is the first current path PASS21 and the second current. Pulled down by pass PASS22.
따라서, 본 발명의 전압레벨 감지회로에 의하면, 도 3에 도시되는 바와 같이, 풀다운 수단의 전류패스(PASS11, 도 1 참조)를 통해서만 풀단운되는 종래의 전압레벨 감지회로와 비교하여, 상기 감지응답신호(/DET)의 풀다운 즉, 활성화 속도는 현저히 개선된다.Therefore, according to the voltage level sensing circuit of the present invention, as shown in FIG. 3, the sensing response is compared with the conventional voltage level sensing circuit which is pulled down only through the current path PASS11 (see FIG. 1) of the pull-down means. The pull down of the signal / DET, that is, the activation speed, is significantly improved.
그러므로, 본 발명의 전압레벨 감지회로에 의하면, 상기 감지 인에이블 신호(DETON)의 활성화 초기 즉, 인에이블 초기에 펌핑전압(본 실시예에서는, 승압전압(VPP))의 레벨을 신속히 감지할 수 있게 된다.Therefore, according to the voltage level detecting circuit of the present invention, it is possible to quickly detect the level of the pumping voltage (in this embodiment, the boosted voltage VPP) at the initial stage of activation of the sensing enable signal DETON, that is, at the beginning of the enable. Will be.
다시 도 2를 참조하면, 본 발명의 전압레벨 감지회로는 출력버퍼(300)를 더 구비한다. 상기 출력버퍼(300)는 상기 감지응답신호(/DET)를 버퍼링하여 출력한다. 구체적으로, 상기 출력버퍼(300)에 포함되는 2개의 인버터(310, 320)는 상기 감지응답신호(/DET)를 버퍼링한다. 그리고, 레벨 쉬프터(330)는 풀업전압을 기준전압(VREF)에서 전원전압(VDD)으로 레벨 쉬프트시킨다. 또한, 인버터(340)는 상기 레벨 쉬프터(330)의 출력신호를 반전시켜, 상기 펌핑 인에이블 신호(ENPUM)로 출력한다.Referring back to FIG. 2, the voltage level sensing circuit of the present invention further includes an
본 발명의 전압레벨 감지회로는 외부에서 공급되는 전압을 펌핑하여, 승압전압 등의 펌핑전압을 발생하는 전압펌핑 발생기에 적용될 수 있다.The voltage level sensing circuit of the present invention may be applied to a voltage pumping generator that pumps a voltage supplied from an external source and generates a pumping voltage such as a boosted voltage.
도 4는 본 발명의 레벨 감지회로가 적용되는 펌핑전압 발생기를 나타내는 도면이다. 도 4를 참조하면, 펌핑전압 발생기(GPUM)는 펌핑회로(CPUM) 및 도 2에 도시되는 바와 같은 본 발명의 전압레벨 감지회로(DVOL)를 포함한다.4 is a diagram illustrating a pumping voltage generator to which the level sensing circuit of the present invention is applied. Referring to FIG. 4, the pumping voltage generator GPUM includes a pumping circuit CPUM and a voltage level sensing circuit DVOL of the present invention as shown in FIG. 2.
상기 펌핑회로(CPUM)는 감지응답신호(/DET)에 연동되는 펌핑 인에이블 신호(ENPUM)에 응답하여 인에이블되어서, 외부에서 공급되는 외부전압(VDD)을 펌핑하여 펌핑전압(VPP)을 발생하도록 구동된다. The pumping circuit CPUM is enabled in response to the pumping enable signal ENPUM linked to the detection response signal / DET, thereby pumping an external voltage VDD supplied from the outside to generate a pumping voltage VPP. Is driven to.
바람직하기로는, 상기 펌핑회로(CPUM)는 오실레이터(COS) 및 펌핑기(CPM)를 구비한다. 상기 오실레이터(COS)는 상기 펌핑 인에이블 신호(ENPUM)에 응답하여 인에이블되어, 소정의 주기로 발진하는 발진신호(VOSC)를 생성한다. 그리고, 상기 오실레이터(COS)는 상기 펌핑 인에이블 신호(ENPUM)의 비활성화에 응답하여 디스에이블된다.Preferably, the pumping circuit CPUM includes an oscillator COS and a pumping machine CPM. The oscillator COS is enabled in response to the pumping enable signal ENPUM to generate an oscillation signal VOSC oscillating at a predetermined cycle. The oscillator COS is disabled in response to deactivation of the pumping enable signal ENPUM.
상기 펌핑기(CPM)는 상기 발진신호(VOSC)의 발진에 따라, 상기 외부전 압(VDD)를 펌핑하여, 상기 펌핑전압(VPP)를 생성한다.The pumping pump CPM generates the pumping voltage VPP by pumping the external voltage VDD according to the oscillation of the oscillation signal VOSC.
상기 전압레벨 감지회로(DVOL)는 감지 인에이블 신호(DETON)에 응답하여 인에이블되며, 상기 펌핑전압(VPP)의 레벨을 감지한다. 그리고, 상기 전압레벨 감지회로(DVOL)로 부터 출력되는 상기 펌핑 인에이블 신호(ENPUM) 및 상기 감지응답신호(/DET)는 상기 전압레벨 감지회로(DVOL)에 의하여 감지된 결과에 따라 활성화된다. 즉, 상기 펌핑전압(VPP)의 타겟전압보다 낮을 때, 상기 감지응답신호(/DET)는 "L"로 활성화되고, 상기 펌핑 인에이블 신호(ENPUM)는 "H"로 활성화된다. The voltage level sensing circuit DVOL is enabled in response to the sensing enable signal DETON and senses the level of the pumping voltage VPP. The pumping enable signal ENPUM and the sensing response signal / DET output from the voltage level sensing circuit DVOL are activated according to a result detected by the voltage level sensing circuit DVOL. That is, when it is lower than the target voltage of the pumping voltage VPP, the sensing response signal / DET is activated with "L", and the pumping enable signal ENPUM is activated with "H".
본 발명의 전압레벨 감지회로를 적용하는 펌핑전압 발생기에서는, 감지 인에이블 신호의 활성화에 응답하는 감지응답신호의 활성화 속도가 현저히 개선된다. 따라서, 인에이블 초기에, 펌핑전압은 신속히 타겟전압으로 생성될 수 있다.In the pumping voltage generator to which the voltage level sensing circuit of the present invention is applied, the activation speed of the sensing response signal in response to the activation of the sensing enable signal is remarkably improved. Thus, at the beginning of the enable, the pumping voltage can be quickly generated to the target voltage.
본 발명의 전압레벨 감지회로에서는, 상기 감지 인에이블 신호가 활성화될 때, 상기 감지응답신호는 제1 전류패스 및 제2 전류패스에 의하여 풀다운된다. 따라서, 본 발명의 전압레벨 감지회로에 의하면, 감지 인에이블 신호의 활성화에 응답하는 감지응답신호의 활성화 속도가 현저히 개선되어, 인에이블 초기에 펌핑전압의 레벨을 신속히 감지할 수 있다.In the voltage level sensing circuit of the present invention, when the sensing enable signal is activated, the sensing response signal is pulled down by the first current path and the second current path. Therefore, according to the voltage level sensing circuit of the present invention, the activation speed of the sensing response signal in response to the activation of the sensing enable signal is remarkably improved, so that the level of the pumping voltage can be quickly detected at the beginning of the enabling.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070015379A KR100807991B1 (en) | 2007-02-14 | 2007-02-14 | Voltage level detecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070015379A KR100807991B1 (en) | 2007-02-14 | 2007-02-14 | Voltage level detecting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100807991B1 true KR100807991B1 (en) | 2008-03-03 |
Family
ID=39397199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070015379A KR100807991B1 (en) | 2007-02-14 | 2007-02-14 | Voltage level detecting circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100807991B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200097009A (en) * | 2019-02-07 | 2020-08-18 | (주)피델릭스 | Pumping voltage generation circuit in semiconductor memory device for reducing overshoot |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990061021A (en) * | 1997-12-31 | 1999-07-26 | 김영환 | High voltage generator |
JPH11242893A (en) | 1997-12-26 | 1999-09-07 | Sony Corp | Non-volatile semiconductor storage device and its data write-in method |
KR20000015369A (en) * | 1998-08-28 | 2000-03-15 | 윤종용 | Initialization circuit of semiconductor memory apparatus |
KR20010001583A (en) * | 1999-06-07 | 2001-01-05 | 윤종용 | A Vpp generator of a semiconductor memory device |
KR20010039343A (en) * | 1999-10-30 | 2001-05-15 | 박종섭 | High voltage level detector for stable high voltage generation device to the change of external supply voltage |
KR20060102921A (en) * | 2005-03-25 | 2006-09-28 | 주식회사 하이닉스반도체 | High voltage switch circuit of non-volatile memory device |
KR20070100060A (en) * | 2006-04-06 | 2007-10-10 | 주식회사 하이닉스반도체 | Internal voltage generating apparatus of semiconductor memory |
-
2007
- 2007-02-14 KR KR1020070015379A patent/KR100807991B1/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242893A (en) | 1997-12-26 | 1999-09-07 | Sony Corp | Non-volatile semiconductor storage device and its data write-in method |
KR19990061021A (en) * | 1997-12-31 | 1999-07-26 | 김영환 | High voltage generator |
KR20000015369A (en) * | 1998-08-28 | 2000-03-15 | 윤종용 | Initialization circuit of semiconductor memory apparatus |
KR20010001583A (en) * | 1999-06-07 | 2001-01-05 | 윤종용 | A Vpp generator of a semiconductor memory device |
KR20010039343A (en) * | 1999-10-30 | 2001-05-15 | 박종섭 | High voltage level detector for stable high voltage generation device to the change of external supply voltage |
KR20060102921A (en) * | 2005-03-25 | 2006-09-28 | 주식회사 하이닉스반도체 | High voltage switch circuit of non-volatile memory device |
KR20070100060A (en) * | 2006-04-06 | 2007-10-10 | 주식회사 하이닉스반도체 | Internal voltage generating apparatus of semiconductor memory |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200097009A (en) * | 2019-02-07 | 2020-08-18 | (주)피델릭스 | Pumping voltage generation circuit in semiconductor memory device for reducing overshoot |
KR102163807B1 (en) * | 2019-02-07 | 2020-10-08 | 주식회사 피델릭스 | Pumping voltage generation circuit in semiconductor memory device for reducing overshoot |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227403B2 (en) | Internal voltage generator for semiconductor device | |
US5952872A (en) | Input/output voltage detection type substrate voltage generation circuit | |
KR101610825B1 (en) | CMOS charge pump with improved latch-up immunity | |
KR100727440B1 (en) | Internal voltage generator | |
KR100858875B1 (en) | Internal voltage generator | |
KR100234713B1 (en) | Substrate voltage generator circuit for semiconductor memory device | |
KR100807991B1 (en) | Voltage level detecting circuit | |
KR100623616B1 (en) | Semiconductor memory device | |
KR20140017221A (en) | Semiconductor device and method for operating the same | |
KR960000894B1 (en) | Source voltage sensing circuit of semiconductor memory device | |
US8044691B2 (en) | Method for detecting minimum operational frequency | |
KR100933801B1 (en) | Ring Oscillator and Internal Voltage Generator | |
KR100307525B1 (en) | Vbb level detection control circuit | |
KR100803371B1 (en) | Internal voltage generating circuit | |
KR20090103623A (en) | Internal voltage generator | |
KR20070084879A (en) | Negative back bias voltage detector | |
US20090039948A1 (en) | Charge pump circuit and charge pumping method thereof | |
KR101003129B1 (en) | Internal Voltage Generating Circuit for Semiconductor Memory Apparatus | |
KR100856061B1 (en) | Negative voltage supplying unit that supplies temperature dependent negative voltage | |
KR20120003096A (en) | Circuit for generating pumping voltage | |
KR100897283B1 (en) | Semiconductor Memory Apparatus | |
TW200945344A (en) | A semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes | |
KR960035622A (en) | Charge pump circuit | |
KR20060104890A (en) | Internal voltage generator | |
KR100812605B1 (en) | Power up signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130128 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140205 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150205 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160211 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180220 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200106 Year of fee payment: 13 |