KR100785807B1 - 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법 - Google Patents

갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법 Download PDF

Info

Publication number
KR100785807B1
KR100785807B1 KR1020060122550A KR20060122550A KR100785807B1 KR 100785807 B1 KR100785807 B1 KR 100785807B1 KR 1020060122550 A KR1020060122550 A KR 1020060122550A KR 20060122550 A KR20060122550 A KR 20060122550A KR 100785807 B1 KR100785807 B1 KR 100785807B1
Authority
KR
South Korea
Prior art keywords
phase change
electrode
layer
heating electrode
memory device
Prior art date
Application number
KR1020060122550A
Other languages
English (en)
Inventor
박영삼
윤성민
이승윤
이남열
유병곤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060122550A priority Critical patent/KR100785807B1/ko
Application granted granted Critical
Publication of KR100785807B1 publication Critical patent/KR100785807B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상에 하부 전극을 형성하는 것을 포함한다. 하부 전극 상에 발열 전극을 형성한다. 발열 전극은 반도체 기판 상에 도전막을 형성한 후 사진식각공정으로 패터닝하여 형성할 수 있다. 하부 전극 및 발열 전극이 형성된 반도체 기판의 전면에 발열 전극의 최상부의 높이보다 두껍게 층간 절연층을 형성한다. 발열 전극이 노출되도록 층간 절연층을 평탄화하여 매몰 절연층을 형성한다. 발열 전극 상에 발열 전극에 접하여 상변화층을 형성한다. 상변화층 상에 상부 전극을 형성한다. 상변화층 상에 비어를 형성하여 상부 전극은 비어를 통하여 상변화층과 연결될 수 있다.

Description

갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의 제조방법{Method of fabricating a phase change memory device for enabling high integration without gap fill process}
도 1 내지 도 5는 본 발명에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.
도 6 내지 도 10은 본 발명과 비교를 위한 일반적인 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 하부 전극, 104: 발열 전극, 106a: 매몰 절연층, 108: 상변화층, 112: 비어홀, 114: 비어, 116: 상부 전극
본 발명은 상변화 메모리 소자의 제조방법에 관한 것으로, 보다 자세하게는 갭필 공정을 생략하여 고집적화할 수 있는 상변화 메모리 소자의 제조방법에 관한 것이다.
정보를 저장한 후, 전원을 차단하더라도 저장된 정보가 사라지지 않고 보존 되는 특징을 가지고 있는 비휘발성 메모리 소자는 최근의 휴대용 개인 단말 기기의 폭발적인 수요 증가와 함께 비약적인 기술의 발전을 이루고 있다. 현재 모바일(mobile) 기기용 비휘발성 메모리 소자 시장의 대부분은 플래쉬 메모리 소자가 점하고 있는 실정이다. 이는 플래쉬 메모리 소자가 기존의 실리콘 반도체 공정을 기반으로 저비용 및 고집적도의 장점을 십분 발휘하고 있기 때문이다.
하지만, 플래쉬 메모리 소자는 정보의 저장에 비교적 높은 전압을 사용해야 한다는 점과 정보의 반복 저장 횟수가 제한된다는 점 때문에 이를 극복하기 위한 차세대 비휘발성 메모리 소자에 대한 연구 개발이 활발히 진행되고 있다. 차세대 비휘발성 메모리 소자로써 상변화 메모리 소자가 제안되고 있다.
상변화 메모리 소자는 결정 상태에 따라 저항값이 바뀌는 상변화층을 이용한다. 상변화 메모리 소자는 상변화층에 적절한 조건의 전류 또는 전압을 인가하여 전기적 주울열(joule-heat)에 의해 상변화층의 결정 상태를 제어하는 방법으로 정보를 저장한다. 상변화 메모리 소자는 고저항의 비정질 상태의 상변화층으로부터 저저항의 결정 상태의 상변화층으로 변화시켜 셋(SET, 온 상태, 논리값 "0") 동작을 수행하고, 저저항의 결정 상태의 상변화층으로부터 고저항의 비정질 상태의 상변화층으로 변화시켜 리셋(RESET, 오프 상태, 논리값 "1") 동작을 수행한다. 상변화 메모리 소자는 상변화층의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판독한다.
상변화 메모리 소자는 DRAM 및 플래쉬 메모리 소자의 성능을 통합할 차세대 메모리 소자로 고려되고 있고 고집적화에 다른 재료 특성의 열화가 전혀 없는 새로 운 차원의 메모리로 여겨지고 있다. 상변화 메모리 소자는 현재까지 CD-RW나 DVD 등의 광저장 정보 장치에 주로 사용되어 오던 칼코게나이드 금속 합금계의 상변화 재료를 그대로 사용할 수 있으며, 제조 공정이 기존의 실리콘 기반 소자 제작 공정과 잘 정합하기 때문에 DRAM과 동등한 정도 이상의 집적도를 쉽게 구현할 수 있다.
상변화 메모리 소자는 구조적으로 비교적 간단한 적층 구조로 제작이 용이하고, 제조 공정이 단순하고 셀 크기를 기존의 메모리 소자에 비해 크게 줄일 수 있다는 장점을 가지고 있다. 또한, 상변화 메모리 소자는 경쟁 기술인 MRAM 및 FRAM 등에 비해 용량 대비 저가격화 달성이 용이하다. 따라서, 상변화 메모리 소자는 지금까지의 기술 개발 상황으로 보아 현재의 플래쉬 메모리 소자를 대체할 수 있는 가장 유력한 차세대 비휘발성 메모리 소자의 후보로서 큰 주목을 모으고 있다.
상변화 메모리 소자는 주울열을 이용하기 때문에 필연적으로 많은 전력을 소모하기 때문에 소비 전류, 예컨대 리셋 전류를 줄여야만 한다. 리셋 전류를 줄이기 위해서는 디자인 룰을 낮추어 고집적화된 상변화 메모리 소자를 제조하여야 한다. 그런데, 일반적인 상변화 메모리 소자의 제조방법은 콘택홀에 발열 전극을 매립하는 갭필(gap fill) 공정을 수행한 후, 발열 전극 상에 상변화층을 형성한다. 이렇게 상변화 메모리 소자의 제조방법에서 갭필 공정을 포함할 경우 발열 전극이 콘택홀에 갭필되지 않을 수 있고 고집적화를 이루는데 불리하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상에 하부 전극을 형성하는 것을 포함한다. 하부 전극 상에 발열 전극을 형성한다. 발열 전극은 반도체 기판 상에 도전막을 형성한 후 사진식각공정으로 패터닝하여 형성할 수 있다.
하부 전극 및 발열 전극이 형성된 반도체 기판의 전면에 발열 전극의 최상부의 높이보다 두껍게 층간 절연층을 형성한다. 발열 전극이 노출되도록 층간 절연층을 평탄화하여 매몰 절연층을 형성한다. 층간 절연층의 평탄화에 의해 매몰 절연층은 발열 전극의 양측의 하부 전극 및 반도체 기판 상에 형성될 수 있다. 발열 전극 상에 발열 전극에 접하여 상변화층을 형성한다. 상변화층 상에 상부 전극을 형성한다. 상변화층 상에 비어를 형성하여 상부 전극은 비어를 통하여 상변화층과 연결될 수 있다. 이상과 같은 본 발명은 콘택홀에 매립하는 갭필 공정의 어려움 없이 상변화 메모리 소자를 안정적으로 제조할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1 내지 도 5는 본 발명에 따른 상변화 메모리 소자의 제조방법을 설명하 기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(100), 예컨대 실리콘 기판 상에 하부 전극(102)을 형성한다. 하부 전극은 반도체 기판(100) 상에 하부 전극용 도전막(미도시)을 형성한 후 사진식각공정으로 패터닝하여 형성한다. 하부 전극(102)은 단위 상변화 메모리 소자의 하부 단자 역할을 하며 저저항의 금속막으로 형성한다. 하부 전극(102)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W) 등의 금속 물질, 실리콘, 이러한 물질들의 금속 합금 또는 이러한 물질들의 금속 화합물로 형성한다.
도 2를 참조하면, 하부 전극(102) 상에 발열 전극(104)을 형성한다. 발열 전극(104)은 하부 전극(102) 상에 발열 전극용 도전막(미도시)을 형성한 후, 사진식각공정으로 패터닝하여 형성한다. 발열 전극(104)의 길이(X1)는 100nm 이하, 바람직하게는 50nm 이하, 더욱 바람직하게는 10 내지 50nm 이하의 크기로 형성한다. 발열 전극(104)은 후에 형성되는 상변화층과의 접촉 부분에서 상변화층의 결정 상태를 변화시키기에 충분한 열을 발생시키는 역할을 한다. 이것은 하부 전극(102)을 통해 공급된 전류에 의해 달성되며, 따라서 발열 전극(104)의 저항은 일반적인 금속 전극에 비해 높은 물질을 이용한다.
발열 전극(104)은 Ti계 물질층, 예컨대 티탄질화물(TiN), 티탄산질화물(TiON), 티탄알루미늄질화물(TiAlN), Ta계 물질층, 예컨대 탄탈알루미늄질화물(TaAlN), 탄탈실리콘질화물(TaSiN), SiGe계 물질층 및 그 조합층중에서 선택된 어느 하나의 물질층으로 형성한다. 특히, 발열 전극(104)은 하나의 막질로도 형성할 수 있고, 복수개의 막질로도 형성할 수 있다.
도 3을 참조하면, 하부 전극(102) 및 발열 전극(104)이 형성된 반도체 기판(100)의 전면에 층간 절연층(106)을 형성한다. 즉, 발열 전극(104)의 최상부 높이 이상, 즉 발열 전극(104)의 최상부보다 두껍게 층간 절연층(106)을 형성한다. 층간 절연층(106)은 실리콘 산화막이나 실리콘 질화막 등의 절연 특성을 갖는 막질로 형성한다.
도 4를 참조하면, 발열 전극(104)의 표면이 노출되도록 층간 절연층(106)을 평탄화시킨다. 이렇게 되면, 발열 전극(104)과, 발열 전극(104)의 양측의 하부 전극(102) 및 반도체 기판(100) 상에 매몰 절연층(106a)이 형성된다. 매몰 절연층(106a)으로 인하여 하부 전극(102), 발열 전극(204)이 다른 물질층과 절연된다. 이와 같이, 본 발명의 발열 전극(104)의 형성 과정은 콘택홀에 매립하는 갭필 공정을 이용하지 않고 사진식각공정으로 수행하여 보다 용이하게 고집적화된 상변화 메모리 소자를 안정적으로 제조할 수 있다.
도 5를 참조하면, 발열 전극(104) 및 매몰 절연층(106a) 상에 상변화층(108)을 형성한다. 상변화층(108)은 상변화 메모리 소자를 구성하는 가장 핵심적인 재료이다. 상변화층(108)은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 형성한다. 상변화층(108)을 구성하는 칼코게나이드 계열 금속 원소의 예는, Ge, Se, Sb, Te, Sn, As 등이며, 이 원소들의 적절한 조합에 의해 칼코게나이드 상변화 재료가 형성된다.
예를 들어, 상변화층(108)은 GaSb, InSb, InSe, Sb2Te, SbSe, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, IhSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te81GeI5Sb2S2 중에 선택된 적어도 하나의 물질일 수 있다. 아울러, 상변화층(108)의 특성 향상을 위해서는 칼코게나이드계 금속 원소의 조합 이외에, Ag, In, Bi, Pb 등의 원소가 혼합될 수 있다.
특히, 광저장 장치의 응용예에서 폭넓게 사용되는 재료로는, Ge, Sb, Te이 2:2:5 의 비율로 조합된 Ge2Sb2Te5가 가장 일반적이며, 상변화 메모리 소자의 제조에도 이 재료를 사용할 수 있다. 상변화층(108)의 형성 방법으로는 다원계 스퍼터링 성막법 또는 일원계 전자빔 증착법 등을 사용할 수 있다.
계속하여, 상변화층(108)이 형성된 반도체 기판(100)의 전면에 평탄화 절연층(110)을 형성한다. 평탄화 절연층(110) 내의 상변화층(108) 상에 비어홀(112) 및 비어(114)를 형성한다. 이어서, 비어(112) 상에 상부 전극(116)을 형성하여 상변화 메모리 소자의 제조방법을 완성한다. 상부 전극(116)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W) 등의 금속 물질, 실리콘, 이러한 물질들의 금속 합금 또는 이러한 물질들의 금속 화합물로 형성한다.
한편, 상변화층(108) 상에 필요에 따라 저저항 연결을 위해 배리어층(미도시)이 형성될 수 있다. 이에 따라, 배리어층 상에 비어(114) 및 상부 전극(116)이 형성될 수 있다. 배리어층은 하나 이상의 물질층으로 형성할 수 있다. 배리어층은 Ti계 물질층, 예컨대 Ti층, TiAlN층, TiSiN층 및 TiN층중에서 선택된 어느 하나의 물질층 또는 그 조합층을 이용하여 형성할 수 있다. 그리고, 본 실시예에서는 상변 화층(108)을 비어(114)를 통하여 상부 전극(116)과 연결하였으나, 상변화층(108) 상에 상부 전극(116)을 바로 연결할 수도 있다.
다음에는, 도 1 내지 도 5의 본 발명의 상변화 메모리 소자의 제조방법과 비교를 위한 비교예를 설명한다.
도 6 내지 도 10은 본 발명과 비교를 위한 일반적인 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 반도체 기판(200), 예컨대 실리콘 기판 상에 하부 전극(202)을 형성한다. 반도체 기판(200) 및 하부 전극(202)은 본 발명의 반도체 기판(100) 및 하부 전극(102)에 해당된다. 하부 전극은 반도체 기판(200) 상에 하부 전극용 도전막(미도시)을 형성한 후 사진식각공정으로 패터닝하여 형성한다.
이어서, 하부 전극(202)의 양측에 콘택홀(205)을 갖는 매몰 절연층(206a)을 형성한다. 콘택홀(205)을 갖는 매몰 절연층(206)은 반도체 기판(100)의 전면에 층간 절연층(미도시)을 형성한 후, 사진식각공정을 통하여 형성한다. 콘택홀(205)의 크기(X1)는 본 발명의 실시예와 비교를 위하여 100nm 이하, 바람직하게는 50nm 이하로 형성한다. 매몰 절연층(206a)은 본 발명의 매몰 절연층(106a)에 해당된다.
도 7을 참조하면, 콘택홀(205) 내에 발열 전극용 제1 도전막(204a)을 형성한다. 제1 도전막(204a)은 콘택홀(205)을 충분히 매립하지 못하고 콘택홀 내에 제1 리세스(207)가 형성된다.
도 8을 참조하면, 콘택홀(205) 내에 제1 리세스(207)가 형성된 제1 도전막(204a) 상에 다시 발열 전극용 제2 도전막(204b)을 형성한다. 제2 도전막(204b) 도 콘택홀(205)을 충분히 매립하지 못하고 콘택홀(205) 내에 제2 리세스(209)가 형성된다.
도 9를 참조하면, 콘택홀(205) 내에 제2 리세스(209)가 형성된 제2 도전막(204a) 상에 다시 발열 전극용 제3 도전막(204c)을 형성한다. 제3 도전막(204c)은 콘택홀(205)을 충분히 매립하게 된다. 본 비교예에서는, 발열 전극용 도전막을 3회 반복하여 콘택홀(205)을 매립하였지만 통상적으로는 수회 반복하여야 한다. 물론, 상변화 메모리 소자가 고집적화될수록 콘택홀(205)에 발열 전극용 도전막(204a, 204b, 204c)을 매립하는 것이 어렵고, 거의 불가능하게 된다.
도 10을 참조하면, 발열 전극용 제3 도전막(204c)을 평탄화하여 발열 전극(204d)을 형성한다. 발열 전극(204d)은 본 발명의 발열 전극(104)에 해당하는 것이다. 이어서, 발열 전극(204d) 상에 상변화층(미도시)과 상부 전극(미도시)을 형성하여 상변화 메모리 소자의 제조방법을 완성한다.
이상과 같이, 도 1 내지 도 5의 본 발명은 도 6 내지 도 10의 비교예와 비교할 때 콘택홀에 매립하는 갭필 공정을 이용하지 않고 사진식각공정으로 발열 전극을 형성한다. 따라서, 본 발명은 갭필 공정의 어려움 없이 상변화 메모리 소자를 제조할 수 있다. 또한, 본 발명의 상변화 메모리 소자는 갭필 공정 없이 제조하기 때문에 고집화에 매우 유리하다.
더하여, 도 1 내지 도 5의 본 발명은 도 6 내지 도 10의 비교예와 비교할 때 마스크의 수를 증가시키지 않으면서 공정수를 줄일 수 있어서 상변화 메모리 소자의 제조원가를 낮출 수 있다.
상술한 바와 같이 본 발명은 콘택홀에 매립하는 갭필 공정 없이 사진식각공정으로 발열 전극을 형성한다. 따라서, 본 발명은 갭필 공정의 어려움 없이 상변화 메모리 소자를 안정적으로 제조할 수 있다.
본 발명의 상변화 메모리 소자는 갭필 공정 없이 제조하기 때문에 고집화에 매우 유리하다.
또한, 본 발명은 마스크의 수를 증가시키지 않으면서 공정수를 줄일 수 있어서 상변화 메모리 소자의 제조원가를 낮출 수 있다.

Claims (6)

  1. 반도체 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 발열 전극을 형성하는 단계;
    상기 하부 전극 및 발열 전극이 형성된 반도체 기판의 전면에 상기 발열 전극의 최상부의 높이보다 두껍게 층간 절연층을 형성하는 단계;
    상기 발열 전극이 노출되도록 상기 층간 절연층을 평탄화하여 매몰 절연층을 형성하는 단계;
    상기 발열 전극 상에 상기 발열 전극에 접하여 상변화층을 형성하는 단계; 및
    상기 상변화층 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  2. 제1항에 있어서, 상기 발열 전극은 상기 반도체 기판 상에 도전막을 형성한 후 사진식각공정으로 패터닝하여 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  3. 제1항에 있어서, 상기 층간 절연층의 평탄화에 의해 상기 매몰 절연층은 상기 발열 전극의 양측의 하부 전극 및 상기 반도체 기판 상에 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  4. 제1항에 있어서, 상기 발열 전극은 Ti계 물질층, Ta계 물질층, SiGe계 물질층 및 그 조합층 중에서 선택된 어느 하나의 물질층으로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  5. 제1항에 있어서, 상기 상변화층은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  6. 제1항에 있어서, 상기 상변화층 상에 비어를 형성하여 상기 상부 전극은 상기 비어를 통하여 상기 상변화층과 연결하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
KR1020060122550A 2006-12-05 2006-12-05 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법 KR100785807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060122550A KR100785807B1 (ko) 2006-12-05 2006-12-05 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060122550A KR100785807B1 (ko) 2006-12-05 2006-12-05 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법

Publications (1)

Publication Number Publication Date
KR100785807B1 true KR100785807B1 (ko) 2007-12-13

Family

ID=39141059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122550A KR100785807B1 (ko) 2006-12-05 2006-12-05 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법

Country Status (1)

Country Link
KR (1) KR100785807B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129806B2 (en) 2009-01-21 2012-03-06 Samsung Electronics Co., Ltd. Magnetic memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104834A (ko) * 2003-06-04 2004-12-13 삼성전자주식회사 고집적 상변환 램
KR20050087154A (ko) * 2004-02-25 2005-08-31 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR20060002132A (ko) * 2004-07-01 2006-01-09 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104834A (ko) * 2003-06-04 2004-12-13 삼성전자주식회사 고집적 상변환 램
KR20050087154A (ko) * 2004-02-25 2005-08-31 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR20060002132A (ko) * 2004-07-01 2006-01-09 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129806B2 (en) 2009-01-21 2012-03-06 Samsung Electronics Co., Ltd. Magnetic memory device

Similar Documents

Publication Publication Date Title
CN102097587B (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
US9000408B2 (en) Memory device with low reset current
US7709822B2 (en) Phase change memory and manufacturing method thereof
TWI451569B (zh) 一種包含熱保護底電極的相變化記憶胞與其製作方法
US20080210923A1 (en) Semiconductor device and method of manufacturing the same
TW201801300A (zh) 積體電路及其製造方法
US20060011902A1 (en) Phase change memory device and method for forming the same
US20090225588A1 (en) Memory Device
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
US20070025226A1 (en) Phase change memory device and method of manufacturing the same
CN103069603A (zh) 单掩模相变存储器工艺集成
US11647683B2 (en) Phase change memory cell with a thermal barrier layer
US8648326B2 (en) Phase change memory electrode with sheath for reduced programming current
US9166161B2 (en) Phase change memory cell with large electrode contact area
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
US20080142984A1 (en) Multi-Layer Electrode Structure
JP2006344948A (ja) 相変化記憶素子及びその製造方法
US11950517B2 (en) Three-dimensional semiconductor memory devices
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
TW202139495A (zh) 三維半導體記憶體元件
KR101026603B1 (ko) 상변화 기억 소자의 제조방법
US7985693B2 (en) Method of producing phase change memory device
KR100785807B1 (ko) 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의제조방법
US20220271091A1 (en) Variable resistance memory device
KR101264533B1 (ko) 상변화 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee