KR100783608B1 - Etching Composition of Indium Zinc Oxide and Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same - Google Patents
Etching Composition of Indium Zinc Oxide and Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same Download PDFInfo
- Publication number
- KR100783608B1 KR100783608B1 KR1020020010284A KR20020010284A KR100783608B1 KR 100783608 B1 KR100783608 B1 KR 100783608B1 KR 1020020010284 A KR1020020010284 A KR 1020020010284A KR 20020010284 A KR20020010284 A KR 20020010284A KR 100783608 B1 KR100783608 B1 KR 100783608B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- electrode
- pattern
- pad
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 239000000203 mixture Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 title claims description 58
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical group [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 49
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 36
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000003112 inhibitor Substances 0.000 claims abstract description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 229910052750 molybdenum Inorganic materials 0.000 claims description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 17
- 239000011733 molybdenum Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 14
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- UEEJHVSXFDXPFK-UHFFFAOYSA-N N-dimethylaminoethanol Chemical compound CN(C)CCO UEEJHVSXFDXPFK-UHFFFAOYSA-N 0.000 claims description 6
- IMUDHTPIFIBORV-UHFFFAOYSA-N aminoethylpiperazine Chemical compound NCCN1CCNCC1 IMUDHTPIFIBORV-UHFFFAOYSA-N 0.000 claims description 6
- 229960002887 deanol Drugs 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 2
- 239000004094 surface-active agent Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 32
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 230000003628 erosive effect Effects 0.000 abstract description 7
- 238000005507 spraying Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 194
- 229910021417 amorphous silicon Inorganic materials 0.000 description 47
- 239000003990 capacitor Substances 0.000 description 22
- 239000012535 impurity Substances 0.000 description 13
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 229910001080 W alloy Inorganic materials 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 235000006408 oxalic acid Nutrition 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- JNIQYRLMPFIVTE-UHFFFAOYSA-N [P].[W].[Mo] Chemical compound [P].[W].[Mo] JNIQYRLMPFIVTE-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- CBEQRNSPHCCXSH-UHFFFAOYSA-N iodine monobromide Chemical compound IBr CBEQRNSPHCCXSH-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000005078 molybdenum compound Substances 0.000 description 1
- 150000002752 molybdenum compounds Chemical class 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133519—Overcoatings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
MoW에 대한 침식이 거의 없는 IZO 식각액 조성물 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 이러한 조성물은 1∼10 중량%의 염산, 1∼20 중량%의 초산, 1∼500 ppm의 저해제(inhibitor) 및 70∼98중량%의 물을 포함하여 이루어진다. 이러한 IZO 식각액 조성물을 사용하여 MoW-IZO 시스템의 TFT 기판을 용이하게 제조할 수 있다. TFT 기판의 형성을 위한 다양한 공정에 모두 적용될 수 있으며, MoW 금속막에 대하여 전혀 침식을 일으키지 않기 때문에 콘택 저항이 낮은 MoW-IZO 시스템을 적용한 TFT 기판을 용이하게 제조할 수 있다. 이에 더하여, 장시간 보관에 대하여도 안정하며 침전물의 발생이 없이 스프레이 작업을 용이하게 적용할 수 있는 것이다.
Disclosed are an IZO etchant composition having little erosion to MoW and a method of manufacturing a thin film transistor substrate of a liquid crystal display device using the same. This composition comprises 1 to 10% by weight hydrochloric acid, 1 to 20% by weight acetic acid, 1 to 500 ppm inhibitor and 70 to 98% by weight water. The TFT substrate of the MoW-IZO system can be easily manufactured using such an IZO etchant composition. It can be applied to all the various processes for forming the TFT substrate, and since it does not cause any erosion to the MoW metal film, the TFT substrate to which the MoW-IZO system with low contact resistance is applied can be easily manufactured. In addition, it is stable even for long time storage and can be easily applied to spraying without generating deposits.
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 1 is a thin film transistor substrate for a liquid crystal display device according to a first embodiment of the present invention;
도 2는 도 1의 Ⅱ-Ⅱ 선에 대한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1;
도 3 내지 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고, 3 to 6 are cross-sectional views illustrating an intermediate process of manufacturing a thin film transistor substrate for a liquid crystal display device according to a first embodiment of the present invention according to a process sequence thereof.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,7 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 8 및 도 9는 각각 도 7의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,8 and 9 are cross-sectional views taken along lines VII-VII 'and IX-IX' of FIG. 7, respectively.
도 10a 및 10b 내지 도 17a 및 17b는 각각 도 8 및 도 9에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다. 10A and 10B to 17A and 17B are cross-sectional views illustrating a process of manufacturing the thin film transistor substrate illustrated in FIGS. 8 and 9, respectively.
도 18은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 18 is a layout view of a thin film transistor substrate according to a third exemplary embodiment of the present invention.
도 19는 도 18에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고, 19 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 18 along a cutting line XIX-XIX ′,
도 20 내지 27은 도19에 나타난 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 단면도이다. 20 to 27 are cross-sectional views for describing a manufacturing process of the thin film transistor substrate illustrated in FIG. 19.
본 발명은 인듐 징크 옥사이드 식각액 조성물 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 IZO(indium zinc oxide)는 용이하게 식각하되 몰리브덴 화합물은 식각이 용이하지 않은 IZO 식각액 조성물 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to an indium zinc oxide etchant composition and a method for manufacturing a thin film transistor substrate of a liquid crystal display device using the same, in detail, IZO (indium zinc oxide) is easily etched, but molybdenum compound is not easy to etch IZO etchant composition And a method of manufacturing a thin film transistor substrate of a liquid crystal display device using the same.
일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다.In general, a display device is an electro-optical device used to convert an electrical signal into a visual image so that a human can directly recognize information.
이러한 표시 장치중 액정 표시 장치는 전계를 인가하여 액정 분자의 배열을 변화시켜 액정의 광학적 성질을 이용하는 표시 장치이다. 이 때, 전계를 인가하기 위해서는 전극이 필요하며, 이러한 전극은 도전성 및 투명성이 요구된다. 이에 적합한 물질로서는 ITO가 주로 사용되고 있다.Among such display devices, a liquid crystal display device is a display device that uses an optical property of a liquid crystal by changing an arrangement of liquid crystal molecules by applying an electric field. In this case, an electrode is required to apply an electric field, and such an electrode requires conductivity and transparency. ITO is mainly used as a suitable material for this.
액정 표시 장치의 박막 트랜지스터 기판의 제조 방법은 금속으로 이루어진 배선을 형성하고, 배선을 덮는 보호막을 형성하고, ITO 막을 적층하고 패터닝하여 투명 전극을 형성하는 순서로 이루어진다. 그런데 ITO의 화학적 내성 때문에 ITO 막을 화학적으로 식각하는 것은 상당히 어려운 작업으로 알려져 있으며 이에 대한 식각은 통상 다음과 같은 식각액을 사용하여 이루어지고 있다. 즉, 왕수(HCl+HNO3+H2O), 염화제이철+염산(FeCl3+HCl), 인산, 옥살산, 브롬화수소(HBr), 요오드화수소(HI) 등이 그것이다.The manufacturing method of the thin film transistor substrate of a liquid crystal display device consists of forming the metal wiring, forming the protective film which covers the wiring, laminating and patterning an ITO film, and forming a transparent electrode. However, due to the chemical resistance of ITO, it is known that chemical etching of the ITO membrane is a very difficult task. The etching is usually performed using the following etching solution. That is, aqua regia (HCl + HNO 3 + H 2 O), ferric chloride + hydrochloric acid (FeCl 3 + HCl), phosphoric acid, oxalic acid, hydrogen bromide (HBr), hydrogen iodide (HI) and the like.
이와 같이 다양한 식각액 중에서 염화제이철 식각액 조성물은 식각 속도는 빠르지만 불안정하고 염산으로 분해하기 쉽다는 문제가 있다. 한편, 인산 용액은 전극에 사용될 때 Al이 식각되는 문제가 있다. 또한 브롬화수소와 브롬화요오드는 빠른 식각률을 가지며 부수적인 패턴 식각이 적은 반면에 고가이고 독성이 강하며 부식력이 좋아서 이에 대한 상업적인 사용은 극히 제한적이다. 이에 비하여 왕수는 식각 속도가 빠르고 비용이 저렴하기 때문에 경제적이기는 하나 식각액 조성물이 약간 불안정하고 염산과 질산으로 휘발하는 경상이 있으며, 부수적인 패턴 식각으로 식각량이 많아진다는 단점이 있다. As such, the ferric chloride etchant composition has a problem that the etching rate is fast but unstable and easily decomposed into hydrochloric acid. On the other hand, the phosphoric acid solution has a problem that Al is etched when used in the electrode. In addition, hydrogen bromide and iodine bromide have a rapid etching rate and a small amount of incidental pattern etching, while being expensive, toxic, and corrosive, its commercial use is extremely limited. On the other hand, aqua regia is economical because the etching rate is fast and inexpensive, but the etching liquid composition is slightly unstable and there is a slight volatilization with hydrochloric acid and nitric acid, and the amount of etching is increased by the incidental pattern etching.
이에 더하여, 이러한 ITO 식각액은 강한 화학적 활성으로 인하여 화학적 내성이 약한 Al, Mo, 이들의 합금과 같은 물질로 제조된 타층에 대하여 손상을 입히는 경향이 있다. 이는 TFT-LCD(thin film transistor-liquid crystal display)와 같이 다양한 다층 식각 물질을 요하는 전자 기판의 제조시에 문제가 되는데, 그 결과, 상기 식각액들은 다른 종류의 물질로 제조된 다양한 식각층의 식각을 요하게 된다. 다시말해서, 높은 식각선택비를 갖기 위해서는 크게 상이한 식각비를 갖는 물질을 필요로 하는 것이다. 이에 따라 최근에는 알루미늄과 ITO를 동시에 식각할 수 있는 옥살산이 많이 사용되고 있다. In addition, such ITO etchant tends to damage other layers made of materials such as Al, Mo, and alloys thereof having weak chemical resistance due to strong chemical activity. This is a problem in the manufacture of electronic substrates requiring various multilayer etching materials such as thin film transistor-liquid crystal displays (TFT-LCDs). As a result, the etchant is used to etch various etching layers made of different kinds of materials. Will cost. In other words, in order to have a high etching selectivity, a material having a significantly different etching ratio is required. Accordingly, recently, oxalic acid capable of simultaneously etching aluminum and ITO has been used.
한편, 박막 트랜지스터가 대형 표시 기판에 이용될 때 신호의 지연이나 이미지의 깜박거림을 방지하기 위해서는 게이트 저항이 작아야 한다. 작은 저항과 큰 전도도를 가지는 금속에는 구리나 알루미늄이 있다. 그러나 이러한 물질은 공정상 제약성이 뒤따른다. 특히 구리의 경우는 기판이나 절연막과의 접착력이 떨어지고 자연 산화가 쉽게 일어나는 결점이 있다. 따라서 몰리브덴과 같은 금속이 최근 많이 사용되고 있다. 또한 투명 전극으로서도 ITO 대신에 IZO를 사용하고자 하는 시도가 다양하게 이루어지고 있다.On the other hand, when the thin film transistor is used in a large display substrate, the gate resistance should be small in order to prevent signal delay or flicker of the image. Metals with low resistance and high conductivity include copper or aluminum. However, these materials are subject to process constraints. In particular, in the case of copper, there is a disadvantage that the adhesion to the substrate or the insulating film is inferior and natural oxidation easily occurs. Therefore, metals such as molybdenum have been used a lot recently. In addition, various attempts have been made to use IZO instead of ITO as a transparent electrode.
배선으로서 Cr 대신에 MoW를 적용하는 경우에는 재료의 물성 자체에 기인하는 비저항의 감소로 인하여 30% 정도의 저항 감소가 가능하다. 이에 더하여 MoW-IZO 콘택을 구현하면, 이들간의 콘택 저항 감소로 구동 및 제품 특성에 더 큰 효과를 가져올 수 있다. 즉, 기존의 Cr-ITO 콘택과 비교하면, Cr-ITO 콘택에서는 상대적으로 높은 저항과 불안정한 특성을 나타내어 게이트 신호 인가 불량과 부분적인 가로줄 불량, 플릭커 현상 등의 문제가 발생하였다.In the case of applying MoW instead of Cr as the wiring, the resistance can be reduced by about 30% due to the reduction of the specific resistance due to the material property itself. In addition, the implementation of MoW-IZO contacts can have a greater effect on driving and product characteristics by reducing contact resistance between them. That is, compared with the existing Cr-ITO contacts, Cr-ITO contacts exhibit relatively high resistance and instability, resulting in poor gate signal application, partial horizontal line defects, and flicker.
먼저, 현재 제품에 적용중인 TFT 어레이 구조에서 적용가능한 콘택 구성과 이에 대한 저항을 TEG 상의 패턴(10*10㎛2, 200string) 측정으로 비교한 결과를 다음 표 1에 나타내었다.First, the results of comparing the contact configuration applicable to the TFT array structure currently applied to the product and the resistance thereof with the pattern (10 * 10 μm 2 , 200string) measurement on the TEG are shown in Table 1 below.
상기 표 1에 나타난 결과를 통하여 기존에 적용중인 Cr-ITO 콘택과 대비하여 MoW-IZO 콘택의 경우 약 1/100∼1/1000의 콘택 저항 감소 효과가 나타나며 실질적으로 TFT 어레이 제조 공정에서 최적의 콘택 구성이 가능하게 된다.The results shown in Table 1 show that the contact resistance of MoW-IZO contacts is reduced by about 1/100 to 1/1000 compared to the Cr-ITO contacts currently applied, and is substantially optimal in the TFT array manufacturing process. Configuration is possible.
IZO를 채용하여 액정 표시 장치의 박막 트랜지스터 기판을 제조하기 위해서는 먼저, 금속으로 이루어진 배선을 형성하고, 배선을 덮는 보호막을 형성하고, IZO 막을 적층한 후 패터닝하여 투명 전극을 형성하도록 한다. In order to manufacture a thin film transistor substrate of a liquid crystal display device using IZO, first, a wiring made of metal is formed, a protective film covering the wiring is formed, the IZO film is laminated, and then patterned to form a transparent electrode.
그런데, ITO 막을 패터닝하는데 많이 사용되는 식각액인 옥살산이나 크롬 식각액의 경우 IZO는 용이하게 식각이 가능하나 특히, 몰리브덴 또는 몰리브덴 합금 등도 침식이 잘되기 때문에 배선과 IZO 막 사이에 형성되어 있는 보호막이 손상되거나 미세한 구멍이 형성되는 경우에는 금속 배선, 특히, 보호막의 하부에 있는 소스/드레인 전극 및 이들과 연결된 금속 배선이 단선되는 문제점이 발생한다. 또한 게이트 패드 부근에서 게이트 배선의 부식이 발생할 수 있다.However, in the case of oxalic acid or chromium etchant, which is an etchant used to pattern ITO films, IZO can be easily etched, but in particular, molybdenum or molybdenum alloys are eroded, so that the protective film formed between the wiring and the IZO film is damaged or When fine holes are formed, a problem arises in that the metal wires, in particular, the source / drain electrodes under the protective film and the metal wires connected thereto are disconnected. In addition, corrosion of the gate wiring may occur near the gate pad.
특히, 상기 옥살산의 경우는 화학식이 C2H2O4 또는 C2H2 O4-H2O 로서, 물에 대하여 3∼10 중량%의 농도로 사용되는데, 물에 대한 용해도가 낮고, 온도에 따라 용해도가 급변하는 특성이 있어서, 결정 석출이 용이하다는 단점이 있다. Particularly, in the case of oxalic acid, the chemical formula is C 2 H 2 O 4 or C 2 H 2 O 4 -H 2 O, which is used at a concentration of 3 to 10 wt% with respect to water. There is a disadvantage in that the solubility changes rapidly, so that precipitation of crystals is easy.
본 발명의 목적은 상기한 최근의 요구에 부응한 것으로서, 비저항이 적은 새로운 콘택을 구성할 수 있도록 IZO 투명전극을 채용한 시스템에서 상기 IZO를 용이하게 식각하면서도 Mo 화합물에 대하여는 영향을 주지 않는 식각액 조성물을 제공 하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to meet the above-mentioned recent demands, and an etching solution composition which does not affect Mo compounds while easily etching the IZO in a system employing an IZO transparent electrode to form a new contact with low specific resistance. To provide.
본 발명의 다른 목적은 상기한 식각액 조성물을 채용하는 것에 의해 최적의 콘택 구성이 가능한 액정표시장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a thin film transistor substrate for a liquid crystal display device, which can be configured in an optimum contact by employing the above-described etching liquid composition.
상기 목적을 달성하기 위하여 본 발명에서는 1∼10 중량%의 염산, 1∼20 중량%의 초산, 1∼500 ppm의 저해제(inhibitor) 및 70∼98중량%의 물을 포함하는 IZO(indium zinc oxide) 식각액 조성물을 제공한다.In order to achieve the above object, in the present invention, indium zinc oxide (IZO) containing 1 to 10% by weight of hydrochloric acid, 1 to 20% by weight of acetic acid, 1 to 500 ppm of inhibitor, and 70 to 98% by weight of water ) Provides an etchant composition.
특히, 상기 저해제는 40∼60 중량%의 에틸-1-옥틴-3-올, 15∼35 중량%의 디메틸아미노 에탄올 및 15∼35 중량%의 아미노에틸 피페라진을 포함하여 이루어지는 것이 바람직하게 적용된다. In particular, the inhibitor preferably comprises 40 to 60% by weight of ethyl-1-octin-3-ol, 15 to 35% by weight of dimethylamino ethanol and 15 to 35% by weight of aminoethyl piperazine. .
또한, 상기 식각액 조성물의 습윤성의 증가를 위한 첨가제, 계면활성제 등을 더 첨가하는 것도 가능하다. In addition, it is also possible to further add additives, surfactants and the like for increasing the wettability of the etchant composition.
상기한 본 발명의 다른 목적은Another object of the present invention described above
기판상에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;Forming a gate pattern including a gate line, a gate pad, and a gate electrode on the substrate;
게이트 절연막을 적층하는 단계;Stacking a gate insulating film;
반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;Forming a semiconductor layer pattern and an ohmic contact layer pattern;
도전 물질을 적층하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게 이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;Stacking and patterning a conductive material, the data line crossing the gate line, the data pad connected to the data line, the source electrode connected to the data line and adjacent to the gate electrode, and the source electrode are aligned with the gate electrode. Forming a data line including a drain electrode positioned on a side;
보호막을 형성하는 단계;Forming a protective film;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;Patterning the passivation layer together with the gate insulating layer to form contact holes exposing the gate pad, the data pad, and the drain electrode, respectively;
투명 도전막을 적층하는 단계; 및Stacking a transparent conductive film; And
상기 투명 도전막을 1∼10 중량%의 염산, 1∼20 중량%의 초산, 1∼500 ppm의 저해제(inhibitor) 및 70∼98중량%의 물을 포함하는 식각액 조성물로 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해 달성된다.The transparent conductive film is etched with an etchant composition comprising 1 to 10 wt% hydrochloric acid, 1 to 20 wt% acetic acid, 1 to 500 ppm inhibitor, and 70 to 98 wt% water to form the gate pad, the A method of manufacturing a thin film transistor substrate for a liquid crystal display device includes forming a data pad and an auxiliary gate pad, an auxiliary data pad, and a pixel electrode connected to the drain electrode, respectively.
특히, 상기 데이터선은 몰리브덴 또는 몰리브덴 합금막으로 이루어진 것이 바람직하고, 상기 게이트 패턴은 몰리브덴 또는 몰리브덴 함금막으로 이루어진 것이 바람직하다. 상기 투명 도전막으로는 IZO 또는 ITO가 적용될 수 있다.In particular, the data line is preferably made of a molybdenum or molybdenum alloy film, the gate pattern is preferably made of a molybdenum or molybdenum alloy film. IZO or ITO may be applied as the transparent conductive film.
상기한 본 발명의 다른 목적은 Another object of the present invention described above
기판상에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;Forming a gate pattern including a gate line, a gate pad, and a gate electrode on the substrate;
게이트 절연막을 적층하는 단계;Stacking a gate insulating film;
반도체층, 저항성 접촉층, 및 도전체층을 형성하는 단계;Forming a semiconductor layer, an ohmic contact layer, and a conductor layer;
제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하는 단계;Forming a photoresist pattern having a first portion, a second portion thicker than the first portion, and a third portion thinner than the first thickness;
상기 감광막 패턴을 사용하여 데이터선과 이와 연결된 데이터 패드, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;Forming a data line including a data line, a data pad connected to the data pad, a source electrode and a drain electrode, and an ohmic contact layer pattern and a semiconductor layer pattern using the photoresist pattern;
보호막을 형성하는 단계;Forming a protective film;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;Patterning the passivation layer together with the gate insulating layer to form contact holes exposing the gate pad, the data pad, and the drain electrode, respectively;
투명 도전막을 적층하는 단계; 및Stacking a transparent conductive film; And
상기 투명 도전막을 1∼10 중량%의 염산, 1∼20 중량%의 초산, 1∼500 ppm의 저해제(inhibitor) 및 70∼98중량%의 물을 포함하는 식각액 조성물로 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.The transparent conductive film is etched with an etchant composition comprising 1 to 10 wt% hydrochloric acid, 1 to 20 wt% acetic acid, 1 to 500 ppm inhibitor, and 70 to 98 wt% water to form the gate pad, the The present invention also provides a method of manufacturing a thin film transistor substrate for a liquid crystal display device, the method including forming a data pad and an auxiliary gate pad, an auxiliary data pad, and a pixel electrode respectively connected to the drain electrode.
특히, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하고, 상기 투명 도전막으로는 IZO 또는 ITO 가 적용될 수 있다.In particular, the first portion may be formed to be positioned between the source electrode and the drain electrode, and the second portion may be formed to be positioned above the data line, and IZO or ITO may be applied to the transparent conductive layer. Can be.
상기한 본 발명의 다른 목적은 또한The other object of the present invention described above is also
절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;Forming a data line including data lines on the insulating substrate;
상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;Forming a color filter of red, green, and blue on the substrate;
버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형 성하는 단계;Depositing a buffer material to form a buffer layer covering the data line and the color filter;
상기 버퍼층 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;Forming a gate line including a gate line and a gate electrode on the buffer layer;
상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;Forming a gate insulating film covering the gate wiring;
상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;Forming an island-like ohmic contact layer and a semiconductor layer pattern on the gate insulating layer, and simultaneously forming a first contact hole in the gate insulating layer and the buffer layer to expose a portion of the data line;
상기 섬 모양의 저항성 접촉층 패턴상에 IZO를 도포후 사진 식각 공정을 이용하고, 1∼10 중량%의 염산, 1∼20 중량%의 초산, 1∼500 ppm의 저해제(inhibitor) 및 70∼98중량%의 물을 포함하는 식각액 조성물을 사용하여 식각하여, 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 IZO 화소 전극을 포함하는 IZO 화소 배선을 형성하는 단계;After applying IZO on the island-shaped resistive contact layer pattern, using a photolithography process, 1 to 10% by weight of hydrochloric acid, 1 to 20% by weight of acetic acid, 1 to 500 ppm of inhibitor and 70 to 98 An IZO pixel wiring including an IZO pixel electrode connected to the drain electrode and a source electrode and a drain electrode formed separately from each other and formed of the same layer by etching using an etchant composition containing weight% water; Forming;
상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다. And removing the exposed portion of the ohmic contact layer pattern disposed between the source electrode and the drain electrode to separate the ohmic contact layer pattern on both sides. Is also achieved.
이하, 본 발명의 좀 더 상세히 설명하기로 한다. Hereinafter, the present invention will be described in more detail.
본 발명에서 제공하는 식각액 조성물은 1∼10 중량%의 염산, 1∼20 중량%의 초산, 1∼500 ppm의 저해제(inhibitor) 및 70∼98중량%의 물을 포함하여 이루어지 는 것으로서, IZO에 대한 식각 특성이 우수할 뿐 아니라, 하부의 배선막으로 사용되는 MoW에 대하여 안정하여 침식을 일으키지 않는다는 잇점이 있다. 이에 따라, MoW 배선과 IZO 막 사이에 형성되어 있는 보호막이 손상되거나 미세한 구멍이 형성되는 경우에도, 금속 배선, 특히, 보호막의 하부에 있는 소스/드레인 전극 및 이들과 연결된 금속 배선이 단선되는 문제점이 발생하지 않는다. 또한 게이트 패드 부근에서 게이트 배선의 부식이 발생할 염려도 없는 것이다.The etchant composition provided in the present invention comprises 1 to 10% by weight of hydrochloric acid, 1 to 20% by weight of acetic acid, 1 to 500 ppm of inhibitor, and 70 to 98% by weight of water. Not only is it excellent in etching characteristics, but also has the advantage that it is stable to MoW used as a lower wiring film and does not cause erosion. Accordingly, even when the protective film formed between the MoW wiring and the IZO film is damaged or minute holes are formed, the problem is that the metal wiring, in particular, the source / drain electrodes under the protective film and the metal wiring connected thereto are disconnected. Does not occur. In addition, there is no fear of corrosion of the gate wiring near the gate pad.
이에 더하여, 본 발명에 따른 식각액 조성물은 시간이 지나도 침전물이 석출되지 않으며 보관성이 우수하다. 30℃에서의 시간에 따른 성분별 경시변화를 하기 표 2에 나타내었다.In addition, the etchant composition according to the present invention does not precipitate precipitates over time and is excellent in storage. Time-dependent change of each component with time at 30 ℃ is shown in Table 2 below.
상기 표에 나타난 결과를 통하여 본 발명에 따른 식각액 조성물은 장시간 동안 보관하여도 경시 변화가 미미하여 보관성이 우수함을 확인할 수 있다.Through the results shown in the above table, the etchant composition according to the present invention can be confirmed that the change over time even if stored for a long time is excellent storage properties.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 저저항 배선의 구조를 적용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Hereinafter, a thin film transistor substrate to which a structure of a low resistance wiring according to an exemplary embodiment of the present invention is applied and a method of manufacturing the same may be easily performed by those skilled in the art. Please explain in detail.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. First, a structure of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판의 Ⅱ-Ⅱ 선에 대한 단면도이다.1 is a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of the thin film transistor substrate shown in FIG.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 몰리브덴-텅스텐 합금막으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. On the insulating
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.On the
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.A
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 몰리브덴막 또는 몰리 브덴-텅스텐 합금막으로 이루어진 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. On the
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.In the
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 IZO(indium zinc oxide)로 이루어져 있다. On the
여기서, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다. 1 and 2, the
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이 처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작다.The
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3 내지 도 7를 참고로 하여 상세히 설명한다. Next, a method of manufacturing the thin film transistor substrate for a liquid crystal display according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2 and FIGS. 3 to 7.
먼저, 도 3에 도시한 바와 같이, 기판(10) 위에 물리 화학적 특성이 우수한 알루미늄 또는 알루미늄 합금을 증착하여 제1 게이트 배선층(221, 241, 261)을 적층하고, 저항이 작은 몰리브덴-텅스텐 합금 등을 증착하여 제2 게이트 배선층(222, 242, 262)을 적층한 다음, 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다.First, as shown in FIG. 3, the first gate wiring layers 221, 241, and 261 are laminated by depositing aluminum or an aluminum alloy having excellent physicochemical properties on the
다음, 도 4에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다. Next, as shown in FIG. 4, a three-layer film of a
다음, 도 5에 도시한 바와 같이, 몰리브덴 또는 몰리브덴-텅스텐 합금을 증 착하여 데이터 배선층(65, 66, 68)을 적층하고 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. Next, as shown in FIG. 5, the
데이터 패턴은 몰리브덴 또는 몰리브덴 합금중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 특히, 몰리브덴 합금의 경우에 10 중량% 정도의 텅스텐이 함유되어 있는 몰리브덴-텅스텐 합금을 사용하는 것이 바람직하다.The data pattern may be formed of a single film of molybdenum or molybdenum alloy or a double film in combination thereof. In particular, in the case of molybdenum alloys, it is preferable to use molybdenum-tungsten alloys containing about 10% by weight of tungsten.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 도 6에 나타난 바와 같은 보호막을 형성한다. Subsequently, the doped amorphous silicon layer pattern not covered by the data lines 62, 65, 66, and 68 is etched and separated on both sides of the
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. Subsequently, the passivation layer is patterned together with the
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, IZO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다. Next, as shown in FIGS. 1 and 2, the IZO film is deposited, photo-etched, and the second and third contacts with the
이 때, IZO 막은 본 발명에 따라 제조되어 염산, 초산에 50 중량%의 에틸-1-옥틴-3-올, 25 중량%의 디메틸아미노 에탄올 및 25 중량%의 아미노에틸 피페라진으로 이루어진 식각 저해제를 1∼500 ppm 정도 첨가하여 이루어진 식각액 조성물을 이용하여 식각하도록 한다. At this time, the IZO membrane was prepared according to the present invention to remove an etch inhibitor consisting of hydrochloric acid, 50% by weight of ethyl-1-octin-3-ol, 25% by weight of dimethylamino ethanol and 25% by weight of aminoethyl piperazine. Etching is performed using an etchant composition prepared by adding about 1 to 500 ppm.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.As described above, the method can be applied to a manufacturing method using five masks, but the same method can be applied to a manufacturing method of a thin film transistor substrate for a liquid crystal display device using four masks. This will be described in detail with reference to the drawings.
먼저, 도 7 내지 도 9를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.First, a unit pixel structure of a thin film transistor substrate for a liquid crystal display device completed using four masks according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 7 to 9.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.FIG. 7 is a layout view of a thin film transistor substrate for a liquid crystal display device according to a second exemplary embodiment of the present invention, and FIGS. 8 and 9 are lines VIII-VIII 'and IX-IX', respectively, of the thin film transistor substrate shown in FIG. The cross section for
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 또는 알루미늄 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 몰리브덴-텅스텐 합금 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다. First, the first gate wiring layers 221, 241, and 261 made of aluminum, an aluminum alloy, or the like, and the second gate wiring layers 222, 242, made of molybdenum-tungsten alloy or the like on the insulating
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 게이트 배선층(281)과 제2 게이트 배선층(282)의 이중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.The
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.A
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
On the
저항성 접촉층 패턴(55, 56, 58) 위에는 몰리브덴 또는 몰리브덴 합금막으로 이루어진 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.On the ohmic
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.The
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지 스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다. The
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다. The
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO(indium tin oxide)의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.On the
이 때, IZO 막은 본 발명에 따라 제조되어 염산, 초산에 50 중량%의 에틸-1-옥틴-3-올, 25 중량%의 디메틸아미노 에탄올 및 25 중량%의 아미노에틸 피페라진으로 이루어진 식각 저해제를 1∼500 ppm 정도 첨가하여 이루어진 식각액 조성물을 이용하여 식각하도록 한다. At this time, the IZO membrane was prepared according to the present invention to remove an etch inhibitor consisting of hydrochloric acid, 50% by weight of ethyl-1-octin-3-ol, 25% by weight of dimethylamino ethanol and 25% by weight of aminoethyl piperazine. Etching is performed using an etchant composition prepared by adding about 1 to 500 ppm.
그러면, 도 7 내지 도 9의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 8 내지 도 10과 도 10a 내지 도 17b를 참조하여 설명하기로 한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display device having the structure of FIGS. 7 to 9 using four masks will be described in detail with reference to FIGS. 8 to 10 and 10A to 17B. .
먼저, 도 10a 및 10b에 도시한 바와 같이, 제1 실시예와 동일하게 물리 화학적 특성이 우수한 알루미늄 또는 알루미늄 합금 등을 증착하여 제1 게이트 배선층(221, 241, 261, 281)을 적층하고, 저항이 작은 몰리브덴 또는 몰리브덴 합금 등을 증착하여 제2 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 사진 식각하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.First, as shown in FIGS. 10A and 10B, the first gate wiring layers 221, 241, 261, and 281 are laminated by depositing aluminum, an aluminum alloy, or the like having excellent physicochemical properties as in the first embodiment. The second gate wiring layers 222, 242, 262, and 282 are stacked by depositing the small molybdenum or molybdenum alloy and the like, and then etched to include the
다음, 도 11a 및 11b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 MoW를 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다. Next, as shown in FIGS. 11A and 11B, the
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 12a 및 12b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.Thereafter, the
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.As such, there may be various methods of varying the thickness of the photoresist layer according to the position. In order to control the light transmittance in the A region, a slit or lattice-shaped pattern is mainly formed or a translucent film is used.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.In this case, the line width of the pattern located between the slits or the interval between the patterns, that is, the width of the slits, is preferably smaller than the resolution of the exposure machine used for exposure, and in the case of using a translucent film, the transmittance is different in order to control the transmittance when fabricating a mask. A thin film having a thickness or a thin film may be used.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상 하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다. When the light is irradiated to the photosensitive film through such a mask, the polymers are completely decomposed at the part directly exposed to the light, and the polymers are not completely decomposed because the amount of light is small at the part where the slit pattern or the translucent film is formed. In the area covered by, the polymer is hardly decomposed. Subsequently, when the photoresist film is developed, only a portion where the polymer molecules are not decomposed is left, and a thin photoresist film may be left at a portion where the light is not irradiated at a portion less irradiated with light. In this case, if the exposure time is extended, all molecules are decomposed, so it should not be so.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.The
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.Subsequently, etching is performed on the
먼저, 도 13a 및 13b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하 에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.First, as shown in FIGS. 13A and 13B, the exposed
이렇게 하면, 도 13a 및 도 13b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.In this way, as shown in FIGS. 13A and 13B, only the conductor layers of the channel portion C and the data wiring portion B, that is, the
이어, 도 14a 및 14b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체 층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.Subsequently, as shown in FIGS. 14A and 14B, the exposed
이렇게 하면, 도 14a 및 14b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.This removes the
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.Subsequently, ashing removes photoresist residue remaining on the surface of the source /
다음, 도 15a 및 15b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.Next, as illustrated in FIGS. 15A and 15B, the source /
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.In this way, the
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.Finally, the
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 16a 및 도 16b에 도시한 바와 같이 보호막(70)을 형성한다.
As mentioned earlier, wet and dry etching can be alternately used or only dry etching can be used. In the latter case, since only one type of etching is used, the process is relatively easy, but it is difficult to find a suitable etching condition. On the other hand, in the former case, the etching conditions are relatively easy to find, but the process is more cumbersome than the latter. Next, as shown in FIGS. 16A and 16B, a
이어, 도 17a 및 17b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. 17A and 17B, the
마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 IZO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다. Finally, as illustrated in FIGS. 8 to 10, a
이 때, IZO 막은 본 발명에 따라 제조되어 염산, 초산에 50 중량%의 에틸-1-옥틴-3-올, 25 중량%의 디메틸아미노 에탄올 및 25 중량%의 아미노에틸 피페라진으로 이루어진 식각 저해제를 1∼500 ppm 정도 첨가하여 이루어진 식각액 조성물을 이용하여 식각하도록 한다. At this time, the IZO membrane was prepared according to the present invention to remove an etch inhibitor consisting of hydrochloric acid, 50% by weight of ethyl-1-octin-3-ol, 25% by weight of dimethylamino ethanol and 25% by weight of aminoethyl piperazine. Etching is performed using an etchant composition prepared by adding about 1 to 500 ppm.
한편, IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다. On the other hand, it is preferable to use nitrogen as a gas used in the pre-heating process before laminating the IZO, which is a
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.In the second embodiment of the present invention, the data wirings 62, 64, 65, 66, and 68 and the
이상과 같은 본 발명의 제 2 실시예에 따라 MoW 배선과 IZO 화소를 적용한 TFT 기판을 제조시 특성의 비교를 위하여, IZO 의 식각액으로서, 종래의 Cr 식각액과 본 발명에 따른 식각액을 사용하여 IZO 식각 공정을 실시하고 얻어지는 결과를 비교하여 표 3에 나타내었다. According to the second embodiment of the present invention, in order to compare the characteristics of the TFT substrate to which the MoW wiring and the IZO pixel are applied, IZO etching is performed using a conventional Cr etchant and an etchant according to the present invention as an etchant of IZO. Table 3 shows the results obtained by performing the steps.
상기 표 3에 나타난 바와 같이 본 발명에 따른 식각액 조성물은 기타 특성이 매우 우수하면서도, MoW 박막에 대하여 침식을 발생시키지 않는 것으로서, 콘택 저항이 낮은 MoW-IZO 시스템에 용이하게 적용될 수 있는 것임을 알 수 있다. As shown in Table 3, the etchant composition according to the present invention is very excellent in other properties, but does not cause erosion to the MoW thin film, and thus it can be seen that it can be easily applied to a low contact resistance MoW-IZO system. .
본 발명에 따른 방법은 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(array on color filter) 구조에도 용이하게 적용될 수 있다. The method according to the present invention can be easily applied to an array on color filter (AOC) structure in which a thin film transistor array is formed on a color filter.
도 18은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 19는 도 18에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 19에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.18 is a layout view of a thin film transistor substrate according to a third exemplary embodiment of the present invention, and FIG. 19 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 18 along a cutting line XIX-XIX ′. 19 illustrates a lower substrate as a thin film transistor substrate and an upper substrate facing the same.
먼저, 하부 기판에는, 절연 기판(100)의 상부에 몰리브덴 또는 몰리브덴-텅스텐 합금으로 이루어진 데이터 배선(120, 121, 124)이 형성되어 있다. First, data wirings 120, 121, and 124 made of molybdenum or molybdenum-tungsten alloy are formed on the lower substrate.
데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터 패드(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다. The
여기서는, 데이터 배선(120, 121, 124)을 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 IZO(indium zinc oxide)인 것을 고려하여 저항이 작은 물질인 몰리브덴-텅스텐 합금층으로 제조하는 것이 바람직하다. Here, molybdenum, a material having a low resistance, considering that the
하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다. On the lower insulating
데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다. The
버퍼층(140) 위에는 상부에 알루미늄 및 알루미늄 합금 등의 물질로 이루어진 하층(501)과 몰리브덴, 몰리브덴 합금 등의 물질로 이루어진 상층(502)을 포함하는 이중층 구조의 게이트 배선이 형성되어 있다. On the
게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트 패드(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다. The gate line extends in the horizontal direction and is connected to the
여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.Here, the
이와 같이, 게이트 배선을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Al( 또는 Al 합금)＼MoW의 이중층이 그 예이다. As described above, when the gate wiring is formed in two or more layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials. Bilayers are an example.
게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 발명에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다. The low temperature deposition
그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9∼2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7∼1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50∼200Å의 두께로 형성하고, 상층 반도체층(702)은 1000∼2000Å의 두께로 형성한다. The double
이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다. 반도체층(171)은 단일층으로 형성할 수도 있다.As such, a band offset corresponding to the difference between the band gaps of the two layers is formed between the
반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항 성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.On the
저항성 접촉층(182, 183) 위에는 IZO로 이루어진 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410. 411, 412)은 IZO의 투명한 도전 물질로 만들어진다. On the
또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트 패드(152) 및 데이터 패드(124)와 각각 연결되어 있는 보조 게이트 패드(413) 및 보조 데이터 패드(414)가 형성되어 있다. 여기서, 보조 게이트 패드(413)는 게이트 패드(152)의 상부막(502)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있으며, 보조 데이터 패드(414) 또한 데이터 패드(124)의 상부막(202)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. In addition, the
소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기 막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.A
한편, 상부 기판(200)에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.Meanwhile, the
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 20 내지 27과 앞서의 도 18 및 도 19를 참조하여 상세히 설명한다.Next, a method of manufacturing the thin film transistor substrate according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 20 to 27 and FIGS. 18 and 19.
먼저, 도 20에 도시한 바와 같이, MoW와 같이 IZO와 접촉 특성이 우수한 도전 물질을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(120), 데이터 패드(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다.First, as shown in FIG. 20, a conductive material having excellent contact characteristics with IZO, such as MoW, is deposited by a method such as sputtering, and dry or wet etched by a photolithography process using a mask, on the lower insulating
이어, 도 21에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같 이. 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다. 이어, 도 22에서 보는 바와 같이, 절연 기판(100) 상부에 버퍼층(140)을 형성한다.Next, as shown in FIG. 21, a photosensitive material including pigments of red (R), green (G), and blue (B) is sequentially applied, and patterned by a photo process using a mask to form red (R) and green (G). ), And the
이어, 알루미늄 또는 알루미늄 합금과 몰리브덴 또는 몰리브덴 합금과 같은 도전 물질을 스퍼터링 따위의 방법으로 연속 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 버퍼층(140) 위에 게이트선(150), 게이트 전극(151) 및 게이트 패드(152)를 포함하는 게이트 배선(150, 151, 152)을 형성한다. 이 때, 게이트 배선(150, 151, 152)은 단일층 구조로 형성할 수 있다. Subsequently, a conductive material such as aluminum or an aluminum alloy and molybdenum or molybdenum alloy is continuously deposited by a method such as sputtering and patterned by a photolithography process using a mask to form a
이어, 도 23에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다. Next, as shown in FIG. 23, the low-temperature deposition
저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다. The low temperature deposition
제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9∼2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다는 낮은 예를 들어, 1.7∼1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH4에 CH4, C2H2, 또는, C2H
6등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH4 : CH4를 1:9의 비율로 투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0∼2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7∼2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다. The first
이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다. In this case, the low temperature deposition
다음, 도 24에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트 패드(152) 및 데이터 패드(124)를 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다. Next, as shown in FIG. 24, the first
이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트 패드(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터 패드(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다. In this case, except for the upper portion of the
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 25와 도 26을 함께 참조하여 설명한다. In order to form this in a photolithography process using one mask, a photoresist pattern having a different thickness is used as an etching mask. This will be described with reference to FIGS. 25 and 26 together.
우선, 도 25에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 감광막을 1㎛ 내지 2㎛의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다. First, as shown in FIG. 25, after the photoresist film is coated on the impurity doped
이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(120), 데이터 패드(124) 및 게이트 패드(152)의 일부 위에는 감광막이 존재하지 않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.In this case, the
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는 데, 여기에서는 양성 감광막을 사용하는 경우에 대하여 설명한다. As described above, there may be various ways of varying the thickness of the photosensitive film according to the position. Here, the case of using the positive photosensitive film will be described.
노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은 상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.When the light is irradiated to the photosensitive film through a
이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다. 이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.When the photoresist is developed, the
다음, 도 26에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702), 제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트 패드(152)를 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터 패드(124)를 드러내는 접촉 구멍(161, 164)을 완성한다. Next, as shown in FIG. 26, the
이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
Subsequently, the operation of completely removing the
이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다. In this way, the
다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다. Next, the
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.Finally, the remaining
다음, 도 27에서 보는 바와 같이, IZO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용 전극(411), 보조 게이트 패드(413) 및 보조 데이터 패드(414)를 형성한다. Next, as shown in FIG. 27, the IZO layer is deposited and patterned by a photolithography process using a mask to form the
이 때, IZO 막은 본 발명에 따라 제조되어 염산, 초산에 50 중량%의 에틸-1-옥틴-3-올, 25 중량%의 디메틸아미노 에탄올 및 25 중량%의 아미노에틸 피페라진으로 이루어진 식각 저해제를 1∼500 ppm 정도 첨가하여 이루어진 식각액 조성물을 이용하여 식각하도록 한다. At this time, the IZO membrane was prepared according to the present invention to remove an etch inhibitor consisting of hydrochloric acid, 50% by weight of ethyl-1-octin-3-ol, 25% by weight of dimethylamino ethanol and 25% by weight of aminoethyl piperazine. Etching is performed using an etchant composition prepared by adding about 1 to 500 ppm.
이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다. Subsequently, the
마지막으로 도 18 및 도 19에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.Finally, as shown in FIGS. 18 and 19, an insulating material such as silicon nitride or silicon oxide and an insulating material such as a photosensitive organic material including black pigment are sequentially stacked on the lower insulating
한편, 상부 절연 기판(200)의 위에는 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.Meanwhile, the
이상에서 설명한 바와 같이 본 발명에 따른 IZO 식각액 조성물은 TFT 기판의 형성을 위한 다양한 공정에 모두 적용될 수 있는 것이다. 또한 본 발명의 식각액 조성물은 MoW 금속막에 대하여 전혀 침식을 일으키지 않기 때문에 콘택 저항이 낮은 MoW-IZO 시스템을 적용한 TFT 기판을 용이하게 제조할 수 있다.As described above, the IZO etchant composition according to the present invention can be applied to various processes for forming a TFT substrate. In addition, since the etchant composition of the present invention does not cause any erosion to the MoW metal film, the TFT substrate to which the MoW-IZO system with low contact resistance is applied can be easily manufactured.
이에 더하여, 본 발명에 따른 식각액 조성물은 장시간 보관에 대하여도 안정하며 침전물의 발생이 없이 스프레이 작업을 용이하게 적용할 수 있는 것이다.In addition, the etchant composition according to the present invention is stable even for long time storage and can be easily applied to the spray operation without the generation of deposits.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020010284A KR100783608B1 (en) | 2002-02-26 | 2002-02-26 | Etching Composition of Indium Zinc Oxide and Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020010284A KR100783608B1 (en) | 2002-02-26 | 2002-02-26 | Etching Composition of Indium Zinc Oxide and Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030070760A KR20030070760A (en) | 2003-09-02 |
| KR100783608B1 true KR100783608B1 (en) | 2007-12-07 |
Family
ID=32222691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020010284A KR100783608B1 (en) | 2002-02-26 | 2002-02-26 | Etching Composition of Indium Zinc Oxide and Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100783608B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102315B1 (en) * | 2006-12-05 | 2012-01-03 | 캐논 가부시끼가이샤 | Etching amorphous semiconductor oxides with alkaline etchant solution |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100543943C (en) * | 2005-12-22 | 2009-09-23 | 三井金属矿业株式会社 | The method of the patterning of zinc oxide transparent conductive film |
| KR101406402B1 (en) * | 2007-11-15 | 2014-06-16 | 동우 화인켐 주식회사 | Manufacturing method of array substrate for liquid crystal display |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026959A (en) * | 1998-10-24 | 2000-05-15 | 구본준, 론 위라하디락사 | Method for manufacturing pixel electrode of lcd |
| KR20010011323A (en) * | 1999-07-27 | 2001-02-15 | 윤종용 | Liquid crystal display and manufacturing method thereof |
| KR20010060786A (en) * | 1999-12-28 | 2001-07-07 | 구본준, 론 위라하디락사 | Transparent Electrode Applied To Indium-Zinc-Oxide and Etchant For Etching The Same |
| KR20020010213A (en) * | 2000-07-27 | 2002-02-04 | 윤종용 | A thin film transistor array panel for liquid crystal panel and method manufacturing the same |
-
2002
- 2002-02-26 KR KR1020020010284A patent/KR100783608B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026959A (en) * | 1998-10-24 | 2000-05-15 | 구본준, 론 위라하디락사 | Method for manufacturing pixel electrode of lcd |
| KR20010011323A (en) * | 1999-07-27 | 2001-02-15 | 윤종용 | Liquid crystal display and manufacturing method thereof |
| KR20010060786A (en) * | 1999-12-28 | 2001-07-07 | 구본준, 론 위라하디락사 | Transparent Electrode Applied To Indium-Zinc-Oxide and Etchant For Etching The Same |
| KR20020010213A (en) * | 2000-07-27 | 2002-02-04 | 윤종용 | A thin film transistor array panel for liquid crystal panel and method manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102315B1 (en) * | 2006-12-05 | 2012-01-03 | 캐논 가부시끼가이샤 | Etching amorphous semiconductor oxides with alkaline etchant solution |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030070760A (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100915231B1 (en) | Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same | |
| JP4928665B2 (en) | Wiring contact structure, method for forming the same, thin film transistor substrate including the same, and method for manufacturing the same | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR101221261B1 (en) | Array substrate for LCD and the fabrication method thereof | |
| KR100897505B1 (en) | Thin Film Transistor Of Liquid Crystal Display Device And Method Of Manufacturing The Same | |
| US20120217495A1 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| JP2011186484A (en) | Thin film transistor substrate for liquid crystal display device and method for manufacturing the same | |
| JP2002353465A (en) | Thin film transistor wafer using low dielectric constant insulating film, and production method therefor | |
| KR20030027302A (en) | A thin film transistor substrate of using insulating layers having law dielectric constant and a method of manufacturing the same | |
| KR101300183B1 (en) | Thin film transistor substrate and method for fabricating the same | |
| KR20060081470A (en) | Tft substrate and manufacturing method of the same | |
| KR20060030664A (en) | Method for manufacturing thin film transistor array panel | |
| KR100947525B1 (en) | Thin Film Transistor Of Liquid Crystal Display Device And Method Of Manufacturing The Same | |
| KR20100070082A (en) | Thin film transistor substrate and method of fabricating thereof | |
| KR20030073006A (en) | A thin film transistor substrate of using insulating layers having law dielectric constant and a method of manufacturing the same | |
| KR100783608B1 (en) | Etching Composition of Indium Zinc Oxide and Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same | |
| KR100864608B1 (en) | Method Of Manufacturing Thin Film Transistor For Liquid Crystal Display | |
| KR100750914B1 (en) | A thin film transistor array panel for liquid crystal panel and method manufacturing the same | |
| KR100913306B1 (en) | Method Of Forming Mo Thin Film Pattern And Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same | |
| KR20030055125A (en) | Thin film transistor array panel and method for manufacturing the panel | |
| KR100878275B1 (en) | A thin film transistor substrate using wring having low resistance and liquid crystal displays comprising the same | |
| KR100940566B1 (en) | Wiring structure and thin film transistor array panel | |
| KR100853718B1 (en) | Method Of Forming MoW Thin Film Pattern And Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same | |
| KR20060032433A (en) | Etching composition of indium zinc oxide and method of manufacturing array substrate using the same | |
| KR100746557B1 (en) | Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 13 |