KR100782214B1 - Apparatus and Method for embodying multi-carrier interleaving - Google Patents

Abstract

본 발명은 이동통신 시스템의 인터리빙에 관한 것으로서 특히, 블록 인터리버(Block Interleaver)에서 MC(Multi Channel) 인터리빙을 간단한 구조로 구현하고인터리버의 메모리 블록의 끝부분을 버퍼링 구조로 한 MC 인터리빙을 위한 장치 및 방법에 관한 것이다.The present invention relates to interleaving of a mobile communication system, and in particular, to implement an MC (Multi Channel) interleaving in a block interleaver (Block Interleaver) with a simple structure and an MC interleaving for the end of the memory block of the interleaver buffering structure and It is about a method.

본 발명은 이동통신 시스템의 인터리빙에 있어서, 입력심벌 N개를 저장하는 메모리블럭을 포함하는 인터리버와; 상기 입력심볼을 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와; 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부로 구성하여, 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼을 입력하는 단계와; 읽기(Reading)제어부의 제어에 의해 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하는 단계를 포함하는 것을 특징으로 한다.
The present invention provides an interleaving system for interleaving a mobile communication system, comprising: an interleaver including a memory block for storing N input symbols; A writing controller for controlling the input symbol to be input at a predetermined address; Comprising a reading control unit for controlling to output the symbols stored in the interleaver in order, and inputting the symbols to a predetermined address of the interleaver memory under the control of the writing control unit; And sequentially outputting the symbols stored in the memory under the control of a reading control unit.

이동통신, 인터리빙, 다중 캐리어Mobile communication, interleaving, multicarrier

Description

멀티 캐리어 인터리빙 구현장치 및 방법 {Apparatus and Method for embodying multi-carrier interleaving}Apparatus and Method for embodying multi-carrier interleaving

도 1은 종래의 MC Interleaving 구현을 위한 블록도1 is a block diagram for a conventional MC Interleaving implementation

도 2는 본 발명의 MC 인터리빙을 위한 개념도2 is a conceptual diagram for MC interleaving of the present invention

도 3은 본 발명에서 데이터 충돌을 방지하기 위한 버퍼 구성을 나타낸 블록도
3 is a block diagram showing a buffer configuration for preventing data collision in the present invention

본 발명은 이동통신 시스템의 인터리빙에 관한 것으로서 특히, 블록 인터리버(Block Interleaver)에서 MC(Multi Channel) 인터리빙을 간단한 구조로 구현하며, 입출력 데이터 충돌을 방지하기 위해 인터리버의 메모리 블록의 끝부분을 버퍼링 구조로 하므로써 인터리빙을 효과적으로 수행하는 장치 및 방법에 관한 것이다.The present invention relates to interleaving of a mobile communication system, and in particular, implements multichannel (MC) interleaving in a block interleaver with a simple structure, and buffers an end portion of an interleaver's memory block to prevent an input / output data collision. The present invention relates to an apparatus and a method for effectively performing interleaving.

더욱 상세하게는 본 발명은, 이동통신 시스템의 인터리빙에 있어서, 상기 인터리빙시 입출력 데이터 충돌을 방지하기 위해 상기 메모리 블록의 끝부분을 버퍼링구조로 구성한 임의의 심볼크기에 해당하는 메모리 블록이 포함된 블록 인터리버 와, 상기 인터리버에 입력되는 심볼이 미리 주어진 식에 의해 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와, 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부를 포함된 장치에서, 상기 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼을 입력하고, 읽기(Reading)제어부의 제어에 의해 메모리에 저장되어 있는 데이터를 순차적으로 읽어 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하게 하며, 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터간의 충돌을 방지하기 위해 메모리 블록의 끝부분에 버퍼 구조를 구비한 인터리빙 장치와 방법에 관한 것이다.More specifically, in the interleaving of a mobile communication system, a block including a memory block corresponding to an arbitrary symbol size having an end portion of the memory block configured as a buffering structure in order to prevent input / output data collision during the interleaving An apparatus includes an interleaver, a writing control unit for controlling a symbol input to the interleaver to be input at a predetermined address by a predetermined expression, and a reading control unit for controlling to output the symbols stored in the interleaver in order. In the control unit, a symbol is input to a predetermined address of an interleaver memory under the control of the writing control unit, and data stored in the memory is sequentially read by the control of the reading control unit, and the symbols stored in the memory are read. Outputs in order and can be generated by interleaving processing time. It relates to an interleaving apparatus and method having a buffer structure at the end of the memory block in order to prevent a collision between the output data.

일반적으로 데이터의 전송에 따른 오류정정을 목적으로 부호기에서 부호화된 데이터를 정해진 규칙에 따라 정보심볼(비트)의 순서를 배열하는 것을 인터리빙이라 한다.In general, arranging the order of information symbols (bits) according to a predetermined rule for data encoded by an encoder for the purpose of error correction according to data transmission is called interleaving.

일반적인 유무선 통신시스템에서는 전송성능 향상 즉, 전송 다이버시티(Diversity)를 얻기 위해 인터리버가 부가되며, 인터리버의 종류에는 블록 인터리버 (Block Interleaver)와 길쌈 인터리버(Convolutional Interleaver)등이 있다.In a general wired / wireless communication system, an interleaver is added to improve transmission performance, that is, to obtain transmission diversity, and a type of interleaver includes a block interleaver and a convolutional interleaver.

이하 본 출원에서는 상기의 인터리버중 블록 인터리버에 관련된 내용을 설명하며, 블록 인터리버는 전체 입력 심볼들을 버스트(burst)하게 처리하고 출력심볼들은 인터리버 심볼수와 전송 프레임의 주기에 맞추어 일정 간격으로 연속하게 다음단으로 출력된다. In the present application, the contents related to the block interleaver among the interleavers will be described, and the block interleaver processes the entire input symbols in bursts, and the output symbols are successively arranged at regular intervals according to the number of interleaver symbols and the period of the transmission frame. The output is

좀 더 구체적으로 상기의 인터리빙 방법에는, 블록 인터리빙(Block Interleaving), 대각 인터리빙(Helical Interleaving) 및 랜덤 인터리빙(Random Interleaving) 있다.More specifically, the interleaving method includes block interleaving, diagonal interleaving, and random interleaving.

상기의 블록 인터리빙(block interleaving)은 매우 간단한 인터리빙 방법이며, 입력 비트의 시퀀스를 행렬로 보고 행으로 데이터를 읽고 열로 데이터를 쓰는 방식이다. The block interleaving method is a very simple interleaving method. The block interleaving method is to view a sequence of input bits as a matrix, read data in rows, and write data in columns.

블록 인터리빙 방법의 가장 큰 장점은 구조가 간단하다는 점이다. 그러나 전체 프레임에 걸쳐서 발생한 연집 오류에 대해서는 여전히 상관이 존재하게 되는 단점이 있다. 블록 인터리빙을 사용하면 채널에서의 연집 오류는 M 만큼 분산되어 나타나게 된다.The biggest advantage of the block interleaving method is that the structure is simple. However, there is a disadvantage in that correlation still exists for the aggregation error occurring over the entire frame. Using block interleaving, the aggregation error in the channel is distributed by M.

상기의 대각 인터리빙(Helical Interleaving) 역시 간단한 인터리빙 방법이며 입력 비트의 시퀀스를 N * (N+1)행렬로 보고 행으로 데이터를 읽고 대각으로 데이터를 쓰는 방식이다. 대각 인터리빙을 사용할 경우 연집 오류는 N+1 만큼 분산되어 나타나게 된다.Helical interleaving is also a simple interleaving method. The sequence of input bits is viewed as an N * (N + 1) matrix, and the data is read in rows and written in diagonal lines. When diagonal interleaving is used, the aggregation error is distributed by N + 1.

상기의 랜덤 인터리빙(Random Interleaving)은 Turbo Code 에서 가장 우수한 성능을 나타내는 랜덤 인터리버를 위한 lookup-table 을 만드는것으로 그 알고리즘은 다음과 같다.Random Interleaving is to create a lookup-table for random interleaver that shows the best performance in Turbo Code. The algorithm is as follows.

Step1: 크기가 2^M 인 배열 A 를 0 으로 초기화하고 m=0 로 둔다. Step1: Initialize array A of size 2 ^M to 0 and leave m = 0.

Step2: m

2^M-1에 대하여, 0 과 2^M-1사이의 난수 p 를 얻는다. Step2: m

For 2 ^M-1 , a random number p between 0 and 2 ^M-1 is obtained.

Step3: if A[p]=0 이면 A[p] 를 1 로 두고 m 위치의 배열 B 에 p 를 저장한 다. 즉, B[m]=p, m=m+1, Step 2 로 간다. else Step 2 로 간다. Step3: If A [p] = 0, set A [p] to 1 and store p in array B at position m. That is, B [m] = p, m = m + 1, and go to Step 2. Go to else Step 2

배열(array) B 는 소스(source) 와 목적지(destination)의 관계를 결정하고, 만약 B[m]=p 이면 주소 m 에 위치한 비트는 주소 p 로 보내진다. Array B determines the relationship between source and destination, and if B [m] = p, the bits at address m are sent to address p.

IS-2000 통신 시스템에 적용된 블록 인터리빙 방법은, BRO(Bit Reverse Order) Interleaver, Forward-Backward BRO Interleaver, MC(Multi-Carrier)(캐리어가 3개이상) Interleaver로 구분된다.A block interleaving method applied to an IS-2000 communication system is classified into a bit reverse order (BRO) interleaver, a forward-backward BRO interleaver, and a multi-carrier (MC) interleaver.

상기의 MC 모드는 현재 전송 캐리어가 3개로 이루어진

이며, 이하 MC 인터리빙에 대한 효율적인 구현방법과 장치를 설명한다.In the MC mode, three transport carriers are present.

Hereinafter, an efficient implementation method and apparatus for MC interleaving will be described.

도 1은 종래의 MC Interleaving 구현을 위한 블록도이다.1 is a block diagram for a conventional MC Interleaving implementation.

도면에서 보는바와 같이 인터리빙 할 심볼수 N(3의 정수배)개가 입력된 심볼(input symbols)들을 역 다중화하는 역 다중화기(10)(DEMUX)와, 상기 역다중화기에서 출력되는 디먹싱된 심볼을 제어부(미도시)의 제어에 의해 주소 0에서 N/3-1까지 차례대로(sequentially) 저장하는 블록인터리버 메모리 블록(11)과, 상기 메모리 블록(11)의 데이터를 다중화부(MUX)(13)에 순환적으로 출력하게 하는 순환이동블록(12)를 포함하여 구성된다.As shown in the figure, a demultiplexer 10 (DEMUX) for demultiplexing input symbols with N number of symbols to be interleaved (an integer multiple of 3) and a demuxed symbol output from the demultiplexer are controlled. The block interleaver memory block 11 sequentially stores the addresses 0 to N / 3-1 under the control of (not shown), and multiplexes the data of the memory block 11 to the multiplexer 13. It is configured to include a circular movement block 12 for outputting cyclically.

도 1의 동작을 간단히 설명하면, 블록 인터리버는 심볼수가 N인 입력심볼을 역다중화부(10)에서 디먹싱하여 심볼수가 N/3의 크기인 3개의 블록인터리버 메모리 블록 k (k=0,1,2)(11)에 쓰기 제어부(미도시)의 제어에 의해 주소 0에서 N/3-1까지 차례대로 저장한다.Referring to FIG. 1, the block interleaver demuxes an input symbol having N symbols in the demultiplexing unit 10 so that three block interleaver memory blocks k having a size of N / 3 (k = 0,1). (2) are stored in order from address 0 to N / 3-1 under the control of a write control unit (not shown).

상기 메모리 블록(11)의 i 번째 출력심볼의 인터리버 읽기(reading)주소에 대한 수식은 다음과 같다.The equation for the interleaver reading address of the i-th output symbol of the memory block 11 is as follows.

상기에서 i(

) = 0 ~ N/3-1 (메모리 i 는 입력 심볼 N에서 -1 한 갯수임)I above

) = 0 to N / 3-1 (memory i is -1 from input symbol N)

또한 m, J는 인터리버 매개변수이며,

는 x보다 크지 않은 최대정수를 나타낸다.M and J are interleaver parameters,

Is the largest integer not greater than x.

또한

는 비트 반전 연산자를 의미한다. 예를 들어,

은 6의 이진수인 110을 3의 이진수인 011로 변환하는 것이다.Also

Means the bit inversion operator. E.g,

Converts 6's binary 110 to 3's binary 011.

상기의 3개의 블록인터리버 메모리 블록 k (k=0,1,2)(11)에 쓰기 제어부(미도시)의 제어에 의해 주소 0에서 N/3-1까지 차례대로 저장된 데이터 즉, 심볼은 읽기 제어부(미도시) 제어에 의해 순차적으로 순환이동블록(12)에 입력되고 먹싱부(13)(다중화부)로 출력된다.In the above three block interleaver memory blocks k (k = 0,1,2) 11, data stored in order from address 0 to N / 3-1, that is, symbols are read under the control of a write controller (not shown). The control unit (not shown) is sequentially input to the circular movement block 12 and output to the muxing unit 13 (multiplexing unit).

그러나 종래의 MC 인터리빙은, 도면에서 보는 바와 같이 역다중화부, 메모리부, 순환이동블록 및 다중화부를 구비하여 구현하므로 구조가 복잡하고, 또한 데이터 충돌을 방지하기 위해 상기 각 메모리에 별도의 메모리 공간을 각각 부여하므로써 메모리 운용에 있어서도 비 효율적 이었다.
However, conventional MC interleaving is implemented with a demultiplexer, a memory unit, a cyclic shift block, and a multiplexer, as shown in the figure, which is complicated in structure and separate memory space in each memory to prevent data collision. Each grant was inefficient in memory operation.

본 발명은 이동통신 시스템의 MC 인터리빙을 위한 블록인터리버의 구성에 있 어, 종래의 MC 인터리빙의 입력단에 있는 역다중화부(DEMUX) 및 출력단에 있는 다중화부(MUX) 구성이 필요하지 않으며, 종래의 3개의 N/3크기의 인터리버 메모리 블록과 2개의 순환적 이동블록의 구성을, 1개 N 크기의 블록 인터리버로 통합된 구성을 제안하고자 한다.According to the present invention, a block interleaver for MC interleaving in a mobile communication system does not require a demultiplexer (DEMUX) and a multiplexer (MUX) at the output of a conventional MC interleaving. A configuration in which three N / 3-sized interleaver memory blocks and two circular moving blocks are integrated into one N-size block interleaver is proposed.

또한 인터리빙 처리시간으로 인해 인터리버 프레임 사이의 데이터 충돌 현상이 발생할 수 있는데, 이를 방지하기 위해서는 충돌하는 심볼에 대한 버퍼가 있어야 된다. 이를 위해 메모리의 끝부분에 일정크기를 갖는 입출력 버퍼를 하나만 두어 구현하므로써 버퍼링 처리 및 메모리 공간을 효율적으로 활용할 수 버퍼링 구조를 제안한다.
In addition, data collision between interleaver frames may occur due to interleaving processing time. To prevent this, a buffer for colliding symbols must be provided. To this end, we propose a buffering structure that can effectively utilize the buffering process and memory space by implementing only one input / output buffer with a certain size at the end of the memory.

본 발명의 이동통신 시스템에서 MC 인터리빙을 위한 장치에 관한 것으로,이동통신 시스템의 인터리빙에 있어서, 입력심벌 N개를 저장하는 메모리블럭을 포함하는 인터리버와; 상기 입력심볼을 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와; 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부로 구성되는 것을 특징으로 한다.An apparatus for MC interleaving in a mobile communication system of the present invention, comprising: an interleaver, comprising: a memory block for storing N input symbols; A writing controller for controlling the input symbol to be input at a predetermined address; And a reading control unit for controlling to output the symbols stored in the interleaver in order.

또한 본 발명에서 바람직하게 인터리빙시 입출력 데이터 충돌을 방지하기 위해 상기 메모리 블록의 끝부분을 버퍼링구조로 구성한것을 특징으로 한다.In addition, in the present invention, in order to prevent input and output data collision during interleaving, the end of the memory block is characterized by a buffering structure.

또한 본 발명의 이동통신 시스템에서 MC 인터리빙을 위한 방법에 관한 것으로써, 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼 을 입력하는 단계와; 읽기(Reading)제어부의 제어에 의해 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention relates to a method for MC interleaving in a mobile communication system, the method comprising: inputting a symbol to a predetermined address of an interleaver memory under the control of a writing controller; And sequentially outputting the symbols stored in the memory under the control of a reading control unit.

또한 본 발명에서 바람직하게 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터간의 충돌은 메모리에 저장되어 있는 데이터를 순차적으로 읽기때문에 메모리 블록의 끝부분에서 발생하는 것을 특징으로 한다.In addition, the present invention is characterized in that the collision between the input and output data that can occur according to the interleaving processing time occurs at the end of the memory block because the data stored in the memory is sequentially read.

또한 본 발명에서 바람직하게 쓰기(Writing)제어기는 i번째 입력심볼에 대해 A_i의 주소로 메모리에 입력되도록 식)

에 의해 제어하며, i= 0 ~N-1값, k = mod(i,3)이고, m 및 J는 인터리버 매개변수인것을 특징으로 한다.Also, in the present invention, the writing controller preferably inputs the memory to the address A _i for the i th input symbol.

And i = 0 to N-1 values, k = mod (i, 3), and m and J are interleaver parameters.

본 발명의 다른 목적, 특징들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects and features of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하 첨부된 도면을 참조하여 본 발명에 따른 MC 인터리빙 장치와 방법을 설명한다.Hereinafter, an MC interleaving apparatus and method according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 MC 인터리빙을 위한 개념도이다.2 is a conceptual diagram for MC interleaving of the present invention.

도면에서 보는 바와 같이, 입력심벌 N개를 저장하는 메모리 블록이 포함된 블록인터리버(20)와, 상기 인터리버에 입력되는 심볼을 일정한 주소에 입력되도록 데이터와 어드레스를 제어하는 쓰기(Writing)제어기(21)와, 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어기(22)를 포함하여 구성된다. As shown in the figure, a block interleaver 20 including a memory block for storing N input symbols, and a writing controller 21 for controlling data and an address so that a symbol input to the interleaver is input at a predetermined address. And a reading controller 22 which controls to output the symbols stored in the interleaver in order.                     

도 3은 본 발명에서 데이터 충돌을 방지하기 위한 버퍼 구성을 나타낸 블록도이다.3 is a block diagram illustrating a buffer configuration for preventing data collision in the present invention.

도면에서 보는바와 같이, 임의의 심볼크기 N의 메모리 블록이 포함된 블록인터리버(20)에는 식 2에 의해 메모리에 입력되는 심볼의 충돌을 방지하기 위한 버퍼부(20a)와, 상기 메모리에 입력된 심볼을 읽기 제어부(22) 제어에 의해 읽어(reading)심볼을 출력하는데 있어, 입출력 데이터간의 충돌을 방지하기 위한 버퍼부(20b)를 나타 내었다.As shown in the figure, a block interleaver 20 including a memory block having an arbitrary symbol size N includes a buffer unit 20a for preventing a collision of a symbol input into a memory by Equation 2, and the input to the memory. The buffer unit 20b for preventing a collision between input and output data in outputting a symbol by the control of the read control unit 22 is shown.

상기의 도 2와 3를 참고로 하여 본 발명을 설명한다.The present invention will be described with reference to FIGS. 2 and 3 above.

먼저 본 발명의 메모리 쓰기 제어부(21)은 i 번째 입력심볼에 대해 A_i 의 인터리버 주소를 생성한다.First, the memory write controller 21 of the present invention generates an interleaver address of A _i for an i-th input symbol.

상기의 인터리버 쓰기(writing) 주소에 대한 식은 다음과 같다.The equation for the interleaver writing address is as follows.

상기에서 i= 0 ~N-1값의 심볼수를 나타내며, k = mod(i,3)이고, m 및 J는 인터리버 매개변수이다.In the above, i = 0 ~ N-1 symbol number, k = mod (i, 3), m and J are interleaver parameters.

인터리빙 처리를 상기 2식과 같은 메모리 쓰기 방법으로 블록 인터리버(20)의 메모리에 입력하게 되면, 상기 입력/저장된 심볼을 출력하기 위한 메모리 읽기 제어부(22)의 동작은 간단하다.When the interleaving process is input to the memory of the block interleaver 20 by the memory write method as described above, the operation of the memory read control unit 22 for outputting the input / stored symbols is simple.

즉, 메모리 읽기 제어부(22)는 인터리빙 시간에 따라 순서대로 증가하는 구 조이므로, 인터리버 출력심볼을 도면에서 나타난바와 같이 인터리버 메모리 주소 0 에서 N-1까지 순서대로 읽으면 된다.That is, since the memory read control unit 22 increases in order according to the interleaving time, the interleaver output symbols may be read in order from the interleaver memory addresses 0 to N-1 as shown in the figure.

따라서, 인터리빙 처리시점이 블록인터리버 프레임의 마지막이라면, 인터리빙 하는데 걸리는 시간으로 해서 발생하는 데이터(심볼) 충돌 구간은 항상 메모리 끝부분에 위치하게 된다. 그러므로 상기 메모리 블록(20)의 끝부분을 버퍼링 구조로 변경하면 도 3과 같이 된다.Therefore, if the interleaving process is at the end of the block interleaver frame, the data (symbol) collision section that occurs as the time for interleaving is always located at the end of the memory. Therefore, when the end portion of the memory block 20 is changed to the buffering structure, it becomes as shown in FIG. 3.

즉, N 크기의 인터리버 메모리내에 데이터 충돌 영역에 해당하는 메모리(20a 및 20b)를 추가하여 인터리버 심볼의 충돌현상을 보상하는 것이다. That is, the memory 20a and 20b corresponding to the data collision area are added to the N size interleaver memory to compensate for the collision phenomenon of the interleaver symbol.

상기한 바와같이 본 발명에서는 MC 인터리빙을 위한 블록 인터리버를 간단히 구성하였고, 또한 상기의 수학식 2값의 주소에 심볼을 쓰고(writing), 읽을(reading)때는 순차적으로 수행하므로써 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터(심볼)간의 충돌에 대해 종래보다 훨씬 효율적으로 보상할 수 있다. 즉 순차적인 인터리버 영역만을 부분 버퍼링 구조로 하여 수행하였다.As described above, in the present invention, a block interleaver for MC interleaving is simply configured, and when a symbol is written to and read from the address of Equation 2, it is sequentially performed when interleaving. It is possible to more efficiently compensate for a collision between possible input and output data (symbols). In other words, only the sequential interleaver region is used as the partial buffering structure.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments.

따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

본 발명은 MC 인터리빙을 수행하는데 있어, N크기로 된 하나의 메모리 블록만으로 구현하여 구성을 간단히 하였으며, 상기 메모리 블록에 데이터를 효율적으로 쓰고 읽어 출력할때 발생할 수 있는 데이터의 충돌을 방지하기 위해 메모리의 끝부분에 버퍼를 부가하므로써 입출력 데이터간의 충돌에 대한 보상 및 메모리 활용을 증대하는 효과가 있다.













In the present invention, in performing MC interleaving, the configuration is simplified by implementing only one memory block having an N size, and the memory is prevented to prevent data collision that may occur when the data is efficiently written to and read from the memory block. By adding a buffer at the end of the, it is effective to compensate for collision between input and output data and to increase memory utilization.

Claims (5)

이동통신 시스템의 인터리빙에 있어서,In interleaving a mobile communication system, 입력심벌 N개를 저장하는 메모리블럭을 포함하는 인터리버와; 상기 입력심볼이 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부;및 상기 인터리버에 저장된 심볼이 순서대로 출력되도록 제어하는 읽기(Reading)제어부;로 구성되는데 있어서, 상기 쓰기(Writing)제어부는 i번째 입력심볼에 대해 A_i의 주소로 메모리에 입력되도록 식)

에 의해 제어하며, i= 0 ~N-1값, k = mod(i,3)이고, m 및 J는 인터리버 매개변수인것을 특징으로 하는 멀티 캐리어 인터리빙 구현장치.An interleaver including a memory block for storing N input symbols; A writing control unit for controlling the input symbol to be input at a predetermined address; and a reading control unit for controlling the symbols stored in the interleaver to be output in order; wherein the writing control unit is an i-th To be entered into memory at the address of A _i for the input symbol)

And i = 0 to N-1 values, k = mod (i, 3), and m and J are interleaver parameters. 제 1항에 있어서, 인터리빙시 입출력 데이터 충돌을 방지하기 위해 상기 메모리 블록의 끝부분을 버퍼링구조로 구성한것을 특징으로 하는 멀티 캐리어 인터리빙 구현장치.The multi-carrier interleaving apparatus of claim 1, wherein an end portion of the memory block is configured in a buffering structure to prevent input / output data collision during interleaving. 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼이 입력되는 단계;및 읽기(Reading)제어부의 제어에 의해 상기 메모리에 저장되어 있는 심볼이 순서대로 출력되는 단계;를 포함하는데 있어서, 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터간의 충돌은 메모리에 저장되어 있는 데이터가순차적으로 읽혀지기때문에 메모리 블록의 끝부분에서 발생되는 것을 특징으로 하는 멀티 캐리어 인터리빙 구현방법.The method comprising the steps of inputting a symbol to a predetermined address of the interleaver memory under the control of a writing control unit; and outputting the symbols stored in the memory in order under the control of a reading control unit. A method for implementing multicarrier interleaving wherein a collision between input and output data that may occur according to interleaving processing time occurs at the end of a memory block because data stored in the memory is sequentially read. 삭제delete 삭제delete

Images