KR100781444B1 - Method for fabricating a dual damascene pattern - Google Patents

Method for fabricating a dual damascene pattern Download PDF

Info

Publication number
KR100781444B1
KR100781444B1 KR1020060083341A KR20060083341A KR100781444B1 KR 100781444 B1 KR100781444 B1 KR 100781444B1 KR 1020060083341 A KR1020060083341 A KR 1020060083341A KR 20060083341 A KR20060083341 A KR 20060083341A KR 100781444 B1 KR100781444 B1 KR 100781444B1
Authority
KR
South Korea
Prior art keywords
dual damascene
etching
trench
pattern
damascene pattern
Prior art date
Application number
KR1020060083341A
Other languages
Korean (ko)
Inventor
윤재석
이기민
김인수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083341A priority Critical patent/KR100781444B1/en
Application granted granted Critical
Publication of KR100781444B1 publication Critical patent/KR100781444B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for manufacturing dual damascene patterns is provided to reduce a manufacturing time and improve throughput by performing ashing process, a process of removing an etch stop layer, and anti-oxidation process of bottom metal lines in one chamber. An etch stop layer is formed on a lower insulation layer including a metal line layer. Dual damascene patterns including a via hole and a trench are formed on an interlayer dielectric formed on an upper portion of the etch stop layer. A trench is formed using a mask pattern for the trench and then ashing is performed on the mask pattern(S100). The etch stop layer formed by the dual damascene patterns is etched to expose the metal line layer in a chamber for executing the ashing(S102). By supplying anti-oxidation gas into a chamber for executing the etching, the oxidation of the metal line layer is prevented(S104).

Description

듀얼 다마신 패턴 형성 방법{METHOD FOR FABRICATING A DUAL DAMASCENE PATTERN}How to form a dual damascene pattern {METHOD FOR FABRICATING A DUAL DAMASCENE PATTERN}

도 1a 내지 1f는 일반적인 듀얼 다마신 패턴 형성 과정을 도시한 공정 단면도이며,1A to 1F are cross-sectional views illustrating a process of forming a general dual damascene pattern.

도 2는 종래의 듀얼 다마신 패턴 형성 공정에서 트렌치 형성 후 SEM 이미지를 도시한 도면이며,2 is a view showing an SEM image after the trench formation in the conventional dual damascene pattern formation process,

도 3은 본 발명이 적용될 공정 챔버를 도시한 도면이며,3 is a view showing a process chamber to which the present invention is applied,

도 4는 본 발명에 따른 듀얼 다마신 패턴 형성 공정에서 트렌치용 마스크 패턴 제거 공정, 식각 방지막 식각 공정 및 산화 방지 공정을 도시한 흐름도이며,FIG. 4 is a flowchart illustrating a trench mask pattern removing process, an anti-etching layer etching process, and an anti-oxidation process in the dual damascene pattern forming process according to the present invention.

도 5는 본 발명에서 트렌치용 마스크 패턴 제거 공정 후 SEM 이미지를 도시한 도면이며,5 is a view showing an SEM image after the mask pattern removal process for the trench in the present invention,

도 6은 본 발명에서 식각 방지막 식각 공정 후 SEM 이미지를 도시한 도면이며,6 is a view showing an SEM image after the etching prevention film etching process in the present invention,

도 7은 본 발명을 적용하여 듀얼 다마신 패턴을 형성한 후 웨이퍼 다섯 지점에서 촬영한 SEM 이미지를 도시한 도면이다.FIG. 7 illustrates an SEM image taken from five wafers after forming a dual damascene pattern according to the present invention.

본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 트렌치용 마스크 패턴 제거 공정, 식각 방지막 식각 공정 및 산화 방지 공정을 하나의 공정 챔버로 수행하여 듀얼 다마신 패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method for forming a dual damascene pattern, and more particularly, to a method for forming a dual damascene pattern by performing a trench mask pattern removal process, an anti-etching layer etching process, and an oxidation process in one process chamber.

일반적으로, 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다. 금속 배선 재료로 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 고집적화된 반도체 소자에는 보다 전기적 특성이 우수한 금속 물질의 사용이 요구되고 있다. 이에 따라 비저항이 낮으면서 일렉트로마이그레이션(electromigration) 및 스트레스마이그레이션(stressmigration) 등의 신뢰성이 우수한 금속 물질로서, 구리가 주목받고 있다. 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄; 660℃, 텅스텐; 3400℃), 비저항은 1.7μΩ㎝로서(알루미늄;2.7μΩ㎝, 텅스텐; 5.6μΩ㎝) 매우 낮기 때문이다. 구리와 비슷한 금속 배선 재료로 순수 구리에 비하여 비저항이 크게 높지 않으면서 신뢰성과 내식성이 우수한 구리 합금이 있다.In general, in the manufacture of semiconductor devices, metal wires are used to electrically connect between devices and devices or between wires and wires. Although aluminum (Al) or tungsten (W) is widely used as a metal wiring material, the use of a metal material having better electrical characteristics is required for highly integrated semiconductor devices due to low melting point and high specific resistance. Accordingly, copper is attracting attention as a metal material having a low specific resistance and excellent reliability such as electromigration and stress migration. Not only is the melting point of copper relatively high as 1080 ° C. (aluminum; 660 ° C., tungsten; 3400 ° C.), but the specific resistance is 1.7 μΩ cm (aluminum; 2.7 μΩ cm, tungsten; 5.6 μΩ cm), which is very low. There is a copper alloy similar to copper, which has a high reliability and corrosion resistance without significantly higher specific resistance than pure copper.

하지만, 구리는 휘발성이 강한 화합물의 형성이 어려워 건식 식각 공정으로 패터닝하기 어렵기 때문에 다마신(damascene) 공정으로 제조하고 있다. 다마신 공정이란, 먼저 층간 절연막을 증착하고 포토리소그래피 공정을 통해 층간 절연막을 식각하여 배선 영역인 트렌치를 형성하고 트렌치에 구리를 갭필하고 이를 화학적기계적연마(CMP) 공정으로 평탄화하는 것이다. 현재 다층 배선 구조를 위하여 비 아(via)와 금속 배선을 동시에 형성하는 듀얼 다마신도 널리 사용되고 있다.However, copper is manufactured by a damascene process because it is difficult to form a highly volatile compound and difficult to pattern by a dry etching process. In the damascene process, an interlayer insulating film is first deposited and the interlayer insulating film is etched through a photolithography process to form a trench, a wiring region, a gap fill copper in the trench, and planarization thereof using a chemical mechanical polishing (CMP) process. At present, dual damascene, which simultaneously forms vias and metal wires, is widely used for a multi-layered wire structure.

도 1a 내지 도 1f는 종래 기술에 의한 반도체 소자의 듀얼 다마신 패턴 형성 과정을 설명하기 위한 공정 순서도이다. 1A to 1F are flowcharts illustrating a process of forming a dual damascene pattern of a semiconductor device according to the related art.

도 1a에 도시된 바와 같이, 먼저 하부 절연막(100) 내에 배치되는 제 1 금속 배선막(110), 예컨대 구리막 상부 위에 식각 정지막(120)으로서 SiH4을 형성한 후 층간 절연막(130)을 순차적으로 형성한다. As shown in FIG. 1A, first, SiH 4 is formed as an etch stop layer 120 on a first metal wiring layer 110, for example, an upper portion of a copper layer, and then the interlayer insulating layer 130 is sequentially formed. To form.

그런 다음, 도 1b에 도시된 바와 같이, 소정의 마스크막 패턴, 예들 들면 포토레지스트 패턴(미도시)을 이용하여 식각 공정으로 층간 절연막(130a, 130b)을 관통하여 식각 정지막(120)을 노출시키는 비아홀(140)을 형성한다. 비아홀(140) 형성 후에 에슁 챔버를 이용하여 에슁(ash) 공정을 실시함으로서, 포토레지스트 패턴을 제거하고, 포토레지스트 패턴이 제거된 결과물을 외부로 배출시킨다.1B, the etch stop layer 120 is exposed through the interlayer insulating layers 130a and 130b by an etching process using a predetermined mask layer pattern, for example, a photoresist pattern (not shown). To form a via hole 140. After the via hole 140 is formed, an ash process is performed using an etchant chamber to remove the photoresist pattern and to discharge the resultant from which the photoresist pattern is removed.

도 1c에 도시된 바와 같이, 비아홀(140) 내부에 이후 공정에서 트렌치 형성 시 비아홀(140)을 보호하기 위한 희생막(150)을 채우고, 희생막(150) 상부 일부를 제거하는 리세스(recess) 공정을 수행한다. 여기서, 희생막(150)은 노볼락(Novolac) 갭필 물질을 이용하며, 비아홀(140) 표면으로부터 일정 깊이까지 노볼락 갭필 물질을 리세스시킨다.As shown in FIG. 1C, a recess is formed in the via hole 140 to fill the sacrificial layer 150 to protect the via hole 140 when the trench is formed in a subsequent process, and to remove a portion of the upper portion of the sacrificial layer 150. Perform the process. Here, the sacrificial layer 150 uses a novolac gapfill material and recesses the novolac gapfill material to a predetermined depth from the surface of the via hole 140.

도 1d에 도시된 바와 같이, 층간 절연막(130) 상부에 트렌치 형성용 마스크막 패턴(160)을 형성하고, 결과물을 식각 챔버로 로딩시켜 트렌치 형성용 마스크막 패턴(160)을 식각 마스크로 한 식각 공정으로 트렌치(170)를 형성한다. As shown in FIG. 1D, the trench formation mask layer pattern 160 is formed on the interlayer insulating layer 130, and the resultant is loaded into an etching chamber to etch the trench formation mask layer pattern 160 as an etch mask. The trench 170 is formed by the process.

이때, 도 2에 도시된 바와 같이, 비아홀(140)에 매립된 희생막(150)인 노볼 락 갭필 물질과 층간 절연막간의 식각 선택비에 따라 트렌치 형성을 위한 식각 공정 시 제거되는 층간 절연막(130)의 경계면의 물질이 제거되지 않아 생기는 현상, 펜스(fence) 현상을 볼 수 있다. 이러한 펜스는 이후 식각 방지막(120)을 제거할 때 제거시켜준다.In this case, as shown in FIG. 2, the interlayer insulating layer 130 removed during the etching process for forming the trench according to the etching selectivity between the novolak gap gap material, which is the sacrificial layer 150 embedded in the via hole 140, and the interlayer insulating layer, is formed. You can see the phenomenon caused by the material not removed from the interface, fence (fence). The fence is then removed when the etch barrier 120 is removed.

이후, 도 1e에 도시된 바와 같이, 트렌치 형성용 마스크막 패턴(160)을 포토레지스트 에슁(Ash) 공정으로 제거하는데, 이때 비아홀(140) 내에 잔존하는 희생막(150)도 함께 제거한다.Subsequently, as shown in FIG. 1E, the trench formation mask layer pattern 160 is removed by a photoresist etching process. At this time, the sacrificial layer 150 remaining in the via hole 140 is also removed.

그런 다음, 도 1f에 도시된 바와 같이, 건식식각 공정을 실시하여 비아홀(140)을 통해 노출되는 식각 정지막(120)을 제거함으로서, 제 1 금속배선막(110)을 오픈시킨다. 이후, 오픈된 제 1 금속 배선막(110)이 산화되는 것을 방지하기 위한 산화 방지 공정을 실시한다.Then, as illustrated in FIG. 1F, the first metal wiring layer 110 is opened by performing a dry etching process to remove the etch stop layer 120 exposed through the via hole 140. Thereafter, an oxidation prevention process is performed to prevent the open first metal wiring layer 110 from being oxidized.

그리고 나서, 도시 생략되었지만, 결과물 상에 장벽 금속막(barrier metal), 예를 들어, 탄탈륨/탄탈륨 질화막(Ta/TaN)을 얇게 증착한다.Then, although not shown, a barrier metal film (for example, tantalum / tantalum nitride film (Ta / TaN)) is deposited thinly on the resultant.

그러나, 듀얼 다마신 패턴 형성을 위한 각각의 에슁 공정, 식각 공정 산화 방지 공정 등은 각기 다른 챔버를 이용하여 진행되기 때문에 장비의 처리량을 감소시킬 뿐만 아니라 반도체 수율을 저하시키는 요인으로 작용되고 있다.However, since each etching process, etching process, oxidation prevention process, etc. for forming a dual damascene pattern is performed using different chambers, it not only reduces the throughput of the equipment but also acts as a factor of lowering the semiconductor yield.

특히, 식각 방지막이 제거된 후 제 1 금속 배선막, 예컨대 구리가 오픈된 상태로 대기로 방출되면, 구리가 외부의 공기와 산화반응을 일으키며, 이로 인해 반도체 소자의 수율이 떨어지는 문제점이 있다.In particular, if the first metal wiring layer, for example, copper is released to the atmosphere after the etch stop layer is removed, copper may oxidize with the outside air, thereby lowering the yield of the semiconductor device.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 듀얼 다마신 패턴 형성 공정 중 트렌치 마스크용 패턴을 제거하는 에슁 공정, 식각 방지막을 제거하는 공정 및 하부 금속 배선의 산화를 방지하기 위한 공정을 하나의 챔버를 이용하여 수행함으로서, 반도체 수율을 향상시킬 수 있을 뿐만 아니라 공정 시간을 단축시킬 수 있는 듀얼 다마신 패턴 형성 방법을 제공하는데 있다.An object of the present invention is to solve such a problem of the prior art, an etching process for removing the pattern for the trench mask during the dual damascene pattern forming process, a process for removing the etch stop layer and to prevent oxidation of the lower metal wiring By performing the process using one chamber, it is possible to provide a method for forming a dual damascene pattern which can not only improve semiconductor yield but also shorten process time.

상기와 같은 목적을 달성하기 위하여 본 발명은, 금속 배선막이 형성된 하부 절연막 상에 식각 방지막을 형성하고, 상기 식각 방지막의 상부에 형성된 층간 절연막 상에 비아홀 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 방법으로서, 트렌치용 마스크 패턴을 이용하여 상기 트렌치를 형성한 후 상기 트렌치용 마스크 패턴을 에슁하는 제 1 단계와, 상기 제 1 단계를 수행하는 공정 챔버 내에서 상기 듀얼 다마신 패턴에 의해 드러난 상기 식각 방지막을 상기 금속 배선막이 드러나도록 식각하는 제 2 단계와, 상기 제 2 단계를 수행하는 공정 챔버 내에 산화 방지용 가스를 공급하여 상기 금속 배선막의 산화를 방지하기 위한 공정을 수행하는 제 3 단계를 포함한다.In order to achieve the above object, the present invention provides a method of forming an etch stop layer on a lower insulating film on which a metal wiring film is formed, and a dual damascene pattern formed of via holes and trenches on the interlayer insulating film formed on the etch stop layer. A first step of forming the trench using a trench mask pattern, and then etching the trench mask pattern, and the etch stop layer exposed by the dual damascene pattern in the process chamber performing the first step. And a third step of etching the metal wiring film so that the metal wiring film is exposed, and a third step of supplying an anti-oxidation gas into the process chamber performing the second step to prevent oxidation of the metal wiring film.

여기서, 상기 제 1 단계는, 4∼6mTorr의 압력, 750∼850W의 소스 전력, 70∼80W의 바이어스 전력 및 에슁 가스로 O2의 공정 조건으로 진행되는 것을 특징으로 한다.Here, the first step is characterized in that the pressure of 4 ~ 6mTorr, the source power of 750 ~ 850W, the bias power of 70 ~ 80W and the evanescent gas under the process conditions of O2.

또한, 상기 제 2 단계는, 4mTorr∼6mTorr의 압력, 350W∼420W의 소스 전력, 70W∼80W의 바이어스 전력 및 식각가스로 Ar 및 CF4의 공정 조건으로 진행되는 것을 특징으로 한다.In addition, the second step is characterized in that the pressure of 4mTorr ~ 6mTorr, 350W ~ 420W source power, 70W ~ 80W bias power and the etching gas under the process conditions of Ar and CF4.

상기 제 3 단계는, 5mTorr∼7mTorr의 압력, 1100W∼1300W의 소스 전력, 90W∼110W의 바이어스 전력 및 상기 산화 방지용 가스로 Ar과 H2를 이용한 공정 조건으로 진행되는 것을 특징으로 한다.The third step may be performed under a process condition using Ar and H 2 as a pressure gas of 5 mTorr to 7 mTorr, a source power of 1100 W to 1300 W, a bias power of 90 W to 110 W, and the oxidation gas.

이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다. Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings.

본 발명의 설명에 앞서, 본 발명에 따른 듀얼 다마신 패턴을 형성하기 위한 장비로는, 도 3에 도시된 바와 같이, "Mattson" 사의 "e-Highlands 챔버"로서, 이는 RF 파워 및 저압을 이용하여 에슁 공정, 식각 공정을 실시할 수 있다.Prior to the description of the present invention, the equipment for forming the dual damascene pattern according to the present invention, as shown in Figure 3, "e-Highlands chamber" of "Mattson", which uses RF power and low pressure Thus, the etching process and the etching process can be performed.

본 발명에 적용되는 공정 챔버는 폽(FOUP)에 웨이퍼를 올려놓은 후 로드락에 웨이퍼가 로딩되고, 해당 웨이퍼는 듀얼 챔버에서 공정을 진행하게 된다.In the process chamber of the present invention, a wafer is loaded into a load lock after placing a wafer on a FOUP, and the wafer is processed in a dual chamber.

도 4에 도시된 바와 같이, 먼저 도 1d와 같은 트렌치(170)와 비아홀(140)로 이루어진 듀얼 다마신 패턴을 형성한 다음 트렌치 형성용 마스크막 패턴(160) 및 비아홀(140)에 잔존하는 희생막(150)을 에슁 공정을 이용하여 제거하는데(S100), 이때 에슁 공정은 본 발명에 적용되는 공정 챔버, 예컨대 "E-highlands" 챔버를 이용하여 진행한다.As shown in FIG. 4, first, a dual damascene pattern formed of the trench 170 and the via hole 140 as shown in FIG. 1D is formed, and then the sacrifice remaining in the trench formation mask layer pattern 160 and the via hole 140 is performed. The film 150 is removed using an etch process (S100), wherein the etch process proceeds using a process chamber applied to the present invention, such as an "E-highlands" chamber.

즉, E-highlands 챔버(듀얼 챔버)로 저압, 예컨대 4∼6mTorr의 압력, 750∼850W의 소스 전력, 70∼80W의 바이어스 전력 및 에슁 가스로 O2를 200정도 공급하여 64초 동안 공정을 진행한다. 이와 같은 조건으로 실험한 결과 트렌치용 마스크 패턴(160)의 에슁 레이트는 8415Å/min이고, 균일도는 1.5% 정도이다. 바람직하게는 5mTorr를 인가하고, 800W의 소스 전력과 75W의 바이어스 전력을 공급함과 더불어 에슁 가스로 산소(O2)를 이용한다.That is, the E-highlands chamber (dual chamber) has a low pressure, for example, a pressure of 4 to 6 mTorr, a source power of 750 to 850 W, a bias power of 70 to 80 W, and 200 degrees of O 2 as an etchant gas and the process is performed for 64 seconds. . As a result of experiment under such conditions, the trench rate of the trench mask pattern 160 is 8415 dl / min, and the uniformity is about 1.5%. Preferably, 5 mTorr is applied, supplying 800 W of source power and 75 W of bias power, and using oxygen (O 2) as the etchant gas.

또한, 에슁 공정을 완료한 후 SEM 촬영하면, 도 5에 도시된 바와 같이, 상단과 하단 표면에 트렌치용 마스크 패턴, 즉 포토레지스트의 레시드(reside)가 전혀 남아 있지 않음을 알 수 있고, 식각 방지막(120), 예컨대 SiH4와 층간 절연막(130)의 손실이 전혀 없음을 알 수 있다.In addition, SEM imaging after the completion of the etching process, as shown in Figure 5, it can be seen that the trench mask pattern, that is, the residue (residue) of the photoresist is not left at all on the top and bottom surfaces, and etching It can be seen that there is no loss of the preventive film 120, for example, SiH 4 and the interlayer insulating film 130.

그런 다음, 공정 조건을 다르게 하여 동일 챔버에서 듀얼 다마신 패턴에 의해서 드러난 식각 방지막(120)을 제 1 금속배선막(110)의 상부가 드러나도록 제거한다(S102). 즉, 공정 챔버에 저압, 예컨대 4mTorr∼6mTorr의 압력, 350W∼420W의 소스 전력, 70W∼80W의 바이어스 전력 및 식각가스로 150∼250sccmAr 및 45∼55sccmCF4를 공급한 후 25℃의 온도에서 36초 동안 식각 방지막(120)의 식각 공정을 진행한다. 바람직하게는 5mTorr를 인가하고, 400W의 소스 전력과 75W의 바이어스 전력을 공급함과 더불어 식각 가스로 200Ar과 50sccm을 공급한 후 25℃의 온도에서 36초 동안 식각 방지막(120)의 식각 공정을 진행한다. 이와 같은 조건으로 실험한 결과 식각 방지막(120)의 식각 레이트는 1106Å/min이고, 균일도는 3.5% 정도이다.Then, the etching process layer 120 exposed by the dual damascene pattern in the same chamber is removed under different process conditions such that the upper portion of the first metal wiring layer 110 is exposed (S102). That is, 150 to 250 sccmAr and 45 to 55 sccmCF4 were supplied to the process chamber at low pressure, for example, a pressure of 4 mTorr to 6 mTorr, a source power of 350 W to 420 W, a bias power of 70 W to 80 W, and an etching gas, followed by 36 seconds at a temperature of 25 ° C. An etching process of the etch stop layer 120 is performed. Preferably, 5mTorr is applied, 400W of source power and 75W of bias power are supplied, and 200Ar and 50sccm are supplied as an etching gas, followed by etching of the etch stop layer 120 for 36 seconds at a temperature of 25 ° C. . As a result of the experiment under such conditions, the etching rate of the etch stop layer 120 is 1106 Å / min, and the uniformity is about 3.5%.

식각 방지막(120)의 식각 공정을 완료한 후 SEM 촬영하면, 도 6에 도시된 바와 같이, 듀얼 다마신 패턴의 하단부분에 잔존하는 희생막(150)인 노볼락 물질과 트렌치(170) 형성 공정 시 층간 절연막(130)의 경계면에 생성된 펜스가 완전히 제거된다.After SEM etching of the etch stop layer 120 is completed, as shown in FIG. 6, a process of forming a novolac material and a trench 170, which is a sacrificial layer 150 remaining on a lower portion of the dual damascene pattern, is performed. The fence generated at the interface of the interlayer insulating film 130 is completely removed.

마지막으로, 식각 방지막(120)의 식각 공정으로 인해 제 1 금속 배선막(110)이 오픈됨에 따른 제 1 금속 배선막(110)의 산화를 방지하기 위해 산화 방지 공정을 동일 챔버에서 진행한다(S104). 즉, 공정 챔버에 저압, 예컨대 5mTorr∼7mTorr의 압력, 1100W∼1300W의 소스 전력, 90W∼110W의 바이어스 전력 및 가스로 150∼ 250sccmAr 및 150∼250sccmH2를 공급한 후 25℃의 온도에서 30초 동안 진행한다. 바람직하게는 공정 챔버에 6mTorr를 인가하고, 1200W의 소스 전력과 200W의 바이어스 전력을 공급함과 더불어 공정 가스로 200H2와 200Ar을 공급한 후 25℃의 온도에서 30초 동안 진행한다. Finally, in order to prevent oxidation of the first metal wiring layer 110 due to the etching process of the etch stop layer 120, the first metal wiring layer 110 is opened (S104). ). That is, the process chamber is supplied with 150 to 250 sccmAr and 150 to 250 sccmH2 at low pressure, for example, a pressure of 5 mTorr to 7 mTorr, a source power of 1100 W to 1300 W, a bias power of 90 W to 110 W, and a gas, and then proceeds at a temperature of 25 ° C. for 30 seconds. do. Preferably, 6mTorr is applied to the process chamber, 1200W of source power and 200W of bias power are supplied, and 200H2 and 200Ar are supplied as process gas, followed by 30 seconds at a temperature of 25 ° C.

상기에서 알 수 있듯이, 포토레지스트 패턴, 즉 트렌치용 마스크 패턴(160)을 제거하는 에슁 공정 및 식각 방지막(120)을 식각하는 식각 공정은 웨이퍼의 손상을 막기 위해 비교적 낮은 전력을 이용하지만, 산화 방지 공정에서는 제 1 금속배선막(110)의 산화를 최소화하기 위해 비교적 높은 전력을 이용하여 공정을 진행할 뿐만 아니라 공정 가스로 H2를 이용한다.As can be seen above, the etching process for removing the photoresist pattern, that is, the trench mask pattern 160 and the etching process for etching the etch stop layer 120 use relatively low power to prevent damage to the wafer, but do not prevent oxidation. In the process, in order to minimize oxidation of the first metal interconnection film 110, the process is performed using a relatively high power, and H2 is used as the process gas.

또한, 트렌치용 마스크 패턴 에슁 공정, 식각 방지막 식각 공정, 금속 배선막 산화 방지 공정을 하나의 챔버를 이용하여 진행함으로서, 도 7에 도시된 바와 같이, 웨이퍼 내에서 균일도가 좋은 것을 알 수 있다.In addition, by performing the trench mask pattern etching process, the etching prevention film etching process, and the metal wiring film oxidation prevention process using one chamber, as shown in FIG. 7, it can be seen that the uniformity is excellent in the wafer.

본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.The present invention is not limited to the above-described specific preferred embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention claimed in the claims. Of course, such changes will fall within the scope of the claims.

이상 설명한 바와 같이, 본 발명은 듀얼 다마신 패턴 형성 공정 중 트렌치 마스크용 패턴을 제거하는 에슁 공정, 식각 방지막을 제거하는 공정 및 하부 금속 배선의 산화를 방지하기 위한 공정을 하나의 챔버를 이용하여 수행함으로서, 반도 체 수율을 향상시킬 수 있을 뿐만 아니라 공정 시간을 단축시킬 수 있다.As described above, the present invention performs an etching process for removing a trench mask pattern, a process for removing an etch barrier layer, and a process for preventing oxidation of the lower metal wiring in one dual damascene pattern formation process using one chamber. By doing so, not only the semiconductor yield can be improved but also the process time can be shortened.

Claims (4)

금속 배선막이 형성된 하부 절연막 상에 식각 방지막을 형성하고, 상기 식각 방지막의 상부에 형성된 층간 절연막 상에 비아홀 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성하는 방법으로서,An etching prevention film is formed on a lower insulating film on which a metal wiring film is formed, and a dual damascene pattern formed of via holes and trenches is formed on the interlayer insulating film formed on the etching prevention film. 트렌치용 마스크 패턴을 이용하여 상기 트렌치를 형성한 후 상기 트렌치용 마스크 패턴을 에슁하는 제 1 단계와,Forming a trench using a trench mask pattern and then etching the trench mask pattern; 상기 제 1 단계를 수행하는 공정 챔버 내에서 상기 듀얼 다마신 패턴에 의해 드러난 상기 식각 방지막을 상기 금속 배선막이 드러나도록 식각하는 제 2 단계와,A second step of etching the etch stop layer exposed by the dual damascene pattern to expose the metal wiring layer in the process chamber performing the first step; 상기 제 2 단계를 수행하는 공정 챔버 내에 산화 방지용 가스를 공급하여 상기 금속 배선막의 산화를 방지하기 위한 공정을 수행하는 제 3 단계A third step of performing a process for preventing oxidation of the metal interconnection film by supplying an anti-oxidation gas into the process chamber performing the second step 를 포함하는 듀얼 다마신 패턴 형성 방법.Dual damascene pattern formation method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 단계는,The first step is, 4∼6mTorr의 압력, 750∼850W의 소스 전력, 70∼80W의 바이어스 전력 및 에슁 가스로 O2의 공정 조건으로 진행되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.A method for forming a dual damascene pattern, wherein the pressure of 4 to 6 mTorr, a source power of 750 to 850 W, a bias power of 70 to 80 W, and an etchant gas are used to process the O 2. 제 1 항에 있어서,The method of claim 1, 상기 제 2 단계는, The second step, 4mTorr∼6mTorr의 압력, 350W∼420W의 소스 전력, 70W∼80W의 바이어스 전력 및 식각가스로 Ar 및 CF4의 공정 조건으로 진행되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.A method for forming a dual damascene pattern, wherein the pressure of 4 mTorr to 6 mTorr, a source power of 350 W to 420 W, a bias power of 70 W to 80 W, and an etching gas proceed under the process conditions of Ar and CF4. 제 1 항에 있어서,The method of claim 1, 상기 제 3 단계는, The third step, 5mTorr∼7mTorr의 압력, 1100W∼1300W의 소스 전력, 90W∼110W의 바이어스 전력 및 상기 산화 방지용 가스로 Ar과 H2를 이용한 공정 조건으로 진행되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.A method for forming a dual damascene pattern, wherein the pressure of 5 mTorr to 7 mTorr, a source power of 1100 W to 1300 W, a bias power of 90 W to 110 W, and a process condition using Ar and H 2 as the oxidation preventing gas.
KR1020060083341A 2006-08-31 2006-08-31 Method for fabricating a dual damascene pattern KR100781444B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083341A KR100781444B1 (en) 2006-08-31 2006-08-31 Method for fabricating a dual damascene pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083341A KR100781444B1 (en) 2006-08-31 2006-08-31 Method for fabricating a dual damascene pattern

Publications (1)

Publication Number Publication Date
KR100781444B1 true KR100781444B1 (en) 2007-12-03

Family

ID=39139350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083341A KR100781444B1 (en) 2006-08-31 2006-08-31 Method for fabricating a dual damascene pattern

Country Status (1)

Country Link
KR (1) KR100781444B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555178A (en) * 1991-08-27 1993-03-05 Fujitsu Ltd Patterning method using multilayer resist
KR19990086491A (en) * 1998-05-28 1999-12-15 윤종용 Multi-layer film etching method of semiconductor device
KR20020067829A (en) * 2001-02-19 2002-08-24 삼성전자 주식회사 Multi-chamber for semiconductor fabricating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555178A (en) * 1991-08-27 1993-03-05 Fujitsu Ltd Patterning method using multilayer resist
KR19990086491A (en) * 1998-05-28 1999-12-15 윤종용 Multi-layer film etching method of semiconductor device
KR20020067829A (en) * 2001-02-19 2002-08-24 삼성전자 주식회사 Multi-chamber for semiconductor fabricating

Similar Documents

Publication Publication Date Title
US10340223B2 (en) Method of forming an interconnect structure having an air gap and structure thereof
KR100416596B1 (en) Method of manufacturing interconnection wire in semiconductor device
US7741226B2 (en) Optimal tungsten through wafer via and process of fabricating same
US10332837B2 (en) Enhancing barrier in air gap technology
JP2006032864A (en) Multilayer wiring structure, semiconductor device having the same, and manufacturing method thereof
KR100660915B1 (en) Method for fabricating interconnection of semiconductor device having improved interconnection reliability
JP2005116801A (en) Method for manufacturing semiconductor device
KR100688691B1 (en) Fabrication method of semiconductor device
KR100781444B1 (en) Method for fabricating a dual damascene pattern
US7662711B2 (en) Method of forming dual damascene pattern
JP4602091B2 (en) Method for preventing copper oxidation in dual damascene process
JP2002319617A (en) Semiconductor device and its manufacturing method
JP2002373893A (en) Semiconductor device having pad and its fabricating method
JP2005303191A (en) Method for manufacturing semiconductor device
KR100774642B1 (en) Manufacturing method of copper metalization for semiconductor device
JP2000353703A (en) Production of semiconductor device
KR101098919B1 (en) Method for manufacturing semiconductor device
KR100966385B1 (en) Method for manufacturing semiconductor device
KR100755141B1 (en) Contact flug and fabrication method of semiconductor device
KR100876888B1 (en) Method for manufacturing line of semiconductor device
KR100701779B1 (en) Method for fabricating contact of semiconductor device
JP4090923B2 (en) Manufacturing method of semiconductor device
KR100558049B1 (en) Method of forming metal line for a power device
KR100652300B1 (en) Method for manufacturing metal line of semiconductor device by using damascene
KR100641487B1 (en) Method for forming a tungsten plug of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee