KR100779015B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100779015B1
KR100779015B1 KR1020050133432A KR20050133432A KR100779015B1 KR 100779015 B1 KR100779015 B1 KR 100779015B1 KR 1020050133432 A KR1020050133432 A KR 1020050133432A KR 20050133432 A KR20050133432 A KR 20050133432A KR 100779015 B1 KR100779015 B1 KR 100779015B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor substrate
forming
insulating film
gate electrode
Prior art date
Application number
KR1020050133432A
Other languages
Korean (ko)
Other versions
KR20070070655A (en
Inventor
정은수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133432A priority Critical patent/KR100779015B1/en
Publication of KR20070070655A publication Critical patent/KR20070070655A/en
Application granted granted Critical
Publication of KR100779015B1 publication Critical patent/KR100779015B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 수 nm 단위의 선폭을 가지는 게이트 전극을 형성하기 위한 것으로서, 반도체 기판 위에 게이트 형상의 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 반도체 기판을 패터닝하여 돌출부를 형성하는 단계, 상기 제1 감광막을 제거하는 단계, 상기 돌출부를 포함하는 반도체 기판 위에 제2 감광막을 형성하고 상기 제2 감광막을 평탄화하여 상기 돌출부의 상면을 노출시키는 단계, 상기 제2 감광막을 패터닝하고 이를 마스크로 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계, 상기 제2 감광막을 제거하는 단계, 상기 반도체 기판 위에 열산화막을 형성하는 단계, 상기 열산화막 위에 절연막을 형성하는 단계, 상기 절연막을 평탄화하여 상기 돌출부의 상면을 노출시키는 단계, 상기 돌출부를 제거하는 단계, 상기 반도체 기판 상부 구조 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 다결정 폴리 실리콘(poly-Si)막을 형성하는 단계, 상기 반도체 기판의 상부 구조 전면을 상기 절연막을 노출시키도록 평탄화하여 게이트 전극을 형성하는 단계, 그리고 상기 반도체 기판 위에 존재하는 열산화막 및 절연막을 식각하여 상기 트렌치에 존재하는 절연막으로 이루어진 소자 분리막을 형성하는 단계를 포함한다. 이에 따라, 본 발명의 게이트 전극은 종래 게이트 전극보다 반도체 기판의 돌출부 측벽에 존재하는 열산화막의 폭만큼이 작은 선폭으로 만들어질 수 있으므로 수 nm 단위의 선폭을 가지는 미세 패턴을 구현할 수 있다.The present invention is to form a gate electrode having a line width of a few nm unit, forming a gate-shaped first photosensitive film on the semiconductor substrate, patterning the semiconductor substrate using the first photosensitive film as a mask to form a protrusion Removing the first photoresist film, forming a second photoresist film on the semiconductor substrate including the protrusions, and planarizing the second photoresist film to expose the top surface of the protrusions, patterning the second photoresist film, and masking the second photoresist film. Etching the semiconductor substrate to form a trench, removing the second photoresist film, forming a thermal oxide film on the semiconductor substrate, forming an insulating film on the thermal oxide film, and planarizing the insulating film. Exposing an upper surface of the protrusion, removing the protrusion, Forming a gate insulating film on the entire upper surface of the semiconductor substrate, forming a poly-silicon film on the gate insulating film, and planarizing the entire upper structure of the semiconductor substrate to expose the insulating film to form a gate electrode And etching the thermal oxide film and the insulating film on the semiconductor substrate to form an isolation layer formed of the insulating film present in the trench. Accordingly, the gate electrode of the present invention can be made of a line width smaller than the width of the thermal oxide film existing on the sidewall of the protrusion of the semiconductor substrate than the conventional gate electrode, thereby realizing a fine pattern having a line width of several nm.

또한, 본 발명에서는 게이트 전극을 형성하는 공정을 통해 소자 분리막을 형 성할 수 있으므로 종래와 같이 소자 분리막을 형성하기 위한 별도의 공정을 진행하지 않아 공정을 단순화할 수 있으며, 이에 따라 원가를 절감할 수 있다.In addition, in the present invention, since the device isolation layer may be formed through the process of forming the gate electrode, the process may be simplified by not performing a separate process for forming the device isolation layer as in the related art, thereby reducing the cost. have.

게이트전극, STI, CD Gate electrode, STI, CD

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}Method of manufacturing a semiconductor device {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1내지 도 9는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.1 to 9 are diagrams illustrating manufacturing steps of a semiconductor device according to one embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 게이트 전극 및 소자 전극을 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a gate electrode and a device electrode of a semiconductor device.

근래에 들어 반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화에 따른 CD(critical dimention)에 대한 요구가 점점 높아지고 있다.In recent years, with the advance of semiconductor technology, high speed and high integration of semiconductor devices are rapidly progressing, and accordingly, the demand for CD (critical dimention) due to the miniaturization of patterns is increasing.

이러한 요구는 게이트 전극과 상대적으로 넓은 영역을 차지하는 소자 분리막에도 적용된다.This requirement also applies to device isolation films that occupy a relatively large area with the gate electrode.

종래에는 반도체 기판 위에 감광막을 이용한 소자 분리막 패턴을 두고 이를마스크로 하여 반도체 기판을 패터닝하여 트렌치를 만들고, 트렌치 내부를 산화막으로 채워 소자 분리막을 만들고, 소자 분리막이 형성된 반도체 기판 위에 다결정 실리콘막(poly-Si layer) 및 감광막을 차례로 두고 감광막을 마스크로 삼아 다결정 실리콘막을 패터닝함으로써 게이트 전극을 만든다.Conventionally, a device isolation film pattern using a photoresist film is placed on a semiconductor substrate, and the semiconductor substrate is patterned using the mask, and a trench is formed by filling the inside of the trench with an oxide film to form a device isolation film, and a polycrystalline silicon film (poly-) A gate electrode is formed by patterning a polycrystalline silicon film using a Si layer) and a photosensitive film in turn and using the photosensitive film as a mask.

이와 같이 게이트 전극 및 소자 분리막은 ArF, KeF, F2 등의 광원을 이용한 이빔리소그래피(E-beam lithography) 공정 또는 포토리소그래피(photolithography) 공정으로 다결정 실리콘막 및 반도체 기판을 패터닝함으로써 만들어진다.As described above, the gate electrode and the isolation layer are formed by patterning the polycrystalline silicon film and the semiconductor substrate by an E-beam lithography process or a photolithography process using light sources such as ArF, KeF, and F 2 .

그러나 이빔리소그래피 공정은 공정을 진행하기 위해 이용되는 광원의 종류가 제한적이고, 고가의 장비를 필요로 함으로 반도체 소자의 원가가 상승할 수 있다.However, the e-beam lithography process is limited in the type of light source used to proceed the process, and requires expensive equipment can increase the cost of the semiconductor device.

또한, 포토리소그래피 공정에서도 이빔리소그래피 공정과 마찬가지로 고가의장비가 이용된다. 그리고 감광막의 폴리머(polymer) 자체 길이에 의해 수 nm 단위의 선폭을 가지는 미세 패턴을 구현하기가 힘들다.In addition, expensive equipment is used in the photolithography process as in the e-beam lithography process. And it is difficult to implement a fine pattern having a line width of several nm unit by the length of the polymer (polymer) itself of the photosensitive film.

따라서, 본 발명에서는 고집적 반도체 소자에 유리한 수 nm 단위의 선폭을 가지는 게이트 전극을 형성함으로써 반도체 소자의 신뢰성을 향상시키는 것을 목적으로 한다.Accordingly, an object of the present invention is to improve the reliability of a semiconductor device by forming a gate electrode having a line width of several nm, which is advantageous for a highly integrated semiconductor device.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판 위에 게이트 형상의 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 반도체 기판을 패터닝하여 돌출부를 형성하는 단계, 상기 제1 감광막을 제거하는 단계, 상기 돌출부를 포함하는 반도체 기판 위에 제2 감광막을 형성하고 상기 제2 감광막을 평탄화하여 상기 돌출부의 상면을 노출시키는 단계, 상기 제2 감광막을 패터닝하고 이를 마스크로 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계, 상기 제2 감광막을 제거하는 단계, 상기 반도체 기판 위에 열산화막을 형성하는 단계, 상기 열산화막 위에 절연막을 형성하는 단계, 상기 절연막을 평탄화하여 상기 돌출부의 상면을 노출시키는 단계, 상기 돌출부를 제거하는 단계, 상기 반도체 기판 상부 구조 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 다결정 폴리 실리콘(poly-Si)막을 형성하는 단계, 상기 반도체 기판의 상부 구조 전면을 상기 절연막을 노출시키도록 평탄화하여 게이트 전극을 형성하는 단계, 그리고 상기 반도체 기판 위에 존재하는 열산화막 및 절연막을 식각하여 상기 트렌치에 존재하는 절연막으로 이루어진 소자 분리막을 형성하는 단계를 포함한다.The present invention relates to a method of manufacturing a semiconductor device, the method comprising: forming a gate-shaped first photoresist film on a semiconductor substrate, patterning the semiconductor substrate using the first photoresist film as a mask, and forming a protrusion, the first photoresist film Forming a second photoresist film on the semiconductor substrate including the protrusions, and planarizing the second photoresist film to expose an upper surface of the protrusions, patterning the second photoresist film and using the mask as a mask. Etching to form a trench, removing the second photoresist film, forming a thermal oxide film on the semiconductor substrate, forming an insulating film on the thermal oxide film, and planarizing the insulating film to expose an upper surface of the protrusion. Removing the protrusions, the semiconductor substrate upper structure Forming a gate insulating film on a surface, forming a polycrystalline polysilicon film on the gate insulating film, and planarizing the entire upper structure of the semiconductor substrate to expose the insulating film to form a gate electrode; and Etching the thermal oxide film and the insulating film present on the semiconductor substrate to form an isolation layer formed of the insulating film present in the trench.

상기 열산화막은 수증기를 포함한 열공정으로 형성할 수 있다.The thermal oxide film may be formed by a thermal process including water vapor.

상기 돌출부는 FEP(film etch poly-Si) 공정으로 제거할 수 있다.The protrusion may be removed by a film etch poly-Si (FEP) process.

상기 트렌치는 반응성 이온 식각(reactive ion etch) 공정으로 형성할 수 있다.The trench may be formed by a reactive ion etch process.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없 는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1내지 도 9는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.1 to 9 are diagrams illustrating manufacturing steps of a semiconductor device according to one embodiment of the present invention.

도 1에 도시한 바와 같이, 반도체 기판(100) 위에 제1 감광막(300)을 형성한다.As shown in FIG. 1, the first photosensitive film 300 is formed on the semiconductor substrate 100.

이어, 도 2에 도시한 바와 같이, 제1 감광막(300)을 마스크로 하여 반도체 기판(100)을 식각하여 반도체 기판(100)에 돌출부(105)를 형성한다.Subsequently, as shown in FIG. 2, the semiconductor substrate 100 is etched using the first photoresist film 300 as a mask to form the protrusion 105 on the semiconductor substrate 100.

그 다음, 도 3에 도시한 바와 같이, 반도체 기판(100) 위에 제2 감광막(350)을 도포한다.Next, as shown in FIG. 3, a second photosensitive film 350 is coated on the semiconductor substrate 100.

그리고, 도 4에 도시한 바와 같이, 제2 감광막(350)을 패터닝 한 후 반도체 기판(100)을 식각하여 트렌치(trench)(111, 113)를 형성한다.
좀 더 자세히 살펴보면 다음과 같다.
제2 감광막(350) 상에 트렌치가 형성될 부분만을 노출시키도록 마스크를 형성하고 제2 감광막(350)을 패터닝한다.
이때, 제2 감광막(350)을 일정부분 제거하기 위해 평탄화 공정을 시행할 수 있다. 평탄화 공정은 화학적 기계 연마(chemical mechanical polishing, CMP) 공정으로 시행하고, 이때 평탄화 공정의 종료시점(end point)은 돌출부(105)가 드러나지 않도록 하는 것이 바람직하다.
그리고, 패터닝 된 제2 감광막(350)을 마스크로 하여 반도체 기판(100)을 식각함으로써 트렌치(trench)(111, 113)를 형성한다. 식각공정은 반응성 이온 식각(reactive ion etch, RIE)으로 하는 것이 바람직하다. As shown in FIG. 4, after the second photoresist film 350 is patterned, the trenches 111 and 113 are formed by etching the semiconductor substrate 100.
The following is a closer look.
A mask is formed to expose only a portion where the trench is to be formed on the second photoresist film 350, and the second photoresist film 350 is patterned.
In this case, a planarization process may be performed to remove a portion of the second photoresist film 350. The planarization process is performed by a chemical mechanical polishing (CMP) process, and the end point of the planarization process is preferably such that the protrusion 105 is not exposed.
The trenches 111 and 113 are formed by etching the semiconductor substrate 100 using the patterned second photoresist film 350 as a mask. The etching process is preferably a reactive ion etch (RIE).

이후 상기 제2 감광막(350)을 제거한다.Thereafter, the second photoresist film 350 is removed.

다음, 도 5에 도시한 바와 같이, 수증기를 포함한 열 공정을 진행하여 반도체 기판(100)의 실리콘(silicon, Si)과 수증기를 포함한 산소(O2)가 반응한 산화규 소로 이루어진 열산화막(120)을 형성한다.Next, as shown in FIG. 5, a thermal oxide film 120 made of silicon oxide reacted with silicon (Si) of the semiconductor substrate 100 and oxygen (O 2) containing water vapor by performing a thermal process including water vapor. To form.

이어, 열산화막(120) 위에 TEOS(tetraethly orthosilicate)와 같은 절연막(130)을 형성한다.Next, an insulating film 130 such as tetraethly orthosilicate (TEOS) is formed on the thermal oxide film 120.

그런 다음, 도 6에 도시한 바와 같이, 화학적 기계 연마(CMP) 공정을 진행하여 절연막(130)을 평탄화한다. 이때, 돌출부(105) 위에 존재하는 열산화막(120)은 제거되어 반도체 기판(100)의 돌출부(105)가 노출된다.Then, as illustrated in FIG. 6, the chemical mechanical polishing (CMP) process is performed to planarize the insulating film 130. In this case, the thermal oxide film 120 existing on the protrusion 105 is removed to expose the protrusion 105 of the semiconductor substrate 100.

그 다음, 도 7에 도시한 바와 같이, 반도체 기판(103, 105)의 돌출부(105)를 제거한다. 여기서, 돌출부(105)는 실리콘(silicon)만을 제거하는 FEP(film etch poly-si) 공정을 통해 제거된다.Next, as shown in FIG. 7, the protrusions 105 of the semiconductor substrates 103 and 105 are removed. Here, the protrusion 105 is removed through a film etch poly-si (FEP) process to remove only silicon (silicon).

이어, 절연막(130) 상부에 존재하는 돌출부(105)가 제거됨에 따라 노출된 열산화막(120) 및 절연막(130) 위에 게이트 절연막(140)을 도포하고, 게이트 절연막(140) 위에 다결정 실리콘막(150)을 형성한다.Subsequently, as the protrusion 105 existing on the insulating film 130 is removed, the gate insulating film 140 is coated on the exposed thermal oxide film 120 and the insulating film 130, and the polycrystalline silicon film ( 150).

그 다음, 도 8에 도시한 바와 같이, 화학적 기계 연마(CMP) 공정을 진행하여 평탄화하여 게이트 전극(155)을 형성한다. 이때, 절연막(130) 상부에 존재하는 게이트 절연막(140)이 제거된다.Next, as shown in FIG. 8, the chemical mechanical polishing (CMP) process is performed to planarize to form the gate electrode 155. In this case, the gate insulating layer 140 on the insulating layer 130 is removed.

이와 같은 공정을 통하여 만들어지는 게이트 전극(155)의 선폭(critical dimension, CD)(a)은 종래에 감광막을 마스크로 하여 다결정 실리콘막(poly-Si)을 식각하여 만들어지는 게이트 전극의 선폭보다 반도체 기판(100)의 돌출부(105) 측벽에 존재하는 열산화막(120)의 폭(b, c)만큼 작게 만들 수 있다.The critical dimension (CD) (a) of the gate electrode 155 made through such a process is more semiconductor than that of the gate electrode formed by etching a poly-silicon film (poly-Si) using a photosensitive film as a mask. It may be made as small as the width (b, c) of the thermal oxide film 120 present on the side wall of the protrusion 105 of the substrate 100.

이에 따라, 본 발명에서는 미세 패턴을 구현하기 위해 종래와 같이 이빔리소 그래피 공정을 진행하기 위한 고가의 장비를 이용하지 않아 제품의 원가를 절감할 수 있으며, 포토리소그래피 공정시 감광막의 폴리머(polymer) 자체 길이에 따른 제한을 받지 않으므로 수 nm 단위의 선폭을 가지는 미세 패턴을 구현할 수 있으므로 고집적화에 유리한 반도체 소자를 형성할 수 있다.Accordingly, in the present invention, it is possible to reduce the cost of the product by not using the expensive equipment for proceeding the e-beam lithography process as in the prior art to implement the fine pattern, the polymer itself of the photosensitive film during the photolithography process Since it is not limited by the length, it is possible to implement a fine pattern having a line width of a few nm unit can form a semiconductor device advantageous for high integration.

다음. 도 9에 도시한 바와 같이, 게이트 전극(155) 측벽에 존재하는 게이트절연막(140)과 반도체 기판(100)의 트렌치(111, 113)를 채우는 절연막(131, 133) 및 상기 반도체 기판(100)의 트렌치(111, 113)를 채우는 절연막(131, 133)의 하부에 위치하는 열산화막(121, 123)을 제외한 절연막(130) 및 열산화막(120)을 제거한다. 이때, 소자 분리막(50, 55)이 형성된다.next. As illustrated in FIG. 9, insulating layers 131 and 133 filling the gate insulating layer 140 on the sidewalls of the gate electrode 155, the trenches 111 and 113 of the semiconductor substrate 100, and the semiconductor substrate 100. The insulating film 130 and the thermal oxide film 120 are removed except for the thermal oxide films 121 and 123 disposed under the insulating films 131 and 133 filling the trenches 111 and 113. In this case, device isolation layers 50 and 55 are formed.

본 발명에서는 미세 패턴의 게이트 전극(155)을 형성함에 따라 트렌치(111, 113)를 채우는 소자 분리막(50, 55)이 만들어지므로 소자 분리막(50, 55)을 형성하기 위한 별도의 공정을 진행하지 않아도 되므로 반도체 소자의 제조 공정이 단순화될 수 있다.In the present invention, since the device isolation layers 50 and 55 are formed to fill the trenches 111 and 113 as the gate electrode 155 of the fine pattern is formed, a separate process for forming the device isolation layers 50 and 55 is not performed. Since it is not necessary, the manufacturing process of the semiconductor device can be simplified.

이어, 게이트 절연막(145) 및 게이트 전극(155) 측벽에 스페이서(160)를 형성하고, 게이트 전극(155) 및 스페이서(160)를 마스크로 하여 노출된 반도체 기판(105) 위에 불순물 이온을 고농도로 주입하여 고농도 접합 영역(170)을 형성한다.Subsequently, spacers 160 are formed on the sidewalls of the gate insulating layer 145 and the gate electrode 155, and the impurity ions are highly concentrated on the exposed semiconductor substrate 105 using the gate electrode 155 and the spacer 160 as a mask. Injecting to form a high concentration junction region 170.

본 발명에 따르면 트렌치 및 돌출부를 가지는 반도체 기판 위에 열산화막을 형성하고 그 위에 TEOS와 같은 절연막을 평탄하여 형성하고, FEP 공정을 진행하여 돌 출부를 제거하고, 반도체 기판 상부 구조 전면에 게이트 절연막 및 다결정 실리콘막을 형성하고 화학적 기계 연마(CMP) 공정을 진행하여 게이트 전극을 형성한다. 이에 따라, 본 발명의 게이트 전극은 종래 게이트 전극보다 반도체 기판의 돌출부 측벽에 존재하는 열산화막의 폭만큼이 작은 선폭으로 만들어질 수 있으므로 수 nm 단위의 선폭을 가지는 미세 패턴을 구현할 수 있다.According to the present invention, a thermal oxide film is formed on a semiconductor substrate having trenches and protrusions, and an insulating film such as TEOS is formed flat on the semiconductor substrate, and an FEP process is performed to remove the protrusions. A silicon film is formed and a chemical mechanical polishing (CMP) process is performed to form a gate electrode. Accordingly, the gate electrode of the present invention can be made of a line width smaller than the width of the thermal oxide film existing on the sidewall of the protrusion of the semiconductor substrate than the conventional gate electrode, thereby realizing a fine pattern having a line width of several nm.

또한, 본 발명에서는 게이트 전극을 형성하는 공정을 통해 소자 분리막을 형성할 수 있으므로 종래와 같이 소자 분리막을 형성하기 위한 별도의 공정을 진행하지 않아 공정을 단순화할 수 있으며, 이에 따라 원가를 절감할 수 있다.In addition, in the present invention, since the device isolation layer may be formed through the process of forming the gate electrode, the process may be simplified by not performing a separate process for forming the device isolation layer as in the related art, thereby reducing the cost. have.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

Claims (5)

반도체 기판 위에 게이트 형상의 제1 감광막을 형성하는 단계,Forming a gate-shaped first photosensitive film on the semiconductor substrate, 상기 제1 감광막을 마스크로 하여 상기 반도체 기판을 패터닝하여 돌출부를 형성하는 단계,Patterning the semiconductor substrate using the first photoresist film as a mask to form protrusions; 상기 제1 감광막을 제거하는 단계,Removing the first photosensitive film; 상기 돌출부를 포함하는 반도체 기판 위에 제2 감광막을 형성하는 단계,Forming a second photoresist film on the semiconductor substrate including the protrusions; 상기 제2 감광막을 패터닝하고 이를 마스크로 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계,Patterning the second photoresist film and etching the semiconductor substrate using the second photoresist layer as a mask to form a trench; 상기 제2 감광막을 제거하는 단계,Removing the second photosensitive film; 상기 반도체 기판 위에 열산화막을 형성하는 단계,Forming a thermal oxide film on the semiconductor substrate, 상기 열산화막 위에 절연막을 형성하는 단계,Forming an insulating film on the thermal oxide film; 상기 절연막을 평탄화하여 상기 돌출부의 상면을 노출시키는 단계,Planarizing the insulating film to expose an upper surface of the protrusion; 상기 돌출부를 제거하는 단계,Removing the protrusion, 상기 반도체 기판 상부 구조 전면에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on an entire surface of the semiconductor substrate upper structure; 상기 게이트 절연막 위에 다결정 폴리 실리콘(poly-Si)막을 형성하는 단계, Forming a poly-crystalline polysilicon (poly-Si) film on the gate insulating film, 상기 반도체 기판의 상부 구조 전면을 상기 절연막을 노출시키도록 평탄화하여 게이트 전극을 형성하는 단계, 그리고Planarizing the entire upper structure of the semiconductor substrate to expose the insulating film to form a gate electrode, and 상기 반도체 기판 위에 존재하는 열산화막 및 절연막을 식각하여 상기 트렌치에 존재하는 절연막으로 이루어진 소자 분리막을 형성하는 단계Etching the thermal oxide film and the insulating film present on the semiconductor substrate to form an isolation layer formed of the insulating film present in the trench 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제1항에서,In claim 1, 상기 열산화막은 수증기를 포함한 열공정으로 형성하는 반도체 소자의 제조 방법.The thermal oxide film is a method of manufacturing a semiconductor device formed by a thermal process including water vapor. 제1항에서,In claim 1, 상기 돌출부는 FEP(film etch poly-Si) 공정으로 제거하는 반도체 소자의 제조 방법.The protrusion is removed by a film etch poly-Si (FEP) process of manufacturing a semiconductor device. 제1항에서,In claim 1, 상기 트렌치는 반응성 이온 식각(reactive ion etch) 공정으로 형성하는 반도체 소자의 제조 방법.The trench is a method of manufacturing a semiconductor device is formed by a reactive ion etch process. 제1항에서,In claim 1, 상기 제2 감광막을 형성하는 단계에 이어서, 상기 돌출부가 노출되지 않도록 상기 제2 감광막을 평탄화하는 과정을 더 구비하는 것을 특징으로 하는 반소체 소자의 제조 방법.And forming a second photoresist film, further comprising planarizing the second photoresist film so that the protrusion is not exposed.
KR1020050133432A 2005-12-29 2005-12-29 Method of manufacturing semiconductor device KR100779015B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133432A KR100779015B1 (en) 2005-12-29 2005-12-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133432A KR100779015B1 (en) 2005-12-29 2005-12-29 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20070070655A KR20070070655A (en) 2007-07-04
KR100779015B1 true KR100779015B1 (en) 2007-11-22

Family

ID=38505924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133432A KR100779015B1 (en) 2005-12-29 2005-12-29 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100779015B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021789A (en) * 1993-12-31 1995-07-26 김주용 MOSFET manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021789A (en) * 1993-12-31 1995-07-26 김주용 MOSFET manufacturing method

Also Published As

Publication number Publication date
KR20070070655A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
JP4619839B2 (en) Pattern formation method
KR101004691B1 (en) Method for forming micropattern in semiconductor device
KR101170284B1 (en) Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
US8685859B2 (en) Self-aligned semiconductor trench structures
CN108321079B (en) Semiconductor structure and forming method thereof
US7687403B2 (en) Method of manufacturing flash memory device
KR100933868B1 (en) How to form a mask pattern
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR100726148B1 (en) Manufacturing method for semiconductor device
JP5382464B2 (en) Method for selectively forming a symmetric or asymmetric feature using a symmetric photomask during the manufacture of electronic systems including semiconductor devices
KR100779015B1 (en) Method of manufacturing semiconductor device
US7371665B2 (en) Method for fabricating shallow trench isolation layer of semiconductor device
KR100912958B1 (en) Method for fabricating fine pattern in semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR20060124022A (en) Method of fomring a gate in a flash memory device
KR100532839B1 (en) Method for manufacturing shallow trench of semiconductor device
JP2006013359A (en) Manufacturing method for semiconductor device
KR100561513B1 (en) Method of Shallow Trench Isolation In Semiconductor Device
KR100508868B1 (en) Isolation method of semiconductor device
KR100760908B1 (en) Method for fabricating semiconductor device
CN115132572A (en) Semiconductor device and method for manufacturing the same
KR20110060723A (en) Method for forming pattern in semiconductor device
KR19990046950A (en) Manufacturing Method of Semiconductor Device
KR20020017762A (en) Method for forming a overlay vernier
KR20060124900A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee