KR100776624B1

KR100776624B1 - 기가비트 수동 광 네트워크 시스템의 고속 병렬 데이터처리 장치

Info

Publication number: KR100776624B1
Application number: KR1020060124277A
Authority: KR
Inventors: 두경환; 윤빈영
Original assignee: 한국전자통신연구원
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2007-11-15

Abstract

본 발명은 GPON(Gigabit-capable Passive Optical Network) 시스템의 고속 병렬 데이터 처리 기술에 관한 것이다. GPON 시스템은 GTC(GPON Transmission Convergence) 프레임이라는 동기화된 프레임에 데이터를 전송하는 구조로 이 GTC 프레임에 GEM(GPON Encapsulation Method) 프레임을 싣는 작업은 시스템의 전송속도가 증가할수록 병렬 처리되는 데이터 량이 증가하므로 구현의 복잡성이 커지게 된다. 본 발명은 이런 병렬로 처리되어야 하는 GEM 프레임을 바이트 단위로 독립된 저장 공간에 저장함으로써 효율적으로 GTC 프레임화 하는 방법에 관한 것이다. 본 발명은 GEM 프레임을 임시 저장하는 데이터 저장부와, GTC 프레임을 구성하는데 필요한 IDLE 프레임을 생성하는 IDLE 프레임 생성부와, 이 두 블록에서 출력되는 데이터를 다중화하고 출력데이터로 재정렬하는 매퍼와, GTC 프레임의 페이로드에 맞도록 수 십 바이트 단위로 데이터를 출력하는 레지스터 출력부와, 그리고 이 전체 블록을 제정하는 메모리 제어부로 구성된다.

PON, MAC, GEM, 인터페이스, OLT, ONU

Description

기가비트 수동 광 네트워크 시스템의 고속 병렬 데이터 처리 장치{HIGH SPEED PARALLEL DATA PROCESSING APPARATUS IN GIGABIT-CAPABLE PASSIVE OPTICAL NETWORK SYSTEM}

도 1은 전형적인 수동 광 네트워크(Passive Optical Network : PON) 시스템의 개략적인 구성도,

도 2는 전형적인 OLT(Optical Line Termination) 구성 블록도,

도 3은 본 발명의 바람직한 실시예에 따른 기가비트 수동 광 네트워크 시스템의 고속 병렬 데이터 처리 장치에 대한 구성 블록도.

＜도면의 주요부분에 대한 부호의 설명＞

101 : OLT(Optical Line Termination)

102 : 수동 광분배기

103 : ONU(Optical Network Unit)

201 : GEM(GPON Encapsulation Method) 프레임

202 : GTC(GPON Transmission Convergence) 프레임

203 : 광모듈을 포함하는 물리계층 블록

301 : 메모리 제어부

302 : 데이터 저장부

303 : 매퍼

304 : 레지스터 출력부

305 : IDLE 프레임 생성부

본 발명은 기가비트 수동 광 네트워크(Gigabit-capable Passive Optical Network : 이하 GPON이라 함) 시스템에 관한 것으로, 특히 효율적인 GTC(GPON Transmission Convergence) 프레임화를 구현하는데 적합한 GPON 시스템의 고속 병렬 데이터 처리 장치에 관한 것이다.

GPON은 ITU-T G.984.1∼4 권고안을 기반으로 광가입자망을 구성하는 방식 중의 하나로 기존 ATM, 이더넷(Ethernet) 뿐만 아니라 TDM 패킷을 그대로 수용할 수 있어서 EPON(Ethernet PON)과 더불어 광가입자망을 구성하는 가장 주목받는 TDMA 방식의 PON 기술 중에 하나이다.

TDMA PON방식은 도 1과 같이 기존 통신 개념과 달리 점대다중점 연결방식으로 전화국에 설치되는 OLT(101)에서 각 가입자 댁내 또는 인입시설에 위치하는 ONU/ONT(103)로 향하는 하향방향으로 모든 패킷이 전송되는 브로드캐스팅 방식이 사용되는 반면, 각 ONU(103)로부터 OLT(101)로 향하는 상향은 1개의 광링크를 공유하여 OLT로부터 할당 받은 시간에만 각 ONU별로 전송이 허가되는 TDMA 방식을 사용한다.

따라서 PON 망에서는 기존 망에서 사용되지 않는 새로운 전송방식으로 패킷이 전송되므로 PON에서만 사용되는 프레임 규격, 전송방식 등이 정의되며, 또한 여기에 맞도록 MAC(Medium Access Control) 계층이 새로이 정의된다.

PON망의 상하향 속도는 서로 다를 수 있다. 예컨대, GPON망은 하향이 2.5Gbps 일 때 상향은 1.25Gbps 또는 622Mbps 전송속도로 구현될 수 있다.

도 2에서 예시한 것처럼, GPON 의 전송계층을 정의한 G.984.3 권고안에 의하면 모든 일반 프레임은 각 프레임의 등급에 따라 처리될 수 있도록 프레임을 엔캡슐레이션(encapsulation)하여 GEM(GPON Encapsulation Method) 프레임(201)으로 전환한 후, 동기화된 GTC(GPON Transmission Convergence: GPON 전송 부계층) 프레임(202)에 실어 광 링크로 전송 한다.

지금까지 권고안이 마련된 GPON 시스템은 처리되어야 하는 데이터 병렬구조가 복잡하지 않기 때문에 구현하는 데 큰 어려움이 없었다. 다시 말하면, 2.5Gbps 전송속도를 갖는 GPON MAC을 구현하려면 77.76MHz클럭을 사용할 때 32비트 단위로 데이터를 처리하면 충분하다. 그러나 망이 고도화됨에 따라 사용자는 더 많은 대역을 요구하게 되므로 GPON 링크 역시 2.5Gbps 이상의 전송속도를 요구하게 될 것이다. 만일 10Gbps 전송속도를 갖는 GPON MAC을 FPGA 같은 칩으로 구현할 필요가 있을 때는 칩의 기술적인 문제로 클럭의 동작 주파수를 높이는 데에는 한계가 있을 수밖에 없으므로 77.76MHz 클럭을 사용할 경우 128비트 단위로 데이터가 처리되어야 한다.

GPON에서 사용되는 GTC 프레임은 동기화된 프레임으로써 GTC 프레임의 페이 로드는 모두 유효한 바이트로 채워져야 한다. 여기서 말하는 유효한 바이트란 페이로드를 구성하는 패킷이 바이트 단위로 모두 유효한 값을 가져야 함을 의미한다. 유효한 데이터에는 두 종류가 있는데 하나는 H"B6AB31E055" (16진수 값을 의미함) 상수값을 갖는 5바이트로 고정된 IDLE 프레임과 가변 GEM 프레임이 있다. GTC 프레임의 페이로드는 GEM 프레임과 IDLE 프레임으로 채워져야 하며 그 외 다른 데이터는 허용되지 않는다.

이때, IDLE 프레임은 반드시 GEM 프레임과 GEM 프레임 사이에 존재하며 하나의 GEM 프레임 중간에 삽입될 수 없다.

10Gbps 전송 속도를 갖는 PON 시스템을 개발하고자 할 때는 77.76MHz 1클럭당 16바이트(128비트) 이상의 데이터가 처리되어야 한다. GEM 프레임의 길이는 0∼4095 바이트 길이를 갖는 가변 프레임으로 GTC 프레임의 페이로드를 구성하는데, GTC 프레임 내 GEM프레임과 GEM프레임 사이에 간격이 있다면 5바이트 단위의 IDLE 프레임으로 채워진다.

하드웨어적으로 구현이 용이 하려면 16바이트 단위로 데이터를 병렬로 처리할 때 모든 GEM 프레임과 IDLE 프레임이 16바이트의 배수가 되어야 프레임의 시작이 항상 16바이트로 처리되는 데이터의 맨 처음 바이트에 위치하게 되므로 구현이 용이하다. 그러나 실제 GEM 프레임의 크기는 가변이며, IDLE프레임은 5바이트로 규정되어 있으므로 이런 GEM 프레임을 GTC 프레임에 실시간적으로 데이터를 실을 경우 GEM 프레임의 마지막 부분이 몇 바이트냐에 따라서 그 다음 GEM 프레임이 실리게 될 바이트 수가 결정되므로 이를 하드웨어적인 경우의 수를 고려하여 구현한 다면 하드웨어적인 부담이 증가하여 10Gbps 이상의 고속 GPON 시스템을 구현하는 장애 요인이 될 것이다.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로, 병렬로 처리해야 하는 GEM 프레임을 바이트 단위로 독립된 저장 공간에 저장함으로써 효율적인 GTC 프레임화가 가능한 GPON 시스템의 고속 병렬 데이터 처리 장치를 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, GPON 시스템 구현 시 GTC 프레임을 구성하는데 있어서 고속 처리에 필요한 병렬 데이터 단위로 GEM 프레임을 GTC 프레임에 싣는 장치로서, GEM 프레임을 임시 저장하는 데이터 저장부와, GTC 프레임을 구성하는데 필요한 IDLE 프레임을 생성하는 IDLE 프레임 생성부와, 상기 데이터 저장부 및 IDLE 프레임 생성부에서 출력되는 데이터를 다중화 하고 출력 데이터로 재정렬하는 매퍼와, 상기 GTC 프레임의 페이로드에 맞도록 기설정 범위의 바이트 단위로 데이터를 출력하는 레지스터 출력부와, 상기 데이터 저장부, IDLE 프레임 생성부, 매퍼, 레지스터 출력부를 제어하는 메모리 제어부를 포함하는 GPON 시스템의 고속 병렬 데이터 처리 장치를 제공한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.

도 3은 본 발명의 바람직한 실시예에 따른 GTC 프레임의 페이로드를 구성하 는데 필요한 GPON 시스템의 고속 병렬 데이터 처리 장치에 대한 구성 블록도로서, 메모리 제어부(301), 데이터 저장부(302), 매퍼(303), 레지스터 출력부(304), IDLE 프레임 생성부(305)를 포함한다.

도 3에 도시한 바와 같이, 메모리 제어부(301)는 IDLE프레임 생성부(305)에서 발생되는 IDLE 프레임의 삽입을 제어하고, 데이터 저장부(302)에서 데이터를 읽는 것을 제어한다. 데이터 저장부(302)를 구성하는 각각의 저장 블럭마다 독립적인리드 인에이블(Read Enable) 신호를 발생하여 각 저장 블록을 제어한다.

데이터 저장부(302)는 완성된 GEM 프레임을 임시 저장하는 곳이다. 이 데이터 저장부(302)는 FIFO 형태의 메모리로써 1바이트 단위의 17개 메모리 블럭으로 구성된다. 이 중 16개의 메모리 블록은 16바이트 병렬 데이터를 각각 저장하는데 사용되고, 1개는 데이터를 제어하기 위한 정보가 채워진다. 데이터 제어 정보는 GEM 프레임의 시작을 나타내는 SOF(Start of Frame) 1비트, GEM 프레임의 끝을 나타내는 EOF(End of Frame) 1비트, 그리고 EOF가 유효할 경우 마지막 16바이트 중에 유효한 바이트 수를 나타내는 MOD(mode) 4비트로 구성된다. 모든 제어 신호는 유효할 때 '1'이 쓰여 진다.

예를 들면, GEM 프레임의 마지막 남은 4바이트가 데이터 저장부(302)에 저장될 때 제어 데이터에는 SOF = '0', EOF = '1', MOD = "0100"이 기록된다.

MOD가 의미하는 바는 아래 [표 1]과 같다.

마지막 유효 바이트 수	MOD
16	"0000"
15	"1111"
14	"1110"
13	"1101"
12	"1100"
11	"1011"
10	"1010"
9	"1001"
8	"1000"
7	"0111"
6	"0110"
5	"0101"
4	"0100"
3	"0011"
2	"0010"
1	"0001"

모든 데이터 저장부의 메모리 블록에 필요한 입출력 클럭은 동일하다. 데이터를 저장할 때 사용되는 라이트 인에이블(Write Enable) 신호는 하나의 공통 신호가 존재하지만, 데이터를 읽을 때 사용되는 리드 인에이블(Read Enable) 신호는 모든 메모리 별로 독립적으로 존재한다. 구현의 편의를 위해서 GEM 프레임의 마지막 데이터는 16바이트 중 유효한 바이트를 제외한 나머지 부분은 IDLE 프레임으로 채운다.

즉 MOD가 "0010" 이라면 GEM 프레임을 기록하는 마지막 클럭에서 GEM 프레임 마지막 2바이트와 함께 14바이트의 IDLE 프레임(H"B6AB31E055 B6AB31E055B6AB31E0" 이 채워져 데이터 저장부에 저장된다.

매퍼(303)는 데이터 저장부(302)로부터 읽은 데이터 순서를 레지스터 순서에 맞도록 재조정하는 역할을 수행한다. 예를 들면, 데이터 저장부(302)로부터 읽혀진 데이터 중 Mem(15)은 데이터의 맨 상위의 값이지만 GTC 프레임을 구성하기 위해 레지스터 출력부(304)에서 출력될 때에는 그 위치가 전 프레임의 길이에 따라서 위치가 가변적으로 바뀌게 되므로, 이 때 매퍼(303)는 메모리 위치에 대한 레지스터 출력부의 위치를 재정렬한다. 또한, 매퍼(303)는 IDLE 프레임 생성부(305)로부터 입력되는 IDLE 프레임을 데이터 저장부(302)에서 출력되는 데이터와 다중화하여 레지스터 출력부(304)로 보내는 기능을 수행한다.

도 3에서 Mem(15)은 레지스터 출력부(304)에서 출력되는 REG 값 중 REG(15)에서 REG(0)까지 경우에 따라 지정될 수 있다. 그러므로 매퍼(303)는 프레임의 첫 번째 바이트인 Mem(15)가 REG(15)에서 REG(11)에만 위치하도록 IDLE 프레임을 삽입하여 제어함으로써 구현의 복잡도를 감쇄시킬 수 있다.

IDLE 프레임 생성부(305)는 데이터 저장부(302)에서 출력될 GEM 프레임이 없는 경우에 IDLE 프레임을 생성하는 기능을 수행한다. IDLE 프레임은 5바이트 단위로 바이트 순서를 그대로 유지한 채 GTC 프레임의 페이로드에 연속하여 실려야 한다. 예를 들어, GEM 프레임의 마지막 데이터의 MOD가 4라면 GEM 프레임의 마지막 데이터가 실리는 그 클럭 동안에는 데이터 저장부(302)로부터 출력된 4바이트 GEM 프레임과 12바이트의 IDLE 프레임이 "0xB6AB31E055B6AB31E055B6AB"이 실리고 그 다음 클럭에 나머지 "31E055"가 무조건 실려야 한다.

따라서 메모리 제어부(301)는 마지막 GEM 프레임이 출력된 후 다음 GEM 프레임이 데이터 저장부에 남아 있는지 확인한 후, 그 정보를 IDLE 프레임 생성부(305)에 알린다. 데이터 저장부(302)에 데이터가 남아 있다면 IDLE 프레임 생성부(305)는 "31E055" 만 생성하여 매퍼(303)에 보내지만 만일 없다면 연속된 IDLE 프레임을 발생시키게 된다.

레지스터 출력부(304)는 GEM 프레임과 IDLE 프레임이 채워진 GTC 프레임의 페이로드를 완성하여 출력하는 부분이다. 이 레지스터는 16바이트 단위로 데이터를 출력하며 데이터 처리에 필요한 레지스터 이 외에 별도의 저장 공간을 가지고 있지 않다.

각 블록에 대한 설명은 이상과 같으며, 종합적으로 데이터 저장부에서 데이터를 읽는 과정은 다음과 같다.

메모리 제어부(301)는 데이터 저장부(302)에 읽을 데이터가 있는지 확인하고 읽을 데이터가 있을 때 리드 인에이블(Read Enable)[16:0]을 활성화하여 데이터를 읽는다.

EOF = '1' 인 데이터까지 데이터 저장부(302)에서 값을 읽고, 메모리 제어부(301)는 그 다음 읽을 데이터가 데이터 저장부(302)에 있는지를 확인하고, 만일 데이터가 있으면, 전 데이터의 마지막 바이트 수를 나타내는 MOD값이 얼마인지 확인한 후에 그 값에 따라 데이터 저장부(302)에서 몇 바이트를 읽을지 결정한다.

만일, 읽을 데이터가 없다면 IDLE 프레임 생성부(303)로부터 IDLE 프레임을 생성하도록 제어한다. 예를 들면 마지막 EOF = '1' 일 때 MOD가 4인 경우에는 16바이트 중 4바이트를 뺀 12바이트가 IDLE 프레임으로 데이터 저장부(302)에 채워져 있을 것이다.

따라서 그 다음 클럭에서는 IDLE 프레임 5바이트 중에서 나머지 3바이트("31E055")가 우선적으로 채워진 후 데이터 저장부(302)에 데이터가 없으면 연속해서 IDLE 프레임 생성부(305)로부터 IDLE 프레임이 생성되지만, 데이터 저장부(302)에 데이터가 있으면 16바이트 중에서 3바이트를 뺀 13바이트의 데이터만을 메모리에서 읽기 위해 메모리 제어부(301)는 리드 인에이블(Read Enable)[16:3]만 활성화한다.

따라서 처음 SOF = '1'인 GEM 프레임은 IDLE 프레임 3바이트("31E055")와 함께 데이터 저장부(302)에서 읽힌 13바이트가 합쳐져서 매퍼(303)를 통해 레지스터 출력부(304)로 출력된다. 이 후 데이터 저장부(302)의 데이터는 EOF 가 '1' 일 때까지 제어데이터를 포함하여 17바이트 모든 데이터가 출력된다.

이때, 출력되는 데이터 저장부(302)의 데이터 순서는 매퍼를 통해 재정렬되어야 한다. 즉 SOF = '1' 인 이후 두 번째 클럭에서는 데이터 16개가 읽혀지지만 데이터의 순서는 출력데이터로 REG[15:13]은 Mem[2:0]이 매핑되고, REG[12:0]은Mem[15:3]이 매핑되어야 한다. 이처럼 마지막 MOD 값에 따라서 출력데이터와 읽힌 데이터 사이에 데이터 재정렬이 필요하다.

아래 [표 2]는 지금까지 설명한 내용을 하드웨어로 구현하기 위한 유사 코드 테이블이다.

Define IDLE(4:0) = H"B6AB31E055" ; Initial Surplus = 0; When Every clock is rising if SOF = '1' is if Surplus = 0 then REG(15: 0) <= MEM(15 : 0 ); else REG(15: 0) <= IDLE(Surplus -1 :0) & MEM(15 : Surplus ); end if; elsif after_SOF is if Surplus = 0 then REG(15: 0) <= MEM(15 : 0 ); else REG(15: 0) <= MEM(Surplus -1 :0) & MEM(15 : Surplus ); end if; elsif EOF = '1' then if Surplus = 0 then REG(15: 0) <= MEM(15 : 0 ); else REG(15: 0) <= MEM(Surplus -1 :0) & MEM(15 : Surplus ); end if; when MOD = 0 or 1 or 6 or 11 then Surplus <= 0 ; when MOD = 2 or 7 or 12 then Surplus <= 1 ; when MOD = 3 or 8 or 13 then Surplus <= 2 ; when MOD = 4 or 9 or 14 then Surplus <= 3 ; when MOD = 5 or 10 or 15 then Surplus <= 4 ; end if; end;

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

이상 설명한 바와 같이, PON 시스템은 추후 초고속 가입자망을 구성하는 절대적인 기술로서 지금과 차별화된 대역을 각 사용자에게 제공하기 위해서는 현재 제공되는 속도 이상을 지원 할 수 있는 시스템이 개발 되어야 한다. 이러한 초고속 PON 시스템을 개발하기 위해서는 GPON MAC을 하드웨어로 얼마나 쉽고 효율적으로 구현하느냐에 따라 그 성공여부가 결정될 수 있다. 병렬 처리될 데이터 수가 증가함에 따라 그 하드웨어적인 복잡성은 더욱 커지게 되므로 하드웨어적인 부담을 줄이는 방법의 모색이 곧 초고속 PON 시스템의 조기 개발과 관련되어 있다. 따라서 본 발명을 통해 GPON MAC의 GTC 프레임을 하드웨어의 큰 부담없이 효율적으로 완성할 수 있으므로 10Gbps GPON 시스템을 개발하는데 유용할 것으로 기대된다.

Claims

GPON 시스템 구현 시 GTC 프레임을 구성하는데 있어서 고속 처리에 필요한 병렬 데이터 단위로 GEM 프레임을 GTC 프레임에 싣는 장치로서,

GEM 프레임을 임시 저장하는 데이터 저장부와,

GTC 프레임을 구성하는데 필요한 IDLE 프레임을 생성하는 IDLE 프레임 생성부와,

상기 데이터 저장부 및 IDLE 프레임 생성부에서 출력되는 데이터를 다중화 하고 출력 데이터로 재정렬하는 매퍼와,

상기 GTC 프레임의 페이로드에 맞도록 기설정 범위의 바이트 단위로 데이터를 출력하는 레지스터 출력부와,

상기 데이터 저장부, IDLE 프레임 생성부, 매퍼, 레지스터 출력부를 제어하는 메모리 제어부

를 포함하는 GPON 시스템의 고속 병렬 데이터 처리 장치.
제 1 항에 있어서,

상기 데이터 저장부에 마지막 유효 GEM 데이터와 함께 나머지 IDLE 프레임을 미리 저장하여 다음 GEM 프레임의 시작 위치가 가변되는 경우의 수를 줄이는 것을 특징으로 하는 GPON 시스템의 고속 병렬 데이터 처리 장치.
제 1 항에 있어서,

데이터 저장부는 데이터 폭이 1바이트인 다수개의 독립적인 메모리로 구성되어 메모리에서 데이터를 병렬로 읽을 때 전체 바이트를 읽을 수 있도록 구현한 것을 특징으로 하는 GPON 시스템의 고속 병렬 데이터 처리 장치.
제 1 항에 있어서,

데이터 저장부는 데이터 폭이 1바이트인 다수개의 독립적인 메모리로 구성되어 메모리에서 데이터를 병렬로 읽을 때 일부 바이트만 읽을 수 있도록 구현한 것을 특징으로 하는 GPON 시스템의 고속 병렬 데이터 처리 장치.
제 1 항에 있어서,

상기 매퍼는, 상기 데이터 저장부와 상기 IDLE 프레임 생성부의 데이터를 다중화하고, 상기 데이터 저장부에서 출력되는 데이터가 레지스터 출력부의 출력 위치에 맞도록 위치를 재정렬하는 기능을 수행하는 것을 특징으로 하는 GPON 시스템의 고속 병렬 데이터 처리 장치.
제 1 항에 있어서,

메모리 제어부는,

상기 데이터 저장부로부터 데이터를 읽을 때 독립적인 제어 신호를 발생하여 전체 병렬 데이터 중에서 일부 데이터만 출력할 수 있도록 함으로써 프레임 간 동 기가 가능하도록 하는 것을 특징으로 하는 고속 병렬 데이터 처리 장치.