KR100774877B1 - Plasma Display Panel and Driving Method Thereof - Google Patents

Plasma Display Panel and Driving Method Thereof Download PDF

Info

Publication number
KR100774877B1
KR100774877B1 KR1020040100092A KR20040100092A KR100774877B1 KR 100774877 B1 KR100774877 B1 KR 100774877B1 KR 1020040100092 A KR1020040100092 A KR 1020040100092A KR 20040100092 A KR20040100092 A KR 20040100092A KR 100774877 B1 KR100774877 B1 KR 100774877B1
Authority
KR
South Korea
Prior art keywords
scan
electrode
pulse
address
application
Prior art date
Application number
KR1020040100092A
Other languages
Korean (ko)
Other versions
KR20060061188A (en
Inventor
정윤권
양희찬
김진영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040100092A priority Critical patent/KR100774877B1/en
Priority to JP2005344357A priority patent/JP2006154828A/en
Priority to EP05025984A priority patent/EP1667097A3/en
Priority to US11/289,606 priority patent/US7649508B2/en
Priority to CNA2005101289081A priority patent/CN1783182A/en
Publication of KR20060061188A publication Critical patent/KR20060061188A/en
Application granted granted Critical
Publication of KR100774877B1 publication Critical patent/KR100774877B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 어드레스 기간(Address Period)에서 인가되는 펄스의 인가시점을 개선하도록 하는 플라즈마 디스플레이 패널(Plasma Display Panel) 및 그의 구동 방법에 관한 것으로, 스캔 전극 또는 서스테인 전극에 인가되는 파형에 발생하는 노이즈를 저감하여 어드레스 방전을 안정시켜 패널의 구동안정성 저하를 억제하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof for improving the application time of a pulse applied in an address period. The present invention relates to noise generated in a waveform applied to a scan electrode or a sustain electrode. It is effective in reducing the drive stability of the panel by reducing the address discharge and stabilizing the address discharge.

이러한 목적을 이루기 위한 본 발명은 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 소정의 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 어드레스 전극을 복수의 전극군으로 나누고, 상기 어드레스 기간에서 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점과 서로 다른 것을 특징으로 한다.In order to achieve the above object, the present invention provides at least one subfield in which a predetermined pulse is applied to the address electrodes X 1 to Xn (n is a positive integer), the scan electrode, and the sustain electrode in the reset period, the address period, and the sustain period. A method of driving a plasma display panel which expresses an image composed of a predetermined number of frames by a combination of the data, the method comprising: dividing the address electrode into a plurality of electrode groups and applying data to at least one of the address electrode groups in the address period. The application point of the pulse is different from the application point of the scan pulse applied to the scan electrode.

플라즈마 디스플레이 패널, 노이즈, 전극군, 데이터 펄스, 스캔 펄스, 인가시점Plasma display panel, noise, electrode group, data pulse, scan pulse, application point

Description

플라즈마 디스플레이 패널 및 그의 구동방법{Plasma Display Panel and Driving Method Thereof}Plasma Display Panel and Driving Method Thereof

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 플라즈마 디스플레이 패널과 구동모듈의 결합관계를 나타낸 도.2 is a view illustrating a coupling relationship between a plasma display panel and a driving module.

도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.3 is a diagram illustrating a method of implementing image gradation of a conventional plasma display panel.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.4 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 5는 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 펄스의 인가시점을 설명하기 위한 도.FIG. 5 is a view for explaining application time of a pulse applied to an address period in a conventional method of driving a plasma display panel; FIG.

도 6은 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 펄스에 의한 노이즈의 발생을 설명하기 위한 도.FIG. 6 is a diagram for explaining generation of noise due to pulses applied to an address period in a conventional method of driving a plasma display panel; FIG.

도 7a 내지 도 7e는 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 1 실시예에 따른 구동파형을 설명하기 위한 도.7A to 7E are diagrams for explaining a driving waveform according to the first embodiment of the method for driving a plasma display panel of the present invention.

도 8a 내지 도 8b는 본 발명의 제 1 실시예에 따른 구동파형에 의해 감소되는 노이즈를 설명하기 위한 도.8A to 8B are diagrams for explaining noise reduced by a driving waveform according to the first embodiment of the present invention.

도 9는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 제 2 실시예 를 설명하기 위해 어드레스 전극(X1~Xn)들을 4개의 어드레스 전극군으로 나눈 것을 설명하기 위한 도.9 is Fig. 4 is a diagram illustrating the division of address electrodes X1 to Xn into four address electrode groups in order to explain the second embodiment of the method of driving the plasma display panel of the present invention.

도 10a 내지 도 10c는 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 2 실시예에 따른 구동파형을 설명하기 위한 도.10A to 10C are diagrams for explaining a driving waveform according to a second embodiment of a method of driving a plasma display panel of the present invention.

도 11은 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 3 실시예에 따른 구동파형을 설명하기 위한 도.Fig. 11 is a view for explaining a driving waveform according to the third embodiment of the method of driving a plasma display panel of the present invention.

도 12a 내지 도 12c는 도 11의 본 발명의 제 3 실시예에 따른 구동파형을 좀 더 상세히 설명하기 위한 도.12A to 12C are diagrams for describing a driving waveform according to a third embodiment of the present invention of FIG. 11 in more detail.

도 13은 본 발명의 실시예에 따라 구동하는 플라즈마 디스플레이 패널의 컨트롤러의 구성을 개략적으로 나타낸 블럭도.Fig. 13 is a block diagram schematically showing the configuration of a controller of a plasma display panel for driving according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

20 : 데이터 드라이버 IC 21 : 스캔 드라이버 IC20: data driver IC 21: scan driver IC

23 : 서스테인 보드 90 : 패널23: sustain board 90: panel

91 : Xa 전극군 92 : Xb 전극군91: Xa electrode group 92: Xb electrode group

93 : Xc 전극군 94 : Xd 전극군93: Xc electrode group 94: Xd electrode group

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 어드레스 기간(Address Period)에서 인가되는 펄스의 인가시점을 개선함으로써, 스캔 전극 또는 서스테인 전극에 인가되는 파형에 발생하는 노이즈를 저감하여 어드레스 방전을 안정시켜 패널 구동의 안정성을 높이는 플라즈마 디스플레이 패널 및 그의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel. More particularly, the noise generated in a waveform applied to a scan electrode or a sustain electrode is improved by improving the application time of a pulse applied in an address period. The present invention relates to a plasma display panel and a driving method thereof, which reduce and stabilize the address discharge to increase the stability of panel driving.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front substrate and a rear substrate to form a unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front substrate in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are formed on a front glass 101, which is a display surface on which an image is displayed. The rear substrate 110 having the plurality of address electrodes 113 arranged to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방 전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front substrate 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. Scan electrode 102 and sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit discharge current and insulate between electrode pairs, and facilitate discharge conditions on top of upper dielectric layer 104. For this purpose, a protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear substrate 110 is arranged in such a manner that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear substrate 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이러한 구조의 플라즈마 디스플레이 패널은 방전셀이 매트릭스(Matrix) 구조로 복수개가 형성되고, 방전셀에 소정의 펄스를 공급하기 위한 구동회로를 포함하는 구동모듈이 부착되어 구동된다. 이러한 플라즈마 디스플레이 패널과 구동모듈의 결합관계를 살펴보면 도 2와 같다.The plasma display panel having such a structure is formed of a plurality of discharge cells in a matrix structure, and is driven with a drive module including a drive circuit for supplying a predetermined pulse to the discharge cells. The coupling relationship between the plasma display panel and the driving module is shown in FIG. 2.

도 2는 플라즈마 디스플레이 패널과 구동모듈의 결합관계를 나타낸 도면이다.2 is a view illustrating a coupling relationship between a plasma display panel and a driving module.

도 2에 도시된 바와 같이, 구동모듈은 예컨대, 데이터 드라이버 IC(Integrated Circuit)(20), 스캔 드라이버 IC(21), 서스테인 보드(23)를 포함하여 구성된다. 플라즈마 디스플레이 패널(22)은 외부로부터 영상신호를 입력받아 소정의 신호 처리 과정을 거쳐 데이터 드라이버 IC(20)로부터 출력된 데이터 펄스를 입력받고, 스캔 드라이버 IC(21)로부터 출력된 스캔 펄스 및 서스테인 펄스를 입력받고, 서스테인 보드(23)로부터 출력된 서스테인 펄스를 입력받는다. 데이터 펄스, 스캔 펄스, 서스테인 펄스 등을 입력받은 플라즈마 디스플레이 패널(22)에 포함된 다수의 셀 중에서 스캔 펄스에 의해 선택된 셀에 방전이 발생하고, 방전이 발생한 셀은 소정의 휘도로 발광한다. 여기서 데이터 드라이버 IC(20)은 FPC(Flexible Printed Circuit)(미도시)와 같은 연결체를 통해 각 어드레스 전극(X1~Xn)에 소정의 데이터 펄스를 출력한다.As shown in FIG. 2, the driving module includes, for example, a data driver integrated circuit (IC) 20, a scan driver IC 21, and a sustain board 23. The plasma display panel 22 receives an image signal from the outside, receives a data pulse output from the data driver IC 20 through a predetermined signal processing process, and scan pulses and sustain pulses output from the scan driver IC 21. Is received, and the sustain pulse output from the sustain board 23 is received. A discharge occurs in a cell selected by the scan pulse among a plurality of cells included in the plasma display panel 22 receiving the data pulse, the scan pulse, the sustain pulse, and the like, and the discharged cell emits light with a predetermined luminance. The data driver IC 20 outputs a predetermined data pulse to each of the address electrodes X 1 to Xn through a connection such as a flexible printed circuit (FPC) (not shown).

이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 3과 같다.A method of implementing image gradation in such a plasma display panel is shown in FIG. 3.

도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.3 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel.

도 3에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 3, in the conventional method of expressing a gray level of a plasma display panel, a frame is divided into several subfields having different number of light emission times, and each subfield is again configured as a reset period (RPD) for initializing all cells. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. 3, and eight subfields. Each of the SFs SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 4와 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. Looking at the driving waveform according to the driving method of the plasma display panel as shown in FIG.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.4 is a diagram illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 4에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.As shown in Fig. 4, the plasma display panel erases the reset period for initializing all the cells, the address period for selecting the cells to be discharged, the sustain period for maintaining the discharge of the selected cells, and the wall charges in the discharged cells. It is divided into an erase period for driving.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, the rising ramp waveform Ramp-up is applied to all the scan electrodes at the same time in the setup period. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.During the set-down period, after the rising ramp waveform is supplied, the falling ramp waveform (Ramp-down) starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By generating a weak erase discharge in the inside, the wall charges excessively formed in the scan electrode are sufficiently erased. By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.In the address period, the negative scan pulses are sequentially applied to the scan electrodes, and the positive data pulses are applied to the address electrodes in synchronization with the scan pulses. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive polarity voltage Vz during the set down period and the address period so as to reduce the voltage difference with the scan electrode so as to prevent mis-discharge with the scan electrode.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrode and the sustain electrodes alternately. In the cell selected by the address discharge, as the wall voltage and the sustain pulse in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain pulse is applied.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, in the erase period, a voltage of an erase ramp waveform Ramp-ers having a small pulse width and a low voltage level is supplied to the sustain electrode to erase the wall charge remaining in the cells of the full screen.

이러한 구동파형으로 구동되는 플라즈마 디스플레이 패널은 어드레스 기간에서 스캔 전극에 인가되는 스캔 펄스와 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점은 동일하다. 이러한 종래 어드레스 기간에서의 스캔 펄스와 데이터 펄스의 인가시점을 살펴보면 다음 도 5와 같다.In the plasma display panel driven by the driving waveform, the application timings of the scan pulses applied to the scan electrodes and the data pulses applied to the address electrodes X 1 to Xn in the address period are the same. The application time of the scan pulse and the data pulse in the conventional address period is as follows.

도 5는 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 펄스의 인가시점을 설명하기 위한 도면이다.5 is a view for explaining the application time of the pulse applied to the address period in the conventional method of driving a plasma display panel.

도 5에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 구동방법에서는 어드레스 기간에서 어드레스 전극(X1~Xn)에 인가되는 모든 데이터 펄스는 스캔 전극에 인가되는 스캔 펄스와 동시(ts)에 인가된다. 이와 같이 동일한 시점에서 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X1~Xn)과 스캔 전극에 인가되면 스캔 전극에 인가되는 파형과 서스테인 전극에 인가되는 파형에 노이즈(Noise)가 발생하게 된다. 이러한 동일한 시점에서 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X1~Xn)과 스캔 전극에 인가되는 경우에 발생되는 노이즈가 발생되는 일예를 살펴보면 다음 도 6과 같다.As shown in FIG. 5, in the conventional method of driving a plasma display panel, all data pulses applied to the address electrodes X 1 to Xn in the address period are simultaneously applied to the scan pulses applied to the scan electrodes. As such, when the data pulse and the scan pulse are applied to the address electrodes X 1 to Xn and the scan electrodes at the same time, noise is generated in the waveforms applied to the scan electrodes and the waveforms applied to the sustain electrodes. An example in which noise generated when the data pulse and the scan pulse are applied to the address electrodes X 1 to Xn and the scan electrode at the same time point will be described with reference to FIG. 6.

도 6은 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 펄스에 의한 노이즈의 발생을 설명하기 위한 도면이다.FIG. 6 is a view for explaining generation of noise due to a pulse applied to an address period in a conventional method of driving a plasma display panel.

도 6에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 구동방법에서 어드레스 기간에 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X1~Xn)과 스캔 전 극에 인가되면 스캔 전극과 서스테인 전극에 인가되는 파형에 노이즈가 발생한다. 이러한 노이즈는 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)으로 인해 발생되는 것으로, 데이터 펄스가 급상승하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 상승노이즈가 발생되고, 데이터 펄스가 급하강하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 하강노이즈가 발생된다.As shown in FIG. 6, in the driving method of a conventional plasma display panel, when a data pulse and a scan pulse are applied to the address electrodes X 1 to Xn and the scan electrode in the address period, the waveforms are applied to the scan electrode and the sustain electrode. Noise occurs in the This noise is caused by the coupling through the capacitance of the panel. When the data pulse is rapidly rising, rising noise is generated in the waveform applied to the scan electrode and the sustain electrode, and the data pulse is suddenly raised. At the time of falling, falling noise is generated in the waveform applied to the scan electrode and the sustain electrode.

전술한 것과 같이 스캔 전극에 인가되는 스캔 펄스와 동시에 어드레스 전극에 인가되는 데이터 펄스에 의해 스캔 전극과 서스테인 전극에 인가되는 파형에 발생하는 노이즈는 어드레스 기간에서 일어나는 어드레스 방전을 불안정하게 하여 플라즈마 디스플레이 패널의 구동효율을 저감시킨다.As described above, noise generated on the waveforms applied to the scan electrodes and the sustain electrodes by the data pulses applied to the address electrodes simultaneously with the scan pulses applied to the scan electrodes causes the address discharges occurring in the address period to become unstable. Reduce driving efficiency

이러한 문제점을 해결하기 위해 본 발명은, 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 전극에 인가되는 스캔 펄스의 인가시점과 서로 상이하게 하도록 하는 플라즈마 디스플레이 패널 및 그의 구동방법을 제공하는데 그 목적이 있다.In order to solve this problem, the present invention provides a plasma display panel and a driving method thereof in which the application time of the data pulse applied to the address electrode in the address period is different from the application time of the scan pulse applied to the scan electrode. The purpose is.

이러한 목적을 이루기 위한 본 발명은 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 소정의 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 방법 에 있어서, 상기 어드레스 전극을 복수의 전극군으로 나누고, 상기 어드레스 기간에서 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점과 서로 다른 것을 특징으로 한다.In order to achieve the above object, the present invention provides at least one subfield in which a predetermined pulse is applied to the address electrodes X 1 to Xn (n is a positive integer), the scan electrode, and the sustain electrode in the reset period, the address period, and the sustain period. A method of driving a plasma display panel which expresses an image made up of a predetermined number of frames by a combination of the data, the method comprising: dividing the address electrode into a plurality of electrode groups and applying data to at least one or more address electrode groups in the address period. The application point of the pulse is different from the application point of the scan pulse applied to the scan electrode.

여기서, 상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 한다.The application point of the data pulse applied to the at least one address electrode group in the address period may be earlier than the application point of the scan pulse applied to the scan electrode.

상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 한다.The application point of the data pulses applied to all of the address electrode groups in the address period may be earlier than the application point of the scan pulses applied to the scan electrodes.

상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 한다.The application point of the data pulse applied to the at least one address electrode group in the address period may be later than the application point of the scan pulse applied to the scan electrode.

상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 한다.The application point of the data pulses applied to all the address electrode groups in the address period is later than the application point of the scan pulses applied to the scan electrodes.

상기 어드레스 전극군의 개수는 2개 이상이고, 상기 어드레스 전극의 총 개수이하인 것을 특징으로 한다.The number of the address electrode groups is two or more, and the total number of the address electrodes is less than or equal to.

상기 어드레스 전극군은 1개 이상의 상기 어드레스 전극을 포함하는 것을 특징으로 한다.The address electrode group may include one or more of the address electrodes.

상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하는 것을 특징으로 한다.The address electrode group may all include the same number of the address electrodes or one or more different numbers of the address electrodes.

상기 어드레스 전극군에 포함된 모든 어드레스 전극에는 상기 데이터 펄스를 동일한 시점에 인가하는 것을 특징으로 한다.The data pulses are applied to all address electrodes included in the address electrode group at the same time.

상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 동일하거나 상이한 것을 특징으로 한다.The difference between the application point of the scan pulse and the application point of the data pulse closest to the application point of the scan pulse in the subfield is the same or different.

상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 한다.The difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse in the subfield is 10 ns or more and 1000 ns or less.

상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 한다.The difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse in the subfield may have a value of 1/100 times or more times 1 times the predetermined scan pulse width. .

상이한 두 개 이상의 상기 전극군 중 상이한 시점에 인가되는 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 동일하거나 상이한 것을 특징으로 한다.The difference between the application time points of the two data pulses applied at different time points among two or more different electrode groups may be the same or different.

상이한 두 개 이상의 전극군 중 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 한다.The difference between the application time points between the two data pulses applied at different time points among two or more different electrode groups may be 10 ns or more and 1000 ns or less.

상이한 두 개 이상의 전극군 중 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값 을 갖는 것을 특징으로 한다.The difference between the application time points between the two data pulses applied at different time points among two or more different electrode groups is characterized by having a value of 1/100 times or more than 1 time of the predetermined scan pulse width.

또한, 이러한 목적을 이루기 위한 본 발명은, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 소정의 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 서브필드의 상기 모든 어드레스 기간에서 상기 어드레스 전극에 인가되는 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점과 각각 서로 다른 것을 특징으로 한다.In addition, the present invention for achieving this purpose, at least one of applying a predetermined pulse to the address electrode (X 1 ~ Xn) (n is a positive integer), the scan electrode and the sustain electrode in the reset period, the address period and the sustain period In the driving method of the plasma display panel which expresses the image which consists of a predetermined number of frames by the combination of the above subfields, the application time of the data pulse applied to the said address electrode in all the said address periods of the said subfield is the said scan. It is characterized in that different from the time of application of the scan pulse applied to the electrode.

상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 한다.The application point of the data pulse applied to the at least one address electrode in the address period is characterized in that it is ahead of the application point of the scan pulse applied to the scan electrode.

상기 어드레스 기간에 모든 상기 어드레스 전극에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 한다.The application point of the data pulses applied to all the address electrodes in the address period may be earlier than the application point of the scan pulses applied to the scan electrodes.

상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 한다.The application point of the data pulse applied to the at least one address electrode in the address period is later than the application point of the scan pulse applied to the scan electrode.

상기 어드레스 기간에 모든 상기 어드레스 전극에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 한다.The application point of the data pulses applied to all the address electrodes in the address period is later than the application point of the scan pulses applied to the scan electrodes.

상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 동일하거나 상이한 것을 특징으로 한다.The difference between the application point of the scan pulse and the application point of the data pulse closest to the application point of the scan pulse in the subfield is the same or different.

상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 한다.The difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse in the subfield is 10 ns or more and 1000 ns or less.

상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 한다.The difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse in the subfield may have a value of 1/100 times or more times 1 times the predetermined scan pulse width. .

두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 동일하거나 상이한 것을 특징으로 한다.The difference between the application time points of the two data pulses is characterized by the same or different.

상기 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 한다.A difference between the time points at which the two data pulses are applied is 10 ns to 1000 ns.

상기 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 한다.The difference between the application time points of the two data pulses is characterized by having a value of 1/100 times or more than 1 times of a predetermined scan pulse width.

또한, 이러한 목적을 이루기 위한 본 발명은, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 소정의 펄스를 인가하여 패널을 구동시키기 위한 구동회로부를 포함하는 플라즈마 디스플레이 패널에 있어서, 상기 구동회로부는 상기 어드레스 기간에서 상기 어드레스 전극에 인가되는 데이터 펄스와 상기 스캔 전극에 인가되는 스캔 펄스를 두 개 이상의 상이한 인가 시점에서 인가하는 것을 특징으로 한다.In addition, the present invention for achieving the above object, the panel is driven by applying a predetermined pulse to the address electrode (X1 ~ Xn) (n is a positive integer), the scan electrode and the sustain electrode in the reset period, the address period and the sustain period A plasma display panel comprising a driving circuit unit for driving the plasma display panel, wherein the driving circuit unit applies a data pulse applied to the address electrode and a scan pulse applied to the scan electrode at two or more different application points in the address period. It is done.

상기 두 개 이상의 상이한 인가 시점 간의 차이는 10ns 이상 1000ns 이하이거나 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 한다.The difference between the two or more different application time points is characterized by having a value of 10 ns or more and 1000 ns or less or 1/100 times or more and 1 times or less of a predetermined scan pulse width.

상기 구동회로부는 상기 두 개 이상의 상이한 인가 시점이 저장된 타이밍 테이블이 저장된 저장 매체가 탑재된 컨트롤러를 포함하는 것을 특징으로 한다.The driving circuit unit may include a controller equipped with a storage medium storing a timing table in which the two or more different application time points are stored.

상기 컨트롤러는 상기 타이밍 테이블을 읽어 들여 데이터 펄스 또는 스캔 펄스를 인가하기 위한 타이밍 제어 신호를 생성 및 전송하는 타이밍 컨트롤러와, 상기 타이밍 제어 신호를 수신하여 정렬된 데이터 펄스를 수신한 상기 타이밍 제어 신호에 따라 순차적으로 데이터 드라이버 IC에 인가하는 데이터 정렬기를 포함하는 것을 특징으로 한다.The controller reads the timing table to generate and transmit a timing control signal for applying a data pulse or a scan pulse, and the timing control signal receives the timing control signal and receives the aligned data pulse. And a data aligner which is sequentially applied to the data driver IC.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널 및 그의 구동방법의 실시예들을 상세히 설명한다.Hereinafter, embodiments of a plasma display panel and a method of driving the same will be described in detail with reference to the accompanying drawings.

<제 1 실시예><First Embodiment>

도 7a 내지 도 7e는 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 1 실시예에 따른 구동파형을 설명하기 위한 도면이다.7A to 7E are diagrams for describing a driving waveform according to the first embodiment of the method of driving the plasma display panel of the present invention.

먼저 도 7a 내지 도 7e를 살펴보면, 본 발명의 제 1 실시예에 따른 구동파형은 한 서브필드의 어드레스 기간에서 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스 의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각각 서로 다르다. 예컨대, 도 7a에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X(n-1)전극에는 시점 ts+Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+2Δt에서 데이터 펄스가 인가된다. 즉, 도 7a와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다. 이러한 도 7a와는 다르게 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 적어도 하나 이상의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 7b와 같다.First, referring to FIGS. 7A to 7E, the driving waveform according to the first embodiment of the present invention may be a scan electrode Y when a data pulse applied to the address electrodes X 1 to Xn is applied in an address period of one subfield. Each is different from the point of time when the scan pulse is applied. For example, as shown in FIG. 7A, the driving waveform according to the driving method of the present invention corresponds to the arrangement order of the address electrodes X 1 to Xn when it is assumed that the application time of the scan pulse applied to the scan electrode Y is ts. The data pulse is applied to the address electrode X 1 at a time point 2Δt before the time when the scan pulse is applied to the scan electrode Y, that is, the time point ts-2Δt. In addition, a data pulse is applied to the address electrode X 2 at a time point Δt ahead of the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts-Δt. In this way, a data pulse is applied at the time ts + Δt to the X (n-1) electrode and a data pulse is applied at the time ts + 2Δt to the Xn electrode. That is, as shown in FIG. 7A, the data pulses applied to the address electrodes X 1 to Xn are applied before or after the time point at which the scan pulses applied to the scan electrodes Y are applied. Unlike FIG. 7A, the application time point of the data pulses applied to the address electrodes X 1 to Xn is set differently from the application time point of the scan pulses applied to the scan electrode Y, and at least one address electrode X 1 to Xn is provided. The application time of the data pulse applied to the N) may be set to be later than the application time of the scan pulse, which is illustrated in FIG. 7B.

도 7b를 살펴보면, 도 7a와는 다르게 본 발명의 구동파형은 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 7b에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 7b에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 늦은 시점 즉, 시점 ts+Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 늦은 시점 즉, 시점 ts+2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X3전극에는 시점 ts+3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 7b와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이후에 인가된다. 이러한 도 7b의 구동파형에서의 방전이 발생하는 영역 A를 도 7c를 참고하여 설명하면, 예를 들어 어드레스 방전 개시 전압(Firing Voltage)이 170V이고, 스캔 펄스의 전압은 100V이고, 데이터 펄스의 전압은 70V라고 가정할 때 A 영역에서는 먼저 스캔 전극(Y)에 인가되는 스캔 펄스에 의해 스캔 전극(Y)과 어드레스 전극 X1 사이의 전압차이가 100V가 되고, 전술한 스캔 펄스의 인가 이후 Δt만큼의 시간이 흐른 후에 어드레스 전극 X1 에 인가되는 데이터 펄스에 의해 스캔 전극(Y)과 어드레스 전극 X1 사이의 전압차이가 170V로 상승한다. 이에 따라, 스캔 전극(Y)과 어드레스 전극 X1 사이의 전압차이가 어드레스 방전 개시 전압이 되어 스캔 전극(Y)과 어드레스 전극 X1 사이에 어드레스 방전이 발생한다. 이러한 도 7b와는 다르게 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 7d와 같다.Referring to FIG. 7B, unlike in FIG. 7A, the driving waveform of the present invention is different from the application point of the scan pulse applied to the scan electrode Y when the application point of the data pulse applied to the address electrodes X 1 to Xn is different. The application point of the data pulse is later than the application point of the scan pulse described above. In FIG. 7B, the application time point of all data pulses is set later than the application time point of the scan pulse, but only one application time point may be set later than the application time point of the scan pulse, which is later than the application time point of the scan pulse. The number of data pulses applied is changeable. For example, as shown in FIG. 7B, the driving waveform according to the driving method of the present invention is based on the arrangement order of the address electrodes X 1 to Xn when it is assumed that the time point of applying the scan pulse applied to the scan electrode Y is ts. The data pulse is applied to the address electrode X 1 at a time point Δt later than the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts + Δt. In addition, a data pulse is applied to the address electrode X 2 at a time point 2Δt later than the time point at which the scan pulse is applied to the scan electrode Y, that is, time point ts + 2Δt. In this way, a data pulse is applied to the X 3 electrode at the time point ts + 3Δt and a data pulse is applied to the Xn electrode at the time point ts + (n-1) Δt. That is, as shown in FIG. 7B, the data pulses applied to the address electrodes X 1 to Xn are applied after the time point at which the scan pulses applied to the scan electrodes Y are applied. Referring to FIG. 7C, the area A in which the discharge occurs in the driving waveform of FIG. 7B will be described with reference to FIG. 7C. For example, the address discharge start voltage is 170V, the scan pulse voltage is 100V, and the voltage of the data pulse. Is 70 V, the difference in voltage between the scan electrode Y and the address electrode X 1 becomes 100 V due to the scan pulse applied to the scan electrode Y first in the region A, and Δt after the application of the above-described scan pulse. and after the elapsed time of the address electrode voltage difference between the scan electrode (Y) by the data pulses applied to address electrodes X 1 and X 1 rises to 170V. As a result, the voltage difference between the scan electrode Y and the address electrode X 1 becomes the address discharge start voltage and an address discharge occurs between the scan electrode Y and the address electrode X 1 . Unlike FIG. 7B, an application time point of the data pulses applied to the address electrodes X 1 to Xn is set differently from an application time point of the scan pulses applied to the scan electrode Y, and application time of the data pulses is applied to the scan pulses Y. It may also be set to be ahead of the view point, as shown in Figure 7d.

도 7d를 살펴보면, 도 7a 또는 도 7b와는 다르게 본 발명의 구동파형은 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 7d에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 7d에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X3전극에는 시점 ts-3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts-(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 7d와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다. 이러한 도 7d의 구동파형에서의 방전이 발생하는 영역 B를 도 7e를 참고하여 설명하면, 예를 들어 어드레스 방전 개시 전압이 도 7c에서와 같이 170V이고, 스캔 펄스의 전압은 100V이고, 데이터 펄스의 전압은 70V라고 가정할 때 B 영역에서는 먼저 어드레스 전극 X1에 인가되는 데이터 펄스에 의해 스캔 전극(Y)과 어드레스 전극 X1 사이의 전압차이가 70V가 되고, 전술한 데이터 펄스의 인가 이후 Δt만큼의 시간이 흐른 후에 스캔 전극(Y)에 인가되는 스캔 펄스에 의해 스캔 전극(Y)과 어드레스 전극(X1~Xn) 사이의 전압차이가 170V로 상승한다. 이에 따라, 스캔 전극(Y)과 어드레스 전극 X1 사이의 전압차이가 어드레스 방전 개시 전압이 되어 스캔 전극(Y)과 어드레스 전극 X1 사이에 어드레스 방전이 발생한다.Referring to FIG. 7D, unlike in FIG. 7A or 7B, the driving waveform of the present invention is different from the application point of the scan pulse applied to the scan electrode Y when the data pulse applied to the address electrodes X 1 to Xn is different. Also, the application point of all data pulses is earlier than the application point of the above-described scan pulse. In FIG. 7D, the application point of all the data pulses is set to be earlier than the application point of the scan pulse. However, only the application point of one data pulse may be set to be earlier than the application point of the scan pulse described above. The number of data pulses applied earlier is changeable. For example, as shown in FIG. 7D, the driving waveform according to the driving method of the present invention corresponds to the arrangement order of the address electrodes X 1 to Xn when it is assumed that the time of application of the scan pulse applied to the scan electrode Y is ts. The data pulse is applied to the address electrode X 1 at a time point Δt ahead of the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts-Δt. In addition, a data pulse is applied to the address electrode X 2 at a time point 2Δt ahead of the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts-2Δt. In this manner, a data pulse is applied to the X 3 electrode at the time point ts-3Δt, and a data pulse is applied to the Xn electrode at the time point ts- (n-1) Δt. That is, as shown in FIG. 7D, the data pulses applied to the address electrodes X 1 to Xn are applied before the time point at which the scan pulses applied to the scan electrodes Y are applied. Referring to FIG. 7E, the area B in which the discharge occurs in the driving waveform of FIG. 7D will be described with reference to FIG. 7E. For example, as shown in FIG. 7C, the address discharge start voltage is 170V, the scan pulse voltage is 100V, and Assuming that the voltage is 70 V, the voltage difference between the scan electrode Y and the address electrode X 1 becomes 70 V by the data pulse applied to the address electrode X 1 first in the region B, and Δt after the application of the data pulse described above. After a time elapses, the voltage difference between the scan electrode Y and the address electrodes X 1 to Xn rises to 170V due to the scan pulse applied to the scan electrode Y. As a result, the voltage difference between the scan electrode Y and the address electrode X 1 becomes the address discharge start voltage and an address discharge occurs between the scan electrode Y and the address electrode X 1 .

여기 도 7a 내지 도 7e에서는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점간의 시간 차이 또는 이 때 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스 간의 인가시점의 차이를 Δt의 개념으로 설명하였다. 여기서 전술한 Δt에 대해 살펴보면, 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하고, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 2배의 Δt, 즉 2Δt라 한다. 이러한 Δt는 일정하게 유지된다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 각각 서로 다르게 하면서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하다. 여기서는, 하나의 서브필드 내에서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 하면서 스캔 펄스의 인가시점과 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이를 동일하게 할 수도 있고, 아니면 서로 다르게 할 수도 있다. 예를 들면, 하나의 서브필드에서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 하면서 어느 하나의 어드레스 기간에서는 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하면, 동일한 서브필드에서 다른 어드레스 기간에서는 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 2Δt로 한다. 여기서 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차는 한정된 어드레스 기간의 시간을 고려할 때 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 어느 하나의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다. 예를 들어, 하나의 스캔 펄스의 폭이 1㎲(마이크로초)라고 가정할 때 전술한 바와 같이 인가시점간의 시간차이는 1㎲(마이크로초)의 1/100배, 즉 10나노초(ns) 이상 1㎲(마이크로초)의 1배, 즉 1000나노초(ns)이하의 범위를 갖는다.Here Figures 7a-7e the scan electrode (Y) address electrodes (X 1 a time difference or a time between application time points of data pulses applied to the application of the scan pulse applied to the time and the address electrode (X 1 ~ Xn) ~ Xn in The difference in time of application between the data pulses applied to) is explained by the concept of Δt. Here, referring to Δt described above, for example, the application time of the scan pulse applied to the scan electrode Y is ts, and the time difference between the application time ts between the application pulse ts and the closest data pulse is Δt. The difference between the application time point ts of the scan pulse and the next adjacent data pulse is referred to as Δt twice, that is, 2Δt. This Δt remains constant. That is, while the applying time point of the data pulse applied to the scan electrode scan application time point and the address electrode (X 1 ~ Xn) of the pulse applied to the (Y) different from each another are applied to each of the address electrodes (X 1 ~ Xn) The difference between the application points between the data pulses is equal to each other. Here, the difference between the application time points between the data pulses applied to the respective address electrodes X 1 to Xn in one subfield is the same, and the data pulses closest to the application time of the scan pulse and the application time of the scan pulse are the same. The difference between the points of application may be the same, or they may be different. For example, the difference between the application time points between the data pulses applied to the respective address electrodes X 1 to Xn in one subfield is equal to each other, and closest to the application time ts of the scan pulse in any one address period. When the time difference between application points between data pulses is Δt, the time difference between application points between the data pulses closest to the application point ts of scan pulses in another address period in the same subfield is 2Δt. In this case, the time difference between the application point ts of the scan pulse and the application point between the closest data pulses is preferably set to 10 nanoseconds (ns) or more and 1000 nanoseconds (ns) or less in consideration of the time of the limited address period. Further, in view of any one of the scan pulse widths in accordance with the driving of the plasma display panel, it is preferable that Δt is set within a range of 1/100 times to 1 times the predetermined scan pulse width. For example, assuming that the width of one scan pulse is 1 microsecond (microseconds), as described above, the time difference between application points is 1/100 of 1 microsecond (microseconds), that is, 10 nanoseconds (ns) or more. It has a range of 1 times (microseconds), that is, 1000 nanoseconds (ns) or less.

또한, 이렇게 스캔 펄스의 인가시점과 데이터 펄스의 인가시점을 서로 다르게 하면서, 데이터 펄스 간의 인가시점 간의 시간차를 각각 다르게 할 수도 있다. 즉, 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 하면서, 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스 간의 인가시점을 각각 서로 다르게 설정한다. 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하면, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 3Δt로 할 수도 있다. 예컨대, 스캔 전극(Y)에 스캔 펄스가 인가되는 시점이 0나노초라고 하면, 어드레스 전극 X1에 10나노초(ns)의 시점에서 데이터 펄스가 인가된다. 이에 따라 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극 X1에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극인 X2에는 20나노초(ns)의 시점에서 데이터 펄스가 인가되어, 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극 X2에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이고 이에 따라, 어드레스 전극 X1에 인가되는 데이터 펄스의 인가시점과 어드레스 전극 X2에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극인 X3에는 40나노초(ns)의 시점에서 데이터 펄스가 인가되어 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극 X3에 인가되는 데이터 펄스의 인가시점간의 시간차는 40나노초(ns)이고, 이에 따라 어드레스 전극 X2에 인가되는 데이터 펄스의 인가시점과 어드레스 전극 X3에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이를 각각 서로 다르게 설정할 수도 있다.In addition, the time difference between the application time between the data pulses may be different while the application time of the scan pulse and the application time of the data pulses are different. That is, while the application time of the data pulses applied to the address electrodes X 1 to Xn is different from the application time of the scan pulses applied to the scan electrodes Y, the data pulses applied to the address electrodes X 1 to Xn are different from each other. Set the application time point differently. For example, suppose that the time of application of the scan pulse applied to the scan electrode Y is ts, and the time difference between the time of application of the scan pulse and the time of application between the closest data pulses is Δt. Then, the difference in time of application between adjacent data pulses may be 3Δt. For example, if the time when the scan pulse is applied to the scan electrode Y is 0 nanoseconds, the data pulse is applied to the address electrode X 1 at the time of 10 nanoseconds (ns). Accordingly, the time difference between the application time of the scan pulse applied to the scan electrode Y and the application time of the data pulse applied to the address electrode X 1 is 10 nanoseconds (ns). Then, a data pulse is applied to the address electrode X 2 at a time of 20 nanoseconds (ns), so that the application time of the scan pulse applied to the scan electrode Y and the data pulse applied to the address electrode X 2 are applied. The time difference between the viewpoints is 20 nanoseconds (ns), and accordingly, the time difference between the application time of the data pulses applied to the address electrode X 1 and the application time of the data pulses applied to the address electrode X 2 is 10 nanoseconds (ns). Then, when the data pulse is applied to the next address electrode X 3 at 40 nanoseconds (ns), the time point at which the scan pulse is applied to the scan electrode Y and the time point at which the data pulse is applied to the address electrode X 3 are applied. The time difference between them is 40 nanoseconds (ns), and accordingly, the time difference between the application time of the data pulses applied to the address electrode X 2 and the application time of the data pulses applied to the address electrode X 3 is 20 nanoseconds (ns). That is, the data applied to the scan electrode (Y) scanning each of the address electrodes (X 1 ~ Xn) while differently applying time point of the data pulse applied to the application of the pulse time and the address electrode (X 1 ~ Xn) to be applied to the The difference between the application time points between the pulses may be set differently.

여기서 각 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점간의 시간차 Δt는 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 어느 하나의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다. 이와 같이 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 어드레스 전극(X1~Xn)으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다. 이러한 노이즈 감소를 살펴보면 다음 도 8a 내지 도 8b와 같다.Here, the time difference Δt between the time of applying the scan pulse applied to each scan electrode Y and the time of applying the data pulse applied to the address electrodes X 1 to Xn is 10 nanoseconds (ns) or more and 1000 nanoseconds (ns) or less. It is preferable to be set. Further, in view of any one of the scan pulse widths in accordance with the driving of the plasma display panel, it is preferable that Δt is set within a range of 1/100 times to 1 times the predetermined scan pulse width. Thus, if the application time points of data pulses applied to the scan application time point and the address electrode (X 1 ~ Xn) of the pulse applied to the scan electrode (Y) during the address period differently applied to the address electrodes (X 1 ~ Xn) At each application point of the data pulse, the coupling through the panel's capacitance is reduced to reduce the noise of the waveform applied to the scan electrode and the sustain electrode. This noise reduction will be described with reference to FIGS. 8A to 8B.

도 8a 내지 도 8b는 본 발명의 제 1 실시예에 따른 구동파형에 의해 감소되는 노이즈를 설명하기 위한 도면이다.8A to 8B are diagrams for describing noise reduced by a driving waveform according to the first embodiment of the present invention.

도 8a를 살펴보면, 도 6에 비해 스캔 전극과 서스테인 전극에 인가되는 파형의 노이즈가 상당부분 감소되었다. 이러한 노이즈를 도 8b에 보다 상세히 나타내었다. 이러한 노이즈가 감소된 이유는 모든 어드레스 전극(X1~Xn)에 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 동일한 시점에서 데이터 펄스를 인가하지 않고, 각각의 어드레스 전극(X1~Xn)에 스캔 펄스의 인가시점과 각각 다른 시점에서 데이터 펄스를 인가하여 각 시점에서 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)을 감소시킴으로써, 데이터 펄스가 급상승하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 발생되는 상승노이즈를 감소시키고, 데이터 펄스가 급하강하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 발생되는 하강노이즈를 감소시키기 때문이다.Referring to FIG. 8A, noise of waveforms applied to the scan electrode and the sustain electrode is substantially reduced compared to FIG. 6. Such noise is shown in more detail in FIG. 8B. Reason for this noise reduction is not applied to the data pulse at the same time as applying time point of a scan pulse applied to the scan electrode (Y) to all the address electrodes (X 1 ~ Xn), each of the address electrodes (X 1 ~ Xn By applying a data pulse at a time different from the time when the scan pulse is applied to each other and reducing coupling through the capacitance of the panel at each time, the scan electrode and the sustain electrode at the time when the data pulse is rapidly rising This is because the rising noise generated in the waveform applied to the waveform is reduced, and the falling noise generated in the waveform applied to the scan electrode and the sustain electrode is reduced when the data pulse falls rapidly.

이에 따라 어드레스 기간에서 일어나는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동안정성 저하를 감소를 억제한다. 결국 플라즈마 디스 플레이 패널의 어드레스 방전을 안정시킴으로써, 하나의 구동부로 패널 전체를 스캐닝(Scanning)하는 싱글 스캔(Single Scan) 방식을 적용 가능케 한다.As a result, the address discharge occurring in the address period is stabilized and the decrease in the driving stability of the plasma display panel is suppressed. As a result, by stabilizing the address discharge of the plasma display panel, it is possible to apply a single scan method in which the entire panel is scanned by one driving unit.

한편, 이상에서는 모든 어드레스 전극(X1~Xn)에는 스캔 전극에 인가되는 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스가 인가되는 것이지만, 이와는 다르게 어드레스 전극(X1~Xn)들에 인가되는 데이터 펄스 중 적어도 어느 하나는 어드레스 전극(X1~Xn) 중에서 적어도 둘 이상 (n-1)개 이하의 어드레스 전극과 동일한 시점에 인가되도록 하는 것도 가능하다. 이러한 방법을 살펴보면 다음 제 2 실시예와 같다.Meanwhile, in the above description, data pulses are applied to all of the address electrodes X 1 to Xn at different times from those of the scan pulses applied to the scan electrodes. However, data addresses are differently applied to the address electrodes X 1 to Xn. At least one of the data pulses may be applied at the same time as at least two (n-1) or less address electrodes among the address electrodes X 1 to Xn. This method is described in the following second embodiment.

<제 2 실시예>Second Embodiment

도 9는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 제 2 실시예를 설명하기 위해 어드레스 전극(X1~Xn)들을 4개의 어드레스 전극군으로 나눈 것을 설명하기 위한 도면이다.9 is In order to explain the second embodiment of the method of driving the plasma display panel of the present invention, the address electrodes X 1 to Xn are divided into four address electrode groups.

도 9에 도시된 바와 같이, 플라즈마 디스플레이 패널(90)의 어드레스(X1~Xn)전극들을, 예컨대 Xa전극군(Xa1 ~ Xa(n)/4)(91), Xb전극군(Xb(n+1)/4 ~ Xb(2n)/4)(92), Xc전극군(Xc(2n+1)/4 ~ Xc(3n)/4)(93) 및 Xd전극군(Xd(3n+1)/4 ~ Xd(n))(97)으로 구분하고, 이렇게 구분한 각 어드레스 전극군 중 적어도 어느 하나의 어드레스 전극군에는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 상이한 시점에서 데이터 펄스를 인가한다. 즉, Xa전극군(91)에 속한 전극들(Xa1 ~ Xa(n)/4) 모두에는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하되, 전술한 Xa전극군(91)에 속한 전극들(Xa1 ~ Xa(n)/4)에 인가되는 데이터 펄스의 인가시점은 모두 동일하게 한다. 또한, 나머지 다른 전극군들(92, 93, 94)에 속한 전극들에는 Xa전극군(91)에 속한 전극들(Xa1 ~ Xa(n)/4)의 데이터 펄스의 인가시점과 다른 시점에서 데이터 펄스를 인가하고, 이때의 다른 어드레스 전극군들(92, 93, 94)에 속한 전극들에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 동일하거나 또는 상이할 수 있다.As shown in FIG. 9, the address X 1 to Xn electrodes of the plasma display panel 90 are, for example, the Xa electrode groups Xa 1 to Xa (n) / 4 91 and the Xb electrode group Xb ( n + 1) / 4 to Xb (2n) / 4) 92, Xc electrode group (Xc (2n + 1) / 4 to Xc (3n) / 4) 93, and Xd electrode group (Xd (3n + 1) / 4 to Xd (n)) 97, and at least one address electrode group of each of the divided address electrode groups at a time different from the point of application of the scan pulse applied to the scan electrode Y Apply a data pulse. That is, the data pulses are applied to all of the electrodes Xa 1 to Xa (n) / 4 belonging to the Xa electrode group 91 at a time different from that of the application of the scan pulses applied to the scan electrodes Y. The application time points of the data pulses applied to the electrodes Xa 1 to Xa (n) / 4 belonging to one Xa electrode group 91 are the same. In addition, the electrodes belonging to the other electrode groups 92, 93, and 94 are different from the application point of the data pulses of the electrodes Xa 1 to Xa (n) / 4 belonging to the Xa electrode group 91. When the data pulse is applied, the application point of the data pulse applied to the electrodes belonging to the other address electrode groups 92, 93, and 94 is the same as the application point of the scan pulse applied to the scan electrode Y, or Can be different.

한편, 도 9에서는 각 어드레스 전극군(91, 92, 93, 94)에 포함된 어드레스 전극의 개수를 동일하게 하였지만, 각 어드레스 전극군(91, 92, 93, 94)에 포함되는 어드레스 전극의 개수를 서로 상이하게 설정하는 것도 가능하다. 그리고 어드레스 전극군의 개수도 조절 가능하다. 또한, 본 발명의 제 2 실시예에 따른 어드레스 전극군의 개수는 최소 2개 이상부터 최대 어드레스 전극의 총 개수보다 작은 범위, 즉 2≤N≤(n-1)개 사이에서 설정될 수 있다. 여기서 도 9에는 도면작성과 설명의 편의상 데이터 드라이버IC, 스캔 드라이버 IC 및 서스테인 보드가 각각 패널(90)과 소정의 거리로 이격된 상태로 패널(90)의 어드레스 전극, 스캔 전극, 서스테인 전극들과 연결된 구조가 도시되어 있지만, 데이터 드라이버IC, 스캔 드라이버 IC 및 서스테인 보드는 패널(90)과 결합된 구조로 이루어질 수도 있다.In FIG. 9, the number of address electrodes included in each address electrode group 91, 92, 93, and 94 is the same, but the number of address electrodes included in each address electrode group 91, 92, 93, and 94 is the same. It is also possible to set the different from each other. The number of address electrode groups can also be adjusted. Further, the number of address electrode groups according to the second embodiment of the present invention may be set between a minimum of two or more and a range smaller than the total number of address electrodes, that is, 2 ≦ N ≦ (n−1). In FIG. 9, the data driver IC, the scan driver IC, and the sustain board are separated from the panel 90 by a predetermined distance for convenience of drawing and description, and the address electrodes, the scan electrodes, and the sustain electrodes of the panel 90, respectively. Although the connected structure is shown, the data driver IC, the scan driver IC, and the sustain board may be configured in combination with the panel 90.

이러한 4개의 어드레스 전극군으로 나누어진 플라즈마 디스플레이 패널에 인가되는 데이터 펄스의 인가시점을 살펴보면 다음 도 10과 같다.An application time point of the data pulse applied to the plasma display panel divided into the four address electrode groups is as follows.

도 10a 내지 도 10c는 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 2 실시예에 따른 구동파형을 설명하기 위한 도면이다.10A to 10C are diagrams for describing a driving waveform according to a second embodiment of a method of driving a plasma display panel of the present invention.

도 10a 내지 도 10c에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 구동파형은 복수의 어드레스 전극(X1~Xn)을 도 9의 경우와 같이, 복수의 어드레스 전극군(Xa전극군, Xb전극군, Xc전극군 및 Xd전극군)으로 나누고, 서브필드의 어드레스 기간에서 복수의 어드레스 전극군 중에서 적어도 하나 이상의 어드레스 전극군의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르다. 예컨대, 도 10a에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)을 포함하는 어드레스 전극군들의 배치 순서에 맞추어 Xa전극군에 포함된 어드레스 전극들((Xa1 ~ Xa(n)/4)에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 또한, Xb전극군에 포함된 어드레스 전극들(Xb(n+1)/4 ~ Xb(2n)/4)에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, Xc전극군에 포함된 어드레스 전극들(Xc(2n+1)/4 ~ Xc(3n)/4)에는 시점 ts+Δt에서 데이터 펄스가 인가되고, Xd전극군에 포함된 어드레스 전극들(Xd(3n+1)/4 ~ Xd(n))에는 시점 ts+2 Δt에서 데이터 펄스가 인가된다. 즉, 도 10a와 같이 어드레스 전극(X1~Xn)을 포함하는 각각의 Xa, Xb, Xc, Xd전극군에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다. 이러한 도 10a와는 다르게 복수의 어드레스 전극군들 중에서 적어도 어느 하나 이상의 어드레스 전극군의 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 10b와 같다.As shown in FIGS. 10A to 10C, the driving waveforms according to the second embodiment of the present invention may include the plurality of address electrodes X 1 to Xn as in the case of FIG. 9. , Xb electrode group, Xc electrode group, and Xd electrode group), and application of data pulses applied to address electrodes X 1 to Xn of at least one address electrode group among a plurality of address electrode groups in an address period of a subfield. The time point is different from the time point at which the scan pulse applied to the scan electrode Y is applied. For example, as shown in FIG. 10A, the driving waveform according to the driving method of the present invention includes an address electrode including address electrodes X 1 to Xn assuming that a time point of applying a scan pulse applied to the scan electrode Y is ts. In accordance with the arrangement order of the groups, the address electrodes included in the Xa electrode group (Xa 1 to Xa (n) / 4) are 2Δt before the time when the scan pulse is applied to the scan electrode Y, that is, the time point ts- The data pulse is applied at 2Δt, and the address electrodes Xb (n + 1) / 4 to Xb (2n) / 4 included in the Xb electrode group than the time point at which the scan pulse is applied to the scan electrode Y. A data pulse is applied at a point in time Δt, that is, a point in time ts-Δt, and in this manner, a point in time ts at the address electrodes Xc (2n + 1) / 4 to Xc (3n) / 4 included in the Xc electrode group. The data pulse is applied at + Δt, and the data is included at the time ts + 2Δt at the address electrodes Xd (3n + 1) / 4 to Xd (n) included in the Xd electrode group. Suga is applied. That is, the data pulse applied to each of Xa, Xb, Xc, Xd electrode group comprising the address electrodes (X 1 ~ Xn) as shown in Figure 10a is applied to the scan pulse applied to the scan electrode (Y) It is applied before or after the time point, unlike FIG. 10A, the application point of the data pulse applied to the address electrode of at least one address electrode group among the plurality of address electrode groups may be set later than the application point of the scan pulse. This driving waveform is shown in FIG. 10B.

도10b를 살펴보면, 도 10a와는 다르게 본 발명의 구동파형은 어드레스 전극(X1~Xn)을 포함하는 복수의 어드레스 전극군(Xa, Xb, Xc, Xd)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 10b에서는 각각의 어드레스 전극군에 포함된 어드레스 전극에 인가되는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 복수의 어드레스 전극군 중에서 단 하나의 어드레스 전극군의 어드레스 전극에 인가되는 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 데이터 펄스가 인가되는 어드레스 전극군의 개수는 변경 가능한 것이다. 예컨대, 도 10b에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)을 포함하는 어드레스 전극군의 배치 순서에 맞추어 Xa전극군에 포함된 어드레스 전극들에는 스캔 전극(Y)에 스캔 펄스가 인가되 는 시점 보다 Δt만큼 늦은 시점 즉, 시점 ts+Δt에서 데이터 펄스가 인가된다. 또한, Xb전극군에 포함된 어드레스 전극들에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 늦은 시점 즉, 시점 ts+2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, Xc전극군에 포함된 어드레스 전극들에는 시점 ts+3Δt에서 데이터 펄스가 인가되고, Xd전극에는 시점 ts+4Δt에서 데이터 펄스가 인가된다. 즉, 도 10b와 같이 어드레스 전극(X1~Xn)을 포함하는 어드레스 전극군들에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이후에 인가된다. 이러한 도 10b와는 다르게 어드레스 전극(X1~Xn)을 포함하는 어드레스 전극군들에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 10c와 같다.Referring to FIG. 10B, unlike in FIG. 10A, a driving waveform of the present invention scans an application time point of a data pulse applied to a plurality of address electrode groups Xa, Xb, Xc, and Xd including address electrodes X 1 to Xn. The point of application of the scan pulse applied to the electrode Y is different, and the point of time of application of all the data pulses is later than the point of time of application of the aforementioned scan pulse. In FIG. 10B, the application time point of all data pulses applied to the address electrodes included in each address electrode group is set later than the application time point of the scan pulse. However, the address electrodes of only one address electrode group are among the plurality of address electrode groups. Only the application point of the data pulse to be applied may be set later than the application point of the scan pulse described above, and the number of address electrode groups to which the data pulse is applied later than the application point of the scan pulse may be changed. For example, as shown in FIG. 10B, the driving waveform according to the driving method of the present invention includes an address electrode including address electrodes X 1 to Xn when it is assumed that the time of application of the scan pulse applied to the scan electrode Y is ts. The data pulses are applied to the address electrodes included in the Xa electrode group according to the arrangement order of the group at a time point Δt later than the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts + Δt. Further, data pulses are applied to the address electrodes included in the Xb electrode group at a time point 2Δt later than the time point at which the scan pulse is applied to the scan electrode Y, that is, time point ts + 2Δt. In this manner, data pulses are applied to the address electrodes included in the Xc electrode group at the time point ts + 3Δt, and data pulses are applied to the Xd electrode at the time point ts + 4Δt. That is, as shown in FIG. 10B, the data pulses applied to the address electrode groups including the address electrodes X 1 to Xn are applied after the time point at which the scan pulses applied to the scan electrodes Y are applied. Unlike FIG. 10B, an application time point of the data pulses applied to the address electrode groups including the address electrodes X 1 to Xn is set differently from an application time point of the scan pulse applied to the scan electrode Y. The application time point may be set to be earlier than the application time point of the scan pulse, which is illustrated in FIG. 10C.

도 10c를 살펴보면, 도 10a 또는 도 10b와는 다르게 본 발명의 구동파형은 어드레스 전극(X1~Xn)을 포함하는 어드레스 전극군들에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 10c에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 복수의 어드레스 전극군들 중에서 하나의 전극군에 포함된 어드레스 전극에 인가되는 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 데이터 펄스가 인가 되는 어드레스 전극군의 개수는 변경 가능한 것이다. 예컨대, 도 10c에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)을 포함하는 어드레스 전극군의 배치 순서에 맞추어 Xa전극군에 포함된 어드레스 전극에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 또한, Xb전극군에 포함된 어드레스 전극에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, Xc전극군에 포함된 어드레스 전극에는 시점 ts-3Δt에서 데이터 펄스가 인가되고, Xd전극군에 포함된 어드레스 전극에는 시점 ts-(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 10c와 같이 어드레스 전극(X1~Xn)을 포함하는 전극군들에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다.Referring to FIG. 10C, unlike in FIG. 10A or FIG. 10B, the driving waveform of the present invention is a point in which data pulses applied to the address electrode groups including the address electrodes X 1 to Xn are applied to the scan electrode Y. The application point of the scan pulse is different from the application point of the scan pulse, and the application point of all the data pulses is earlier than the application point of the aforementioned scan pulse. In FIG. 10C, the application point of all the data pulses is set to be earlier than the application point of the scan pulse, but only the application point of the data pulse applied to the address electrode included in one electrode group among the plurality of address electrode groups is described above. The number of address electrode groups to which a data pulse is applied can be changed before the time of applying the pulse, and the data pulse is applied before the time of applying the scan pulse. For example, as shown in FIG. 10C, the driving waveform according to the driving method of the present invention includes an address electrode including address electrodes X 1 to Xn when it is assumed that an application point of the scan pulse applied to the scan electrode Y is ts. According to the arrangement order of the group, the data pulse is applied to the address electrode included in the Xa electrode group at a time point Δt before the time when the scan pulse is applied to the scan electrode Y, that is, the time point ts-Δt. In addition, a data pulse is applied to an address electrode included in the Xb electrode group at a time point 2Δt before the time point at which the scan pulse is applied to the scan electrode Y, that is, at a time point ts-2Δt. In this way, a data pulse is applied at the time point ts-3Δt to the address electrode included in the Xc electrode group, and a data pulse is applied at the time point ts- (n-1) Δt to the address electrode included in the Xd electrode group. That is, as illustrated in FIG. 10C, the data pulses applied to the electrode groups including the address electrodes X 1 to Xn are applied before the application time of the scan pulses applied to the scan electrodes Y. FIG.

여기 도 10a 내지 도 10c에서는 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하고, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 2Δt라 한다. 이러한 Δt는 일정하게 유지된다. 즉, 복수의 어드레스 전극군 중 적어도 어느 하나의 어드레스 전극군에서는 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서 복수의 어드레스 전극군에 포함된 각각 의 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 한다. 이와는 다르게, 복수의 어드레스 전극군 중 적어도 어느 하나의 전극군에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서 복수의 어드레스 전극군별로 각각의 어드레스 전극군에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 다르게 할 수도 있다. 즉, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하면, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 3Δt로 할 수도 있다. 예컨대, 스캔 전극(Y)에 스캔 펄스가 인가되는 시점이 0나노초라고 하면, Xa전극군에 포함된 어드레스 전극들에 10나노초(ns)의 시점에서 데이터 펄스가 인가된다. 이에 따라 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 Xa전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극군인 Xb전극군에 포함된 어드레스 전극들에는 20나노초(ns)의 시점에서 데이터 펄스가 인가되어, 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 Xb전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이고 이에 따라, Xa전극군에 인가되는 데이터 펄스의 인가시점과 Xb전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극군인 Xc전극군에 포함된 어드레스 전극들에는 40나노초(ns)의 시점에서 데이터 펄스가 인가되어 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 Xc전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 40나노초(ns)이고, 이에 따라 Xb전극군에 인가되는 데이터 펄스의 인가시점과 Xc전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각 어드레스 전극군에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 어드레스 전극군에 인가되는 데이터 펄스간의 인가시점간의 차이를 각각 서로 다르게 설정할 수도 있다.Here, in FIG. 10A to FIG. 10C, for example, an application time point of the scan pulse applied to the scan electrode Y is ts, and a time difference between the application time points between the application pulse ts closest to the application pulse ts is Δt, The difference between the application time point ts of the scan pulse and the next adjacent data pulse is 2Δt. This Δt remains constant. That is, in at least one address electrode group of the plurality of address electrode groups, an application time point of the data pulse applied to the address electrode is different from an application time point of the scan pulse applied to the scan electrode Y, and is applied to the plurality of address electrode groups. The difference between the application time points between the data pulses applied to the respective address electrodes X 1 to Xn is equal to each other. Alternatively, the application time of the data pulse applied to the address electrode in at least one electrode group among the plurality of address electrode groups is different from that of the application of the scan pulse applied to the scan electrode Y, and according to the plurality of address electrode groups. The difference between the application time points between the data pulses applied to the respective address electrode groups may be different from each other. In other words, if the time difference between the application point ts of the scan pulses and the application point between the closest data pulses is Δt, the difference between the application point ts of the scan pulses and the next application data pulse may be 3Δt. For example, if the time when the scan pulse is applied to the scan electrode Y is 0 nanoseconds, the data pulse is applied to the address electrodes included in the Xa electrode group at the time of 10 nanoseconds (ns). Accordingly, the time difference between the application point of the scan pulse applied to the scan electrode Y and the application point of the data pulse applied to the Xa electrode group is 10 nanoseconds (ns). Next, data pulses are applied to the address electrodes included in the Xb electrode group, which is the address electrode group, at a time of 20 nanoseconds (ns), and are applied to the time point at which the scan pulse applied to the scan electrode Y is applied and the Xb electrode group. The time difference between the application time points of the data pulses applied is 20 nanoseconds (ns). Accordingly, the time difference between the application time point of the data pulses applied to the Xa electrode group and the application time point of the data pulses applied to the Xb electrode group is 10 nanoseconds (ns). to be. Subsequently, data pulses are applied to the address electrodes included in the Xc electrode group, which is the address electrode group, at a time of 40 nanoseconds (ns), and are applied to the time point at which the scan pulse applied to the aforementioned scan electrode Y is applied and to the Xc electrode group. The time difference between the application time of the data pulses applied is 40 nanoseconds (ns), and thus the time difference between the application time of the data pulses applied to the Xb electrode group and the application time of the data pulses applied to the Xc electrode group is 20 nanoseconds (ns). . That is, the difference between the application time of the scan pulse applied to the scan electrode Y and the application time of the data pulse applied to each address electrode group is different from each other. It can be set differently.

여기서 전술한 복수의 어드레스 전극군에 따른 데이터 펄스간의 인가시점의 차이는 한정된 어드레스 기간의 시간을 고려할 때 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 어느 하나의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다.In this case, the difference in application time between the data pulses according to the plurality of address electrode groups described above is preferably set to 10 nanoseconds (ns) or more and 1000 nanoseconds (ns) or less in consideration of the time of the limited address period. Further, in view of any one of the scan pulse widths in accordance with the driving of the plasma display panel, it is preferable that Δt is set within a range of 1/100 times to 1 times the predetermined scan pulse width.

또한, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라할 때, 복수의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점간의 관계와는 상관없이, 스캔 펄스의 인가시점 ts와 그 ts에 가장 근접한 데이터 펄스의 인가시점 간의 차이는 하나의 서브필드 내에서 각각 동일할 수도 있고, 서로 다를 수도 있다. 이러한 스캔 펄스의 인가시점과, 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 전술한 바와 같이, 한정된 어드레스 기간의 시간을 고려할 때 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 어느 하나의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다.Further, when the time of applying the scan pulse applied to the scan electrode Y is ts, regardless of the relationship between the time of application of the data pulses applied to the plurality of address electrode groups, the time of application of the scan pulse ts and its ts The difference between application points of the closest data pulses may be the same or different in each subfield. The difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse is 10 nanoseconds (ns) or more and 1000 nanoseconds (ns) or less, considering the time of the limited address period as described above. Is preferably set to. Further, in view of any one of the scan pulse widths in accordance with the driving of the plasma display panel, it is preferable that Δt is set within a range of 1/100 times to 1 times the predetermined scan pulse width.

이와 같이 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각 어드레스 전극군에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 도 8과 같이 어드레스 전극(X1~Xn)을 포함하는 각 어드레스 전극군으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다.As described above, when the application point of the scan pulse applied to the scan electrode Y and the application point of the data pulse applied to each address electrode group are different from each other, the address electrodes X 1 to X n are included as shown in FIG. 8. At each application point of the data pulses applied to each address electrode group, the coupling through the capacitance of the panel is reduced to reduce noise of the waveforms applied to the scan electrodes and the sustain electrodes.

이에 따라 어드레스 기간에서 일어나는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동안정성 저하를 억제한다. 결국 플라즈마 디스플레이 패널의 어드레스 방전을 안정시킴으로써, 하나의 구동부로 패널 전체를 스캐닝(Scanning)하는 싱글 스캔(Single Scan) 방식을 적용 가능케 한다.As a result, the address discharge occurring in the address period is stabilized to suppress the deterioration of the driving stability of the plasma display panel. As a result, by stabilizing the address discharge of the plasma display panel, a single scan method for scanning the entire panel with one driving unit can be applied.

한편, 이상에서는 하나의 서브필드 내에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 데이터 펄스의 인가시점간의 시간차에 대해서만 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 기준으로 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn) 또는 어드레스 전극군(Xa, Xb, Xc, Xd)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 서브필드별로 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점의 차이를 서로 다르게 설정할 수도 있는데, 이러한 구동파형을 살펴보면 다음 제 3 실시예와 같다.In the above description, the time difference between the application point of the scan pulse applied to the scan electrode Y and the application point of the data pulse in one subfield is illustrated and described. However, the scan electrode Y is based on one frame. ) And the time of application of the data pulses applied to the address electrodes (X 1 to Xn) or the address electrode groups (Xa, Xb, Xc, Xd) and the address electrodes for each subfield. Differences in the time of application between the data pulses applied to may be set differently. The driving waveforms are as follows.

<제 3 실시예>Third Embodiment

도 11은 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 3 실시예에 따른 구동파형을 설명하기 위한 도면이다.11 is a view for explaining a driving waveform according to the third embodiment of the method of driving a plasma display panel of the present invention.

도 11에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 3 실시예에 따른 구동파형은 동일한 서브필드에서는 어드레스 전극에 인가되는 데이터 펄스의 인가시점 간의 시간차이는 모두 동일하고 또한, 스캔 전극에 인가되는 스캔 펄스의 인가시점과 어드레스 전극에 인가되는 데이터 펄스의 인가시점은 서로 다르고, 한 프레임 내의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점간의 시간차이는 다른 서브필드에서의 상기 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이와 서로 다르다. 예를 들면, 하나의 프레임에서 제 1 서브필드에서는 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서, 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이는 Δt로 설정한다. 또한, 제 2 서브필드에서는 제 1 서브필드와 마찬가지로 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서, 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이는 2Δt로 설정한다. 이와 같은 방법으로 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이를 3Δt, 4Δt 등으로 하나의 프레임에 포함된 각각의 서브필드별로 서로 다르게 할 수 있다.As shown in FIG. 11, the driving waveforms according to the third embodiment of the method for driving the plasma display panel of the present invention are all the same in time difference between the application points of the data pulses applied to the address electrodes in the same subfield. The application time of the scan pulse applied to the scan electrode and the application time of the data pulse applied to the address electrode are different from each other, and application is performed between data pulses applied to the address electrode in the address period in at least one of the subfields in one frame. The time difference between time points is different from the time difference between application points between data pulses applied to address electrodes in the address period in another subfield. For example, in one frame, in the first subfield, an address electrode is different from an application point of a scan pulse applied to the scan electrodes Y in a time point at which data pulses are applied to the address electrodes X 1 to Xn. The time difference between application points between data pulses applied to is set to? T. In addition, in the second subfield, the address electrode is applied to the address electrodes X 1 to Xn similarly to the first subfield, while the application time of the data pulse applied to the scan electrode Y is different from that of the scan pulse Y. The time difference between application points between data pulses applied to is set to 2Δt. In this manner, the time difference between the application time points between the data pulses applied to the address electrodes may be different for each subfield included in one frame, such as 3Δt, 4Δt, or the like.

또는 본 발명의 제 3 실시예에 따른 구동파형에서는 적어도 하나의 서브필드에서는 데이터 펄스의 인가시점과 스캔 펄스의 인가시점을 서로 다르게 하면서 각각의 서브필드별로 데이터 펄스의 인가시점을 스캔 펄스의 인가시점의 전후로 서로 다르게 설정할 수도 있다. 예를 들면, 제 1 서브필드에서는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점의 전과 후로 설정하고, 제 2 서브필드에서는 데이터 펄스의 인가시점을 모두 스캔 펄스의 인가시점의 이전으로 설정하고, 제 3 서브필드에서는 데이터 펄스의 인가시점을 모두 스캔 펄스의 인가시점의 이후로 설정할 수도 있다.Alternatively, in the driving waveform according to the third embodiment of the present invention, at least one subfield is applied when the data pulse is applied to each subfield while the application pulse is applied at different times when the data pulse is applied and the scan pulse is applied. It can also be set differently before and after. For example, in the first subfield, the application point of the data pulse is set before and after the application of the scan pulse, and in the second subfield, the application point of the data pulse is set before the application point of the scan pulse. In the three subfields, the application point of the data pulse may be set after the application point of the scan pulse.

이러한 본 발명의 제 3 실시예에 따른 구동파형을 도 11의 D, E, F 영역을 이용하여 좀 더 상세히 살펴보면 다음 도 12a 내지 도 12c와 같다.The driving waveforms according to the third exemplary embodiment of the present invention will be described in more detail using regions D, E, and F of FIG. 11 as shown in FIGS. 12A through 12C.

도 12a 내지 도 12c는 도 11의 본 발명의 제 3 실시예에 따른 구동파형을 좀 더 상세히 설명하기 위한 도면이다.12A to 12C are diagrams for describing a driving waveform according to a third embodiment of the present invention of FIG. 11 in more detail.

먼저 12a를 살펴보면, 본 발명의 구동방법에 따른 구동파형은 예를 들어, 제 1 서브필드에서는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 도 11의 D영역에서는 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X(n-1)전극에는 시점 ts+Δt에서 데이터 펄 스가 인가되고, Xn전극에는 시점 ts+2Δt에서 데이터 펄스가 인가된다. 즉, 도 7a와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다.First, referring to 12a, the driving waveform according to the driving method of the present invention is an address in the region D of FIG. 11, for example, assuming that ts is a time point of applying a scan pulse applied to the scan electrode Y in the first subfield. In accordance with the arrangement order of the electrodes X 1 to Xn, a data pulse is applied to the address electrode X 1 at a point in time ts-2Δt, which is 2Δt earlier than the point in time when the scan pulse is applied to the scan electrode Y. In addition, a data pulse is applied to the address electrode X 2 at a time point Δt ahead of the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts-Δt. In this way, the data pulse is applied at the time ts + Δt to the X (n-1) electrode and the data pulse is applied at the time ts + 2Δt to the Xn electrode. That is, as shown in FIG. 7A, the data pulses applied to the address electrodes X 1 to Xn are applied before or after the time point at which the scan pulses applied to the scan electrodes Y are applied.

도 12b를 살펴보면, 도 12a와는 다르게 본 발명의 구동파형은 도 11의 E영역에서는 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 12b에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 12b에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 늦은 시점 즉, 시점 ts+Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 늦은 시점 즉, 시점 ts+2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X3전극에는 시점 ts+3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+(n-1)Δt에서 데이터 펄스가 인가된다.Referring to FIG. 12B, unlike the driving waveform of FIG. 12A, in the region E of FIG. 11, a scan pulse in which the data pulse applied to the address electrodes X 1 to Xn is applied to the scan electrode Y is applied. The timing of application of all the data pulses is different from that of the time point, and later than the application of the aforementioned scan pulses. Here, in FIG. 12B, the application point of all data pulses is set later than the application point of the scan pulse. However, only the application point of one data pulse may be set later than the application point of the aforementioned scan pulse, and later than the application point of the scan pulse. The number of data pulses applied is changeable. For example, as shown in FIG. 12B, the driving waveform according to the driving method of the present invention is based on the arrangement order of the address electrodes X 1 to Xn when it is assumed that the time point of applying the scan pulse applied to the scan electrode Y is ts. The data pulse is applied to the address electrode X 1 at a time point Δt later than the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts + Δt. In addition, a data pulse is applied to the address electrode X 2 at a time point 2Δt later than the time point at which the scan pulse is applied to the scan electrode Y, that is, time point ts + 2Δt. In this way, a data pulse is applied to the X 3 electrode at the time point ts + 3Δt and a data pulse is applied to the Xn electrode at the time point ts + (n-1) Δt.

도 12c를 살펴보면, 도 12a 또는 도 12b와는 다르게 본 발명의 구동파형은 도 11의 F영역에서는 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 12c에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 12c에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X1~Xn)의 배치 순서에 맞추어 어드레스 전극 X1에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X2에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X3전극에는 시점 ts-3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts-(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 7c와 같이 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다.Referring to FIG. 12C, unlike in FIG. 12A or 12B, the driving waveform of the present invention is a scan in which an application point of a data pulse applied to the address electrodes X 1 to Xn is applied to the scan electrode Y in the region F of FIG. 11. The application point of the pulse is different from the application point of the pulse, and the application point of all data pulses is earlier than the application point of the aforementioned scan pulse. Here, in FIG. 12C, the application point of all data pulses is set to be earlier than the application point of the scan pulse. However, only the application point of one data pulse may be set to be earlier than the application point of the aforementioned scan pulse. The number of data pulses applied earlier is changeable. For example, as shown in FIG. 12C, the driving waveform according to the driving method of the present invention is based on the arrangement order of the address electrodes X 1 to Xn when it is assumed that the time of application of the scan pulse applied to the scan electrode Y is ts. The data pulse is applied to the address electrode X 1 at a time point Δt ahead of the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts-Δt. In addition, a data pulse is applied to the address electrode X 2 at a time point 2Δt ahead of the time point at which the scan pulse is applied to the scan electrode Y, that is, the time point ts-2Δt. In this manner, a data pulse is applied to the X 3 electrode at the time point ts-3Δt, and a data pulse is applied to the Xn electrode at the time point ts- (n-1) Δt. That is, as shown in FIG. 7C, the data pulses applied to the address electrodes X 1 to Xn are applied before the time point at which the scan pulses applied to the scan electrodes Y are applied.

이러한 도 12 a는 도 7a, 도 12b는 도 7b, 도 12c는 도 7c의 구동파형과 동 일하다. 따라서 중복되는 더 이상의 설명은 생략한다.12A is the same as the driving waveform of FIG. 7A, FIG. 12B, FIG. 7B, and FIG. 12C. Therefore, redundant descriptions will be omitted.

이와 같이 각 서브필드별로 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X1~Xn)에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 어드레스 전극(X1~Xn)으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다.Thus, if differently the application time points of data pulses applied to the application time point and the address electrode (X 1 ~ Xn) of a scan pulse applied to the scan electrode (Y) during the address period of each sub-field, the address electrodes (X 1 ~ Xn At each time of application of the data pulses applied to the N-axis, coupling of the panel through the capacitance is reduced to reduce noise of the waveforms applied to the scan electrode and the sustain electrode.

이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들면, 이상에서는 모든 어드레스 전극(X1~Xn)에 스캔 펄스가 인가되는 시점과 다른 시점에서 데이터 펄스를 인가하거나, 모든 어드레스 전극을 배치 순서에 따라 동일한 어드레스 전극의 개수를 가지는 4개의 전극군으로 나누고 각 전극군 별로 스캔 펄스가 인가되는 시점과 서로 다른 시점에서 데이터 펄스를 인가하는 방법만을 도시하고 설명하였지만, 이와는 다르게 모든 어드레스 전극(X1~Xn) 중에서 홀수번째 어드레스 전극들을 하나의 전극군으로 설정하고, 짝수번째 어드레스 전극들을 다른 하나의 전극군으로 설정하여 동일한 전극군내의 모든 어드레스 전극에는 동일한 시점에서 데이터 펄스를 인가하고, 각각의 전극군의 데이터 펄스 인가시점을 스캔 펄스가 인가되는 시점과 서로 다르게 설정하는 방법도 가능하다.As described above, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. For example, in the above description, four electrodes are applied to all the address electrodes X 1 to Xn at different times from when the scan pulse is applied, or four electrodes having the same number of address electrodes in the arrangement order of all the address electrodes. Although only the method of dividing into groups and applying a data pulse at a different time from when the scan pulse is applied to each electrode group is illustrated and described, the odd-numbered address electrodes among all the address electrodes X 1 to Xn are different from each other. Set to the group, the even-numbered address electrodes are set to another electrode group, and data pulses are applied to all address electrodes in the same electrode group at the same time point, and a scan pulse is applied to the data pulse application time of each electrode group. It is also possible to set it differently from the viewpoint.

또한, 적어도 하나 이상이 서로 다른 어드레스 전극의 개수를 가지는 복수의 전극군으로 어드레스 전극들(X1~Xn)을 구분하여 각 전극군별로 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스가 인가되도록 하는 방법도 가능하다. 예를 들면, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라고 가정할 때 어드레스 X1전극에는 시점 ts+Δt에서 데이터 펄스를 인가하고, 어드레스 전극 X2~X10 전극에는 ts+3Δt에서 데이터 펄스를 인가하고, 어드레스 전극 X11~Xn전극에는 ts+4Δt에서 데이터 펄스를 인가하는 등 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 다양하게 변형가능하다.In addition, at least one of the plurality of electrode groups having different numbers of address electrodes may be used to classify the address electrodes X 1 to X n so that the data pulses are applied at different time points from when the scan pulses are applied to each electrode group. You can also do it. For example, assuming that the time point of applying the scan pulse applied to the scan electrode Y is ts, a data pulse is applied to the address X 1 electrode at the time point ts + Δt and ts + to the address electrodes X 2 to X 10 electrodes. The driving method of the plasma display panel according to the present invention can be variously modified by applying a data pulse at 3Δt and applying a data pulse at ts + 4Δt to the address electrodes X 11 to Xn electrodes.

도 13은 본 발명의 실시예에 따라 구동하는 플라즈마 디스플레이 패널의 컨트롤러의 구성을 개략적으로 나타낸 블록도이다.FIG. 13 is a block diagram schematically illustrating a configuration of a controller of a plasma display panel that is driven according to an embodiment of the present invention.

도 13에 도시된 바와 같이, 일반적으로, 플라즈마 디스플레이 패널의 회로 모듈은 컨트롤 보드(Control Board), 데이터 보드, 스캔 보드, 서스테인 보드 등을 포함하여 구성된다. 특히, 컨트롤 보드는 나머지 보드의 동작을 제어하는 핵심적인 기능을 수행하는 데, 감마(Gamma) 처리, 게인(Gain) 처리, 오차 확산 처리, APL(Averae Picture Level) 계산, 서브필드 매핑(SFM : Sub-Field Mapping) 처리, 데이터 보드, 스캔 보드 및 서스테인 보드의 동작 타이밍 처리 등의 다양한 기능을 수행한다.As shown in FIG. 13, in general, a circuit module of a plasma display panel includes a control board, a data board, a scan board, a sustain board, and the like. In particular, the control board performs the key functions of controlling the operation of the rest of the board: gamma processing, gain processing, error diffusion processing, average picture level (APL) calculation, subfield mapping (SFM). It performs various functions such as sub-field mapping, processing timing of data board, scan board and sustain board.

컨트롤러(1300)는 컨트롤 보드에 탑재되는 부품으로 신호 처리기(1310), 메모리 컨트롤러(1320), 데이터 정렬기(1330), 이피롬(EPROM : Erasable Pro-grammable ROM)(1340), 타이밍 컨트롤러(1350) 등을 포함하여 구성된다.The controller 1300 is a component mounted on a control board and includes a signal processor 1310, a memory controller 1320, a data aligner 1330, an EPROM (Erasable Pro-grammable ROM) 1340, and a timing controller 1350. ) And the like.

신호 처리기(1310)는 DVS 신호, DHS 신호, DEN 신호, R, G, B 신호 등을 수신하여 게인 처리, 서브필드 매핑 처리, 오차 확산 처리, 역감마 보정 처리, APL 계산 등을 기능을 수행한다.The signal processor 1310 receives a DVS signal, a DHS signal, a DEN signal, an R, G, and B signal, and performs functions such as gain processing, subfield mapping processing, error diffusion processing, inverse gamma correction processing, and APL calculation. .

메모리 컨트롤러(1320)는 신호 처리기(1310)로부터 입력되는 각종 신호를 저장하였다가 타이밍 컨트롤러(1350)의 제어에 의해 신호를 처리한다.The memory controller 1320 stores various signals input from the signal processor 1310 and processes the signals under the control of the timing controller 1350.

데이터 정렬기(1330)는 메모리 컨트롤러(1320)로부터 수신한 각종 데이터 펄스를 정렬하고, 타이밍 컨트롤러(1350)로부터 입력받은 제어 신호에 따라 데이터 보드(1360)으로 정렬된 데이터 펄스를 인가한다.The data aligner 1330 arranges various data pulses received from the memory controller 1320, and applies the data pulses aligned to the data board 1360 according to a control signal received from the timing controller 1350.

이피롬(1340)은 스캔 테이블, 서브필드 매핑 테이블, 타이밍 테이블, APL 테이블, 각종 파라미터(Parameter) 등을 저장하고 있다. 따라서 신호 처리기(1310) 및 타이밍 컨트롤러(1350)는 이피롬(1340)에 저장된 각종 테이블을 이용하여 원하는 동작을 수행한다.This pyrom 1340 stores a scan table, a subfield mapping table, a timing table, an APL table, various parameters, and the like. Accordingly, the signal processor 1310 and the timing controller 1350 perform a desired operation by using various tables stored in the pyrom 1340.

한편, 본 발명의 실시예에 따르면 이피롬(1340)에 저장된 타이밍 테이블에 데이터 보드(1360)에 탑재된 데이터 드라이버 IC(미도시)로 인가하는 하나 이상의 데이터 펄스에 대한 데이터 펄스 타이밍 테이블과, 스캔 드라이버 IC(미도시)로 스캔 펄스에 대한 스캔 펄스 타이밍 테이블이 포함되어 있다. 이피롬(1340)에 저장된 데이터 펄스 타이밍 테이블에는 두 개 이상의 전극군에 포함된 어드레스 전극에 대한 데이터 펄스 인가 시점과 스캔 전극에 대한 스캔 펄스 인가 시점에 대한 정보가 저장되어 있다. 즉, 이러한 소정의 타이밍 테이블로 인해 데이터 펄스는 스캔 펄스와 다른 시점에서 인가된다. 또한, 데이터 펄스 타이밍 테이블에 포함된 각 전극군 단위의 데이터 신호 인가 시점은 스캔 펄스의 인가시점과 다른 최소한 두 개의 어드레스 전극군에 대해 상이한 값을 갖는다.Meanwhile, according to an exemplary embodiment of the present invention, a data pulse timing table for one or more data pulses applied to a data driver IC (not shown) mounted on the data board 1360 to a timing table stored in the pyramid 1340, and a scan The driver IC (not shown) includes a scan pulse timing table for scan pulses. The data pulse timing table stored in the pyramid 1340 stores information about a data pulse application time and a scan pulse application time for the address electrodes included in the two or more electrode groups. That is, due to this predetermined timing table, data pulses are applied at different times than scan pulses. In addition, a data signal application time of each electrode group included in the data pulse timing table has a different value for at least two address electrode groups different from the application time of the scan pulse.

한편, 이러한 타이밍 테이블에는 모든 어드레스 전극에 대하여 각각 상이한 데이터 펄스 인가 시점에 대한 정보가 저장될 수도 있다. 이 경우에는 모든 어드레스 전극에 대하여 스캔 펄스의 인가시점과 다른 각각 상이한 시점에 데이터 신호가 인가되게 된다.Meanwhile, the timing table may store information on different data pulse application time points for all address electrodes. In this case, the data signal is applied to all the address electrodes at different times from those at which the scan pulses are applied.

한편, 각 어드레스 전극군별 또는 각 어드레스 전극별 데이터 펄스 인가 시점의 차이 및 스캔 펄스의 인가시점과 데이터 펄스의 인가시점의 차이에 대한 정보의 형태로 펄스 인가 시점차이에 대한 정보가 저장될 수도 있는데, 이러한 펄스 인가 시점차이는 10ns 이상 1000ns 이하 범위의 값을 갖는다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 어느 하나의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다.On the other hand, the information on the time difference between the pulse application time may be stored in the form of information on the difference between the data pulse application time for each address electrode group or each address electrode and the difference between the application time of the scan pulse and the application time of the data pulse. This pulse application time difference has a value ranging from 10 ns to 1000 ns. Further, in view of any one of the scan pulse widths in accordance with the driving of the plasma display panel, it is preferable that Δt is set within a range of 1/100 times to 1 times the predetermined scan pulse width.

한편, 도 13에서는 데이터 펄스 타이밍 테이블을 포함한 각종 테이블이 저장되는 저장 매체로서 이피롬(1340)을 예로 들어 설명하고 있지만, 저장 매체가 이에 한정되는 것은 결코 아니며 이이피롬(EEPROM), 플래쉬롬(Falsh ROM) 등과 같은 롬 타입 저장 매체도 가능하다.In FIG. 13, the epirom 1340 is described as an example of a storage medium in which various tables including a data pulse timing table are stored. However, the storage medium is not limited thereto, and the EPIROM and the flashrom are not limited thereto. ROM type storage media such as ROM) are also possible.

타이밍 컨트롤러(1350)는 이피롬(1340)에 저장된 데이터 펄스 타이밍 테이블 및 스캔 펄스 타이밍 테이블에 기록된 정보를 읽어 들여 스캔 펄스 및 데이터 펄스의 인가를 위한 제어 신호를 생성하고, 생성된 제어 신호를 데이터 정렬기(1330)로 인가한다. 데이터 정렬기(1330)는 타이밍 컨트롤러(1350)로부터 수신한 제어 신호에 따라 정렬된 데이터를 인가하기 위한 데이터 펄스를 생성하여 데이터 보드(1360)로 인가한다. 여기서, 데이터 정렬기(1330)로부터 인가되는 데이터 펄스들은 스캔 펄스와 동시에 인가되지 않고, 적어도 두 개 이상의 상이한 시점에서 스캔 펄스의 인가시점과 다른 시점에서 인가된다.The timing controller 1350 reads the data recorded in the data pulse timing table and the scan pulse timing table stored in the pyramid 1340, generates a control signal for applying scan pulses and data pulses, and generates the generated control signals as data. To the aligner 1330. The data aligner 1330 generates data pulses for applying the aligned data according to the control signal received from the timing controller 1350 and applies the data pulses to the data board 1360. Here, the data pulses applied from the data aligner 1330 are not applied simultaneously with the scan pulse, but are applied at a time different from the time when the scan pulse is applied at at least two different time points.

따라서 데이터 보드(1360)에 탑재된 데이터 드라이버 IC(미도시)는 수신한 데이터 펄스의 수신 순서에 따라 데이터 펄스를 해당 어드레스 전극으로 전달하므로 결과적으로 패널에는 데이터 펄스가 스캔 펄스의 인가시점과 다른 시점에서 인가됨으로써, 패널 커플링에 의한 스캔 보드(1370)나 서스테인 보드(1380)에 인가되는 파형의 노이즈 발생을 줄이여, 어드레스 방전을 안정시키고 이에 따라, 싱글 스캔 구동 방법의 적용을 가능케 한다.Therefore, the data driver IC (not shown) mounted on the data board 1360 transfers the data pulses to the corresponding address electrodes according to the reception order of the received data pulses. As a result, the time point at which the data pulses are different from when the scan pulses are applied to the panel is obtained. In this case, the noise generated in the waveform applied to the scan board 1370 or the sustain board 1380 due to the panel coupling is reduced, thereby stabilizing the address discharge, thereby enabling the application of the single scan driving method.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명은 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 조절하여, 스캔 전극 및 서스테인 전극에 인가되는 파형의 노이즈를 감소시켜 어드레스 방전을 안정시킴으로써, 패널의 구동을 안정시켜 구동안정성 저하를 억제한다. As described in detail above, the present invention adjusts the application time point of the data pulse applied to the address electrode in the address period, reduces the noise of the waveform applied to the scan electrode and the sustain electrode to stabilize the address discharge, thereby driving the panel. It stabilizes and suppresses the fall of drive stability.

Claims (30)

리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 소정의 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,By a combination of at least one subfield in which a predetermined pulse is applied to the address electrodes X 1 to Xn (n is a positive integer), the scan electrode and the sustain electrode in the reset period, the address period and the sustain period, In the driving method of a plasma display panel which expresses the image which consists of frames, 상기 어드레스 전극을 복수의 전극군으로 나누고, 상기 어드레스 기간에서 적어도 하나의 상기 어드레스 전극군에 인가되는 데이터 펄스의 인가시점 및 종료시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점 및 종료시점과 서로 다른 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The address electrode is divided into a plurality of electrode groups, and an application point and an end point of a data pulse applied to at least one address electrode group in the address period are different from an application point and an end point of a scan pulse applied to the scan electrode. Another method of driving a plasma display panel. 제 1 항에 있어서,The method of claim 1, 적어도 하나의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And an application point of the data pulse applied to the at least one address electrode group is earlier than an application point of the scan pulse applied to the scan electrode. 제 2 항에 있어서,The method of claim 2, 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a time point at which the data pulses applied to all the address electrode groups are applied is earlier than a time point at which the scan pulses are applied to the scan electrodes. 제 1 항에 있어서,The method of claim 1, 적어도 하나의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And an application point of the data pulse applied to at least one of the address electrode groups is later than an application point of the scan pulse applied to the scan electrode. 제 4 항에 있어서,The method of claim 4, wherein 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a time point at which the data pulses applied to all the address electrode groups are applied is later than a time point at which the scan pulses are applied to the scan electrodes. 제 1 항에 있어서,The method of claim 1, 상기 어드레스 전극군의 개수는 2개 이상이고, 상기 어드레스 전극의 총 개수이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And the number of the address electrode groups is two or more and less than the total number of the address electrodes. 제 6 항에 있어서,The method of claim 6, 상기 어드레스 전극군은 1개 이상의 상기 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And the address electrode group comprises one or more of the address electrodes. 제 7 항에 있어서,The method of claim 7, wherein 상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And the address electrode groups all include the same number of address electrodes or one or more different number of address electrodes. 제 1 항에 있어서,The method of claim 1, 상기 어드레스 전극군에 포함된 모든 어드레스 전극에는 상기 데이터 펄스를 동일한 시점에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And applying the data pulses to all the address electrodes included in the address electrode group at the same time point. 제 1 항에 있어서,The method of claim 1, 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 동일하거나 상이한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And the difference between the application point of the scan pulse and the application point of the data pulse closest to the application point of the scan pulse in the subfield is the same or different. 제 10 항에 있어서,The method of claim 10, 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And a difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse in the subfield is 10 ns or more and 1000 ns or less. 제 10 항에 있어서,The method of claim 10, 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The difference between the application time of the scan pulse and the application time of the data pulse closest to the application time of the scan pulse in the subfield has a value of 1/100 times or more than 1 times the predetermined scan pulse width. Driving method of plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 데이터 펄스들 중 적어도 하나의 데이터 펄스는 적어도 하나의 나머지 데이터 펄스들과 인가시점이 다르고, 상이한 시점에 인가되는 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 다른것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.At least one data pulse of the data pulses is different from at least one of the remaining data pulses and an application time point is different, and a difference between an application time point of two data pulses applied at different time points is different. Way. 제 13 항에 있어서,The method of claim 13, 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The difference between the application time points between the two data pulses applied at different time points is 10 ns or more and 1000 ns or less. 제 13 항에 있어서,The method of claim 13, 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The difference between the application time points between the two data pulses applied at different time points has a value of 1/100 times or more than 1 time of the predetermined scan pulse width. 스캔 전극, 서스테인 전극 및 어드레스 전극이 형성된 플라즈마 디스플레이 패널의 구동방법에 있어서, In a driving method of a plasma display panel in which a scan electrode, a sustain electrode and an address electrode are formed, 상기 스캔 전극에 인가되는 스캔 펄스에 대응하는 데이터 펄스들을 상기 어드레스 전극에 인가하되, 상기 스캔 펄스에 가장 근접한 상기 데이터 펄스들 간의 인가시점의 차이는 10ns 이상 1000ns 이하이며, 종료시점의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.A data pulse corresponding to a scan pulse applied to the scan electrode is applied to the address electrode, but a difference in application time between the data pulses closest to the scan pulse is 10 ns or more and 1000 ns or less, and a difference in end point is 10 ns or more. A drive method of a plasma display panel, characterized in that less than 1000ns. 제 16 항에 있어서,The method of claim 16, 적어도 하나의 상기 어드레스 전극에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And an application point of the data pulse applied to at least one address electrode is earlier than an application point of the scan pulse applied to the scan electrode. 삭제delete 제 16 항에 있어서,The method of claim 16, 적어도 하나의 상기 어드레스 전극에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a time point at which the data pulse is applied to the at least one address electrode is later than a time point at which the scan pulse is applied to the scan electrode. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 소정의 펄스를 인가하여 패널을 구동시키기 위한 구동회로부를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,In the plasma display panel including a driving circuit unit for driving a panel by applying a predetermined pulse to the address electrodes X1 to Xn (n is a positive integer), the scan electrode and the sustain electrode in the reset period, the address period and the sustain period. In the driving method, 상기 구동회로부는 상기 어드레스 기간에서 상기 어드레스 전극에 인가되는 데이터 펄스와 상기 스캔 전극에 인가되는 스캔 펄스를 두 개 이상의 상이한 인가 시점에서 인가하고, 상이한 종료시점에서 종료하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The driving circuit unit applies a data pulse applied to the address electrode and a scan pulse applied to the scan electrode at two or more different application time points in the address period, and ends at different termination points. Driving method. 제 27 항에 있어서,The method of claim 27, 상이한 인가 시점 간의 차이는 10ns 이상 1000ns 이하이거나 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The difference between different application time points is 10 ns or more and 1000 ns or less, and has a value of 1/100 times or more and 1 times or less of a predetermined scan pulse width. 삭제delete 삭제delete
KR1020040100092A 2004-12-01 2004-12-01 Plasma Display Panel and Driving Method Thereof KR100774877B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040100092A KR100774877B1 (en) 2004-12-01 2004-12-01 Plasma Display Panel and Driving Method Thereof
JP2005344357A JP2006154828A (en) 2004-12-01 2005-11-29 Plasma display apparatus and driving method thereof
EP05025984A EP1667097A3 (en) 2004-12-01 2005-11-29 Plasma display apparatus and driving method thereof
US11/289,606 US7649508B2 (en) 2004-12-01 2005-11-30 Plasma display apparatus and driving method thereof
CNA2005101289081A CN1783182A (en) 2004-12-01 2005-12-01 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100092A KR100774877B1 (en) 2004-12-01 2004-12-01 Plasma Display Panel and Driving Method Thereof

Publications (2)

Publication Number Publication Date
KR20060061188A KR20060061188A (en) 2006-06-07
KR100774877B1 true KR100774877B1 (en) 2007-11-08

Family

ID=36773307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100092A KR100774877B1 (en) 2004-12-01 2004-12-01 Plasma Display Panel and Driving Method Thereof

Country Status (2)

Country Link
KR (1) KR100774877B1 (en)
CN (1) CN1783182A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048072A (en) * 2007-11-09 2009-05-13 엘지전자 주식회사 Plasma display device thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08305319A (en) * 1995-04-28 1996-11-22 Nec Corp Plasma display panel driving method
JPH1091117A (en) 1996-09-13 1998-04-10 Pioneer Electron Corp Driving method for plasma display panel
JP2001272948A (en) 2000-03-23 2001-10-05 Nec Corp Driving method for plasma display panel and plasma display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08305319A (en) * 1995-04-28 1996-11-22 Nec Corp Plasma display panel driving method
JPH1091117A (en) 1996-09-13 1998-04-10 Pioneer Electron Corp Driving method for plasma display panel
JP2001272948A (en) 2000-03-23 2001-10-05 Nec Corp Driving method for plasma display panel and plasma display device

Also Published As

Publication number Publication date
KR20060061188A (en) 2006-06-07
CN1783182A (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US7663573B2 (en) Plasma display panel and driving method thereof
US20060232507A1 (en) Plasma display apparatus and method of driving the same
JP4373371B2 (en) Plasma display apparatus and driving method thereof
KR100625530B1 (en) Driving Method for Plasma Display Panel
JP4112576B2 (en) Plasma display apparatus and driving method thereof
KR100774875B1 (en) Driving Method for Plasma Display Panel
JP5152183B2 (en) Plasma display device and driving method thereof
KR100726640B1 (en) Plasma Display Apparatus and Driving Method of Plasma Display Panel
KR100793101B1 (en) Plasma Display Apparatus
KR100603662B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100774877B1 (en) Plasma Display Panel and Driving Method Thereof
KR100705285B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100747270B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100800435B1 (en) Driving Method for Plasma Display Panel
KR100726956B1 (en) Driving Method for Plasma Display Panel
KR100579934B1 (en) Driving method for plasma display panel
KR20060086775A (en) Driving method for plasma display panel
KR100667236B1 (en) Plasma Display Panel and Driving Method Thereof
KR100602276B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100579328B1 (en) Driving method for plasma display panel
KR100727296B1 (en) Plasma display apparatus and driving method thereof
KR20060081613A (en) Driving apparatus and method for plasma display panel
KR20060065381A (en) Driving method for plasma display panel
KR20070087729A (en) Plasma display apparatus and driving method thereof
KR20070049522A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee