KR100772597B1 - Method and apparatus for signal transmission to receiver from transmitter - Google Patents
Method and apparatus for signal transmission to receiver from transmitter Download PDFInfo
- Publication number
- KR100772597B1 KR100772597B1 KR1020060124502A KR20060124502A KR100772597B1 KR 100772597 B1 KR100772597 B1 KR 100772597B1 KR 1020060124502 A KR1020060124502 A KR 1020060124502A KR 20060124502 A KR20060124502 A KR 20060124502A KR 100772597 B1 KR100772597 B1 KR 100772597B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- mode
- learning
- receiver
- receiving
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
도 1은 본 발명의 실시예에 따른 신호 전달 장치의 개략적인 블록도이다.1 is a schematic block diagram of a signal transmission apparatus according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 송신기와 수신기를 개략적으로 나타내는 도면이다.2 is a diagram schematically illustrating a transmitter and a receiver according to an embodiment of the present invention.
도 3a는 본 발명의 실시예에 따른 학습 모드에서의 신호 전달을 개략적으로 나타내는 흐름도이다.3A is a flowchart schematically illustrating signal transmission in a learning mode according to an embodiment of the present invention.
도 3b는 본 발명의 실시예에 따른 일반 모드에서의 신호 전달을 개략적으로 나타내는 흐름도이다.3B is a flowchart schematically illustrating signal transmission in a normal mode according to an embodiment of the present invention.
본 발명은 송신단에서 수신단으로 신호 전달을 위한 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for signal transmission from a transmitting end to a receiving end.
회로 보드에서의 버스 신호의 경우, 여러 개의 데이터와 어드레스 신호가 있다. 이러한 신호들 중 동종 구성 신호는 데이터 버스 신호가 수신단에 도착할 때, 각 신호들의 수신단에서의 인식 시간이 동일해야 한다. 하지만 실제로 버스를 구성 하고 있는 여러 개의 동종 구성 신호들은 전달 경로상의 공간적인 차이로 인해서 수신단에서의 신호 도달시간에 차이가 발생한다. 이러한 병렬의 신호 전달 경로에서 발생되는 신호들 간의 도달 시간 차이는 다른 영향에 비해서 시간 길이가 미세하여 무시되어 왔지만, 신호 전달이 고속화 되면서 이러한 미세 시간에 따른 차이가 무시되지 못할 만큼 중요한 비중을 차지하게 되었다. In the case of bus signals on a circuit board, there are several data and address signals. The homogeneous component of these signals must have the same recognition time at the receiving end of the signals when the data bus signal arrives at the receiving end. In practice, however, many homogeneous signals that make up the bus differ in signal arrival time at the receiver due to spatial differences in the transmission path. Differences in the time of arrival between signals generated in these parallel signal paths have been neglected due to the small length of time compared to other influences.However, as the speed of signal transmission increases, these minute time differences cannot be ignored. It became.
본 발명이 이루고자 하는 기술적 과제는, 송신단에서 수신단으로 신호 전달 시 경로상의 차이에서 오는 수신 신호 도달 시간의 격차를 보상하는 방법을 제공하는 것이다.An object of the present invention is to provide a method for compensating for a difference in a received signal arrival time resulting from a difference in a path when a signal is transmitted from a transmitter to a receiver.
이러한 과제를 해결하기 위하여, 본 발명의 한 특징에 따르면 송신단에서 수신단으로 신호 전달을 위한 방법이 제공된다. 상기 송신단의 송신 모드를 학습 모드로 설정하는 단계, 상기 학습 모드에 따라, 상기 송신단과 상기 수신단 사이의 신호 지연을 판단하기 위한 학습 패턴 신호를 상기 수신단으로 송신하는 단계, 상기 송신단의 송신 모드를 일반 모드로 설정하는 단계, 상기 일반 모드에 따라, 데이터를 상기 수신단으로 송신하여, 상기 수신단에서 판단한 신호 지연에 따라 상기 데이터의 신호 지연이 보상되도록 하는 단계를 포함한다.In order to solve this problem, according to an aspect of the present invention there is provided a method for signal transmission from a transmitting end to a receiving end. Setting a transmission mode of the transmitter to a learning mode, transmitting a learning pattern signal for determining a signal delay between the transmitter and the receiver to the receiver according to the learning mode, and transmitting the transmission mode of the transmitter to the general Setting a mode to the data, and transmitting the data to the receiving end so that the signal delay of the data is compensated according to the signal delay determined by the receiving end.
본 발명의 다른 특징에 따르면, 신호 전달 장치의 수신단에서 송신단으로부터 신호를 수신하는 방법이 제공된다. 수신 모드를 학습 모드로 설정하는 단계, 상기 학습 모드에 따라, 상기 송신단과 상기 수신단 사이의 신호 지연을 판단하기 위 한 학습 패턴 신호를 상기 송신단으로부터 수신하는 단계, 상기 수신단의 수신 모드를 일반 모드로 설정하는 단계, 상기 일반 모드에 따라, 데이터를 상기 송신단으로부터 수신하여, 상기 판단한 신호 지연에 따라 상기 데이터의 신호 지연을 보상하는 단계를 포함한다.According to another aspect of the present invention, a method for receiving a signal from a transmitting end at a receiving end of a signal transmission apparatus is provided. Setting a receiving mode to a learning mode, receiving a learning pattern signal from the transmitting end to determine a signal delay between the transmitting end and the receiving end according to the learning mode, and receiving the receiving mode of the receiving end into a normal mode Setting, receiving data from the transmitting end according to the normal mode, and compensating for the signal delay of the data according to the determined signal delay.
본 발명의 또 다른 특징에 따른 신호 전달 장치는 학습 모드 시에 학습 패턴 신호를 출력하는 송신 제어기, 상기 학습 모드 시에 상기 학습 패턴 신호를 복수의 신호 전달 경로를 통하여 송신하는 송신기, 상기 복수의 신호 전달 경로를 통하여 상기 학습 패턴 신호를 수신하는 수신기, 상기 수신기로부터 상기 학습 패턴 신호를 수신하여 상기 복수의 신호 전달 경로에 대한 지연 보상값을 결정하고, 상기 지연 보상값을 상기 수신기로 전달하는 수신 제어기를 포함한다.According to another aspect of the present invention, there is provided a signal transmission apparatus including a transmission controller for outputting a learning pattern signal in a learning mode, a transmitter for transmitting the learning pattern signal through a plurality of signal transmission paths in the learning mode, and the plurality of signals. A receiver for receiving the learning pattern signal through a transmission path, a reception controller for receiving the learning pattern signal from the receiver to determine delay compensation values for the plurality of signal transmission paths, and transmitting the delay compensation values to the receiver It includes.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 블록, 모듈, "…부", "…기" 등의 용어는 특정한 기능이나 동작을 처리하는 적어도 하나의 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, except to exclude other components unless otherwise stated. In addition, the terms blocks, modules, “… unit”, “… unit” described in the specification mean at least one unit for processing a specific function or operation, which may be implemented by hardware or software or a combination of hardware and software. Can be.
이제 본 발명의 실시예에 따른 회로 보드의 송신단에서 수신단으로 신호를 전달하는 방법 및 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a method and apparatus for transmitting a signal from a transmitting end to a receiving end of a circuit board according to an embodiment of the present invention will be described in detail with reference to the drawings.
다음 본 발명의 실시예에 따른 신호 전달 장치에 대해서 도 1, 도 2를 참조하여 상세하게 설명한다. Next, a signal transmission apparatus according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1은 본 발명의 실시예에 따른 신호 전달 장치의 개략적인 블록도이다.1 is a schematic block diagram of a signal transmission apparatus according to an embodiment of the present invention.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 신호 전달 장치는 송신단(100)과 수신단(200)을 포함하며, 송신단(100)은 송신 제어기(110) 및 송신기(120)를 포함하고, 수신단(200)은 수신 제어기(210) 및 수신기(220)를 포함한다. 송신단의 송신 제어기(110)는 타이밍 제어부(111)와 모드 제어부(112)을 포함하며, 수신단(200)의 수신 제어기(210)는 타이밍 센서부(211), 모드 제어부(212), 지연 판정부(213) 및 지연 보상 지시부(214)를 포함한다.As shown in FIG. 1, a signal transmission apparatus according to an exemplary embodiment of the present invention includes a
송신단(100)의 모드 제어부(112)는 수신단(200)의 모드 제어부(212)와 연계하여 송신단(100)에서 수신단(200)으로 송신하는 병렬 신호에 대한 신호 지연을 판단하기 위한 학습 모드와 실제 데이터 신호를 전송하는 일반 모드를 제어하고, 모드에 따라 송신기(120)의 신호 수신 경로를 제어한다. 송신단(100)의 타이밍 제어부(111)는 모드 제어부(112)의 모드 상태가 학습 모드인 경우에 학습 패턴 신호를 송신기(120)에 전달하며, 학습 패턴 신호에 대한 정보를 수신단(200)의 타이밍 센서부(211)로 전달하여 수신단(200)으로 송신하는 학습 패턴 신호를 동기화 시킨다. 송신단(100)의 송신기(120)는 모드 제어부(112)의 모드 상태에 따라 수신단(200)으로 신호를 송신한다. 즉, 학습 모드 상태에서는 타이밍 제어부(111)에서 전송되는 학습 패턴 신호를 수신단(200)으로 송신하고, 일반 모드에서는 실제 데이터 신호를 수신단(200)으로 송신한다. The
수신단(200)의 모드 제어부(212)는 송신단(100)의 모드 제어부(112)와 연계하여 학습 모드와 일반 모드로 제어하고, 모드에 따라 수신기(220)의 신호 송신 경로를 제어한다. 수신단(200)의 타이밍 센서부(211)는 모드 제어부(212)의 모드 상태가 학습 모드인 경우에 송신단(100)의 타이밍 제어부(111)로부터 수신한 학습 패턴 신호 정보를 수신하여 송신단(100)으로부터 수신하는 학습 패턴 신호를 동기화 시킨다. 지연 판정부(213)는 수신단(200)의 수신기(220)로부터 학습 패턴 신호를 전달 받아 타이밍 제어부(211)로부터 전달 받은 학습 패턴 신호 정보와 비교하여 신호 지연을 판단하고, 지연 보상 지시부(214)에 지연된 신호에 대한 정보를 전달한다. 여기서, 지연 판정부(213)는 판정 신호가 논리 판정 시점 가감에 의한 조정 효과를 얻을 수 없는 열악한 신호인 경우, 이 상태를 외부에 전달하는 알람을 통해 불량 신호를 외부에 알릴 수 있다. 지연 보상 지시부(214)는 지연 판정부(213)로부터 지연된 신호에 대한 정보를 전달 받아 지연된 신호에 대한 지연 보상을 수신기(220)에 지시한다.The
도 2는 본 발명의 실시예에 따른 송신기와 수신기를 개략적으로 나타내는 도면이다.2 is a diagram schematically illustrating a transmitter and a receiver according to an embodiment of the present invention.
도 2에 도시한 바와 같이, 송신단(100)의 송신기(120)는 복수의 다중화 기(121)와 복수의 송신 버퍼(122)를 포함하며, 수신단(200)의 수신기(220)는 복수의 신호 레벨 결정부(221), 복수의 수신 버퍼(222) 및 복수의 다중화기(223)를 포함한다. 상기 복수의 송신 버퍼(122)와 상기 복수의 신호 레벨 결정부(221) 사이에 복수의 신호 전달 경로가 형성된다.As shown in FIG. 2, the
송신기(120)의 각 다중화기(121)는 송신 제어기(110)로부터 모드 상태를 전달받아 신호 수신 경로를 설정한다. 즉, 각 다중화기(121)는 학습 모드에서 송신 제어기(110)로부터 학습 패턴 신호를 전달받아 대응하는 송신 버퍼(122)로 전달하고, 일반 모드에서는 실제 데이터 신호를 전달받아 대응하는 송신 버퍼(122)로 전달한다. 복수의 송신 버퍼(122)는 복수의 다중화기(121)로부터 각각 전달되는 복수의 학습 패턴 신호 또는 복수의 실제 데이터 신호를 전달받아 전기적으로 증폭하여, 증폭된 복수의 신호를 동시에 수신단(200)으로 송신한다. 이때, 송신 버퍼(122)는 신호를 증폭하지 않고 수신단(200)으로 전달할 수도 있다.Each
수신단(200)의 각 신호 레벨 결정부(221)는 송신기(120)의 대응하는 송신 버퍼(122)로부터 대응하는 신호 전달 경로를 통하여 학습 패턴 신호 또는 실제 데이터 신호를 수신하여 신호 전압 레벨에 따른 신호 레벨을 결정하고, 이를 대응하는 수신 버퍼(222)로 전달한다. 각 수신 버퍼(222)는 대응하는 신호 레벨 결정부(221)로부터 수신한 학습 패턴 신호 또는 실제 데이터 신호를 전기적으로 증폭한다. 이때, 수신 버퍼(222)는 신호를 증폭하지 않을 수도 있다. 각 수신 버퍼(222)는 증폭된 학습 패턴 신호를 지연 판정부(213)로 전달한다. 각 다중화기(223)는 수신 제어기(210)의 모드 제어부(212)로부터 모드 상태를 전달 받아 신호 송신 경로를 설정 한다. 즉, 각 다중화기(223)는 수신 버퍼(222)로부터의 입력을 차단하고, 일반 모드에서는 수신 버퍼(222)로부터의 입력을 수신하여 출력단으로 출력한다. Each signal level determiner 221 of the
이때, 지연 판정부(213)가 지연 판정한 신호에 대한 정보를 지연 보상 지시부(214)로 전달하고, 지연 보상 지시부(214)는 지연 판정부(213)로부터 지연된 신호에 대한 정보를 전달 받아 지연된 신호에 대한 지연 보상을 신호 레벨 결정부(221)에 지시한다.At this time, the
다음, 학습 모드 및 일반 모드에서의 신호 전달 방법 및 신호 지연 보상 방법에 대해서 도 3a 및 도 3b를 참조하여 상세하게 설명한다.Next, a signal transmission method and a signal delay compensation method in the learning mode and the normal mode will be described in detail with reference to FIGS. 3A and 3B.
도 3a는 본 발명의 실시예에 따른 학습 모드에서의 신호 전달을 개략적으로 나타내는 흐름도이다.3A is a flowchart schematically illustrating signal transmission in a learning mode according to an embodiment of the present invention.
도 3a에 도시한 바와 같이, 우선 학습 모드 시에 송신단(도 1의 100)의 송신 제어기(도 1의 110)가 수신단(도 1의 200)의 수신 제어기(도 1의 210)로 학습 모드 정보 및 학습 패턴 신호 정보를 전달하고, 송신기(도 2의 120)의 다중화기(도 2의 121)의 신호 전달 경로를 설정하고, 학습 패턴 신호를 송신기(120)로 전달한다(S110). 여기서의 학습 패턴 신호는 송신단(100)의 타이밍 제어부(도 1의 111)와 수신단(200)의 타이밍 센서부(도 1의 211)에서 미리 합의된 신호로, 예를 들어 '0000 0001 0010 0100 1000 1111' 같은 임의의 값을 가질 수 있다. 송신기(120)는 학습 패턴 신호를 복수의 송신 버퍼(도 2의 122)를 통해 수신단(도 1의 200)의 수신기(도 1의 220)로 송신한다(S120). 수신단(200)의 수신기(220)는 복수의 송신 버퍼(122)를 통해 송신된 복수의 학습 패턴 신호를 수신하여 신호 레벨을 결정하고, 수신 제어기(210)로 전달한다(S130). 즉, 수신단(200)의 신호 레벨 결정부(도 2의 221)는 송신단(100)과 수신단(200) 사이의 복수의 신호 전달 경로를 통해 왜곡되는 신호의 전압 레벨을 판단하여, 원래 레벨로 복원한다. 수신 제어기(210)의 지연 판정부(도 1의 213)는 복수의 신호 전달 경로로 수신한 복수의 학습 패턴 신호의 값을 비교하여 각 신호 전달 경로에서의 지연 여부를 판정한다(S140). 지연 보상 지시부(도 1의 214)는 지연으로 판정된 신호 전달 경로에 대응하는 신호 레벨 결정부(도 2의 221)에 지연 보상값을 전달한다(S150).As shown in Fig. 3A, in the learning mode, the transmission controller (110 in Fig. 1) of the transmitting end (100 in Fig. 1) is transmitted to the receiving controller (210 in Fig. 1) of the receiving end (200 in Fig. 1) in the learning mode. And transmits the learning pattern signal information, sets the signal transmission path of the multiplexer (121 of FIG. 2) of the transmitter 120 (FIG. 2), and transmits the learning pattern signal to the transmitter 120 (S110). Here, the learning pattern signal is a signal previously agreed between the timing controller (111 in FIG. 1) of the transmitting
도 3b는 본 발명의 실시예에 따른 일반 모드에서의 신호 전달을 개략적으로 나타내는 흐름도이다.3B is a flowchart schematically illustrating signal transmission in a normal mode according to an embodiment of the present invention.
학습 모드를 수행한 이후, 수신단(200)의 모드 제어부(212)는 학습 모드의 종료를 알리는 신호를 송신단(100)의 모드 제어부(112)로 송신한다. 송신단(100)의 모드 제어부(112)는 학습 모드에서 일반 모드로 모드 상태를 전환한다. 이후, 도 3b에 도시한 바와 같이, 일반 모드 상태 시 송신단(100)의 송신 제어기(110)는 수신단(200)의 수신 제어기(210)로 일반 모드 정보를 전달하고, 송신기(120)의 다중화기(121)의 신호 전달 경로를 설정한다(S210). 이후, 송신단(100)의 다중화기(120)로 입력된 실제 데이터 신호를 송신 버퍼(122)를 통해 수신단(200)의 수신기(220)로 송신한다(S220). 수신단(200)의 수신기(220)는 복수의 송신 버퍼(122)를 통해 송신된 복수의 실제 데이터 신호를 수신하여 학습 모드에서 지연 보상이 결정된 신호들에 대해서 지연을 보상하고, 복수의 수신 버퍼(222)로 전달한다. 즉, 실제 데이터 신호를 수신한 신호 레벨 결정부(221)는 학습 모드에서의 결과에 따라 각 신호의 논리 판정 시점을 가감하여 신호 레벨을 판정함으로써 신호 지연을 보상할 수 있다. 복수의 수신 버퍼(222)는 각 신호 레벨에 대한 논리 판정 및 전기적 증폭을 수행하고, 이러한 논리 판정된 실제 데이터 신호를 다중화기(도 2의 223)에 전달한다. 다중화기(223)는 실제 데이터 신호를 출력단으로 출력한다(S230).After performing the learning mode, the
본 발명의 실시예는 이상에서 설명한 장치 또는 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램, 그 프로그램이 기록된 기록 매체, 또는 그 기능을 실현하기 위한 프로세서 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.An embodiment of the present invention is not implemented only by the above-described apparatus or method, but a program for realizing a function corresponding to the configuration of the embodiment of the present invention, a recording medium on which the program is recorded, or a function for realizing the function. It may be implemented through a processor or the like, and such an implementation can be easily implemented by those skilled in the art from the description of the above-described embodiments.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
본 발명에 실시예에 따르면, 송신단에서 수신단으로 송/수신 제어기를 이용하여 신호 전달함으로써, 수신단에서 동종 신호를 이루는 병렬 수신 신호들 간의 수수신 시간 편차를 줄여, 전달된 데이터 값의 안정성을 높일 수 있다. 또한 신호 전달의 동시성을 높여 안정된 신호 전달을 통한 데이터 전달의 고속화가 가능하다.According to an embodiment of the present invention, by transmitting a signal from a transmitting end to a receiving end using a transmitting / receiving controller, a receiving time deviation between parallel receiving signals forming a homogeneous signal at the receiving end may be reduced, thereby increasing the stability of the transmitted data value. have. In addition, it is possible to speed up data transmission through stable signal transmission by increasing concurrency of signal transmission.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060124502A KR100772597B1 (en) | 2006-12-08 | 2006-12-08 | Method and apparatus for signal transmission to receiver from transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060124502A KR100772597B1 (en) | 2006-12-08 | 2006-12-08 | Method and apparatus for signal transmission to receiver from transmitter |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100772597B1 true KR100772597B1 (en) | 2007-11-02 |
Family
ID=39060578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060124502A KR100772597B1 (en) | 2006-12-08 | 2006-12-08 | Method and apparatus for signal transmission to receiver from transmitter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772597B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900005721A (en) * | 1988-09-30 | 1990-04-14 | 이만용 | Self-checking muldem device |
-
2006
- 2006-12-08 KR KR1020060124502A patent/KR100772597B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900005721A (en) * | 1988-09-30 | 1990-04-14 | 이만용 | Self-checking muldem device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62271540A (en) | Method and apparatus for synchronizing clock of bus type local area network | |
US20110075761A1 (en) | Differential signal transmission system and method | |
JPH09307562A (en) | Optical network equipment | |
KR100772597B1 (en) | Method and apparatus for signal transmission to receiver from transmitter | |
JP4543981B2 (en) | Time difference adjustment circuit and method | |
TW201027488A (en) | Display device and method for receiving low voltage differential signal at display device | |
US20080122784A1 (en) | Communicating system and method thereof | |
JPH057230A (en) | Synchronous data interface circuit | |
US8015336B2 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
US11627015B2 (en) | Signal relay system with reduced power consumption | |
JP2000341135A (en) | Automatic skew adjustment device | |
JP4408022B2 (en) | Asynchronous data transfer device | |
JP2004171254A (en) | Data transfer device | |
CN218217452U (en) | VBO signal transmission circuit and point screen equipment that has it | |
US11792358B2 (en) | Video transmitting circuit and signal delay compensation method thereof | |
KR100242591B1 (en) | Apparatus having skew compensation circuit and control method thereof | |
KR100583951B1 (en) | Memory system and timing control method thereof | |
KR960010881B1 (en) | Discriber circuit controlling method of full electronics exchanger | |
US20110244791A1 (en) | Transmission/Reception Systems and Receivers, and Skew Compensation Methods Thereof | |
JPH11225173A (en) | Delay adjustment circuit | |
JP2005303753A (en) | Signal transmission system | |
JP2005295318A (en) | Serial console switching device | |
US3459893A (en) | Multiple trunk digital switching synchronization | |
JP2680200B2 (en) | Communication control device | |
JP2003152745A (en) | Data transmission system, transmitter, and receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130927 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140929 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150925 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180921 Year of fee payment: 12 |