KR100770334B1 - Converter circuit for square wave to average value in real time - Google Patents
Converter circuit for square wave to average value in real time Download PDFInfo
- Publication number
- KR100770334B1 KR100770334B1 KR1020060086599A KR20060086599A KR100770334B1 KR 100770334 B1 KR100770334 B1 KR 100770334B1 KR 1020060086599 A KR1020060086599 A KR 1020060086599A KR 20060086599 A KR20060086599 A KR 20060086599A KR 100770334 B1 KR100770334 B1 KR 100770334B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- sample
- positive
- square wave
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/003—Measuring mean values of current or voltage during a given time interval
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/02—Measuring effective values, i.e. root-mean-square values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/08—Measuring electromagnetic field characteristics
- G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
- G01R29/0892—Details related to signal analysis or treatment; presenting results, e.g. displays; measuring specific signal features other than field strength, e.g. polarisation, field modes, phase, envelope, maximum value
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/34—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters
- H02M3/38—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters using mechanical contact-making and -breaking parts to interrupt a single potential
- H02M3/42—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters using mechanical contact-making and -breaking parts to interrupt a single potential with electromagnetically-operated vibrating contacts, e.g. chopper
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
도 1은 본 발명의 실시예에 따른 실시간 구형파-평균치 변환 회로의 블록도이다.1 is a block diagram of a real-time square wave-average value converting circuit according to an embodiment of the present invention.
도 2는 도 1에 있어서 실시간으로 구형파를 평균치로 변환하는 구체적인 제어신호 발생 등의 과정을 보여주는 타이밍 도이다.FIG. 2 is a timing diagram illustrating a process of generating a specific control signal for converting a square wave into an average value in real time in FIG. 1.
*도면의 주요부분에 대한 부호설명** Description of Signs of Main Parts of Drawings *
100: 비교기 110: 기준 클럭 발생기100: comparator 110: reference clock generator
120: FPGA(프로그램머블 로직 어레이)120: programmable logic array
121: 분배기 122: 제어신호 발생기121: distributor 122: control signal generator
123: 펄스 계수기 130: 제 1 S/H부(샘플 앤드 홀드)123: pulse counter 130: first S / H section (sample and hold)
140: 곱셈기 150: 제 2 S/H부140: multiplier 150: second S / H section
160: 가산기 170: 제 3 S/H부160: adder 170: third S / H section
Vin: 구형파 입력 신호Vin: square wave input signal
Vout : 평균치 출력 신호Vout: Average value output signal
Vref: 비교기 기준 전압Vref: comparator reference voltage
Vlog : Vin의 로직 레벨 변환 신호Vlog: Logic level shift signal of Vin
V1, V2, V3, V4 : 내부 변환 신호V1, V2, V3, V4: Internal Conversion Signal
CLK1, CLK2 : 기준 클럭 및 분배된 클럭CLK1, CLK2: Reference Clock and Distributed Clock
CNT1, CNT2, CNT3, CNT4, CNT5 : 제어신호CNT1, CNT2, CNT3, CNT4, CNT5: control signal
DATA BUS : 펄스 계수기의 디지털 출력 신호DATA BUS: Digital output signal of pulse counter
본 발명은 1상한 쵸퍼나 4상한 쵸퍼 응용 분야에서와 같이 출력전압의 주파수는 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득하기 위한 실시간 구형파-평균치 변환회로에 관한 것이다.The present invention relates to a real-time square wave-to-average value conversion circuit for acquiring an average value of square waves in real time from a waveform in which the frequency of the output voltage is fixed, the square wave and the duty ratio change, as in the case of a single quadrant chopper or four quadrant chopper application field.
일반적으로 구형파를 평균치로 변환하기 위해서는 저역필터(Low Pass Filter) 회로를 사용하는데 이는 저역필터의 시정수에 따라서 상당한 시간의 지연요소가 발생하므로 실시간으로 구형파의 평균치가 필요한 분야에서는 사용할 수가 없었다.In general, a low pass filter circuit is used to convert a square wave to an average value, and since a significant delay time is generated depending on the time constant of the low pass filter, it cannot be used in a field requiring an average value of the square wave in real time.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 1상한 쵸퍼나 4상한 쵸퍼 응용 분야에서와 같이 출력전압의 주파수는 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득할 수 있도록 한 실시간 구형파-평균치 변환 회로를 제공함에 그 목적이 있다. The present invention has been made to solve the above problems, and the object of the present invention is a square wave in real time from the waveform of the frequency of the output voltage is fixed, square wave and duty ratio is changed, as in the one-quad chopper or four-quad chopper applications. It is an object of the present invention to provide a real-time square wave-average value conversion circuit capable of obtaining an average value of.
상기의 목적을 달성하기 위한 본 발명은, 1상한 쵸퍼나 4상한 쵸퍼에서의 출력전압의 주파수가 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득하기 위한 구형파 입력신호(Vin)와, 기준 전압(Vref)을 비교하여 상기 입력신호(Vin)의 로직레벨 변환신호(Vlog)를 발생하기 위한 비교기(100)와; 기준 클럭(CLK1)을 발생시키기 위한 기준 클럭 발생기(110)와; 상기 기준 클럭(CLK1)을 적어도 4분주 이상 분주된 클럭신호(CLK2)로 발생시키는 분배기(121)와, 상기 기준 클럭(CLK1)과 상기 비교기회로(100)에서 출력된 로직레벨 변환신호(Vlog)를 입력하여 제어신호(CNT1,CNT2,CNT3,CNT4,CNT5)를 발생하기 위한 제어신호 발생기를 포함하는 FPGA부(120)와; 상기 클럭신호(CLK2)를 입력받아 상기 제어신호(CNT5)의 상태에 따라서 클리어하거나, 계수하거나 또는 계수 데이터를 곱셈기에 제공하기 위한 펄스 계수기(123)와; 상기의 제어신호(CNT1)에 따라서 상기 구형파 입력신호(Vin)의 전압크기를 샘플 앤드 홀드한 신호(V1)를 발생하기 위한 제 1의 S/H부(130)와; 상기의 제어신호(CNT2)에 따라서 상기 펄스 계수기(123)의 데이터 값과 상기 제 1의 S/H부(130)의 출력신호(V1)를 곱한 신호(V2)를 발생시키기 위한 곱셈기(140)와; 상기의 제어신호(CNT3)에 따라서 곱셈기(140)의 출력신호(V2)를 샘플 앤드 홀드한 신호(V3)를 발생하기 위한 제 2의 S/H부(150)와; 입력신호(Vin)의 로직레벨 변환신호(Vlog)의 네가티브 에지를 기준으로 출력되어 샘플 앤드 홀드된 신호(V3)와 포지티브 및 네가티브 에지 2가지 모두에서 출력되는 신호 V2를 가산하여 가산된 신호(V4)를 출력하기 위한 가산기(160); 및 상기 가산 기(160)의 출력신호(V4)를 제어신호(CNT4)에 따라서 샘플 앤드 홀드한 신호(Vout)를 출력하기 위한 제 3의 S/H부(170)로 구성된 점에 그 특징이 있다.According to the present invention for achieving the above object, a square wave input signal (Vin) for acquiring an average value of square waves in real time from a waveform in which the frequency of the output voltage in a single quadrature chopper or a quadrature chopper is fixed and a square wave and duty ratio vary. A comparator (100) for comparing the reference voltage (Vref) and generating a logic level conversion signal (Vlog) of the input signal (Vin); A
따라서, 본 발명에 의하면, 1상한 쵸퍼나 4상한 쵸퍼 응용 분야에서 출력전압의 주파수는 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득하기 위한 구형파를 입력단자에 입력하고; 상기 구형파 입력신호의 포지티브 에지에서 정극성의 인가전압 크기를 제 1의 S/H부(130)에서 홀드하며; 정극성의 전압이 인가되는 시간을 계수 하고 있다가 네가티브 에지를 만나면 홀드하고 있던 정극성 전압의 크기와 정극성 계수기 값을 곱하여 상기 제 2의 S/H부(150)에서 홀드하고 이를 가산기(160)의 정극성 단자로 입력하고 난 후, 다시 부극성의 인가전압 크기를 제 1의 S/H부(130)에서 홀드하고 또한 부극성의 전압이 인가되는 시간을 계수하고 있다가 포지티브 에지를 만나면 홀드하고 있던 부극성 전압의 크기와 부극성 계수기 값을 곱하여 상기 가산기(160)의 부극성 입력단자로 입력되도록 하였다.Therefore, according to the present invention, a square wave is input to an input terminal for obtaining an average value of square waves in real time from a waveform having a fixed frequency, a square wave and a duty ratio varying in a single quadrant or four quadrant chopper application field; A first S /
그리고 가산기(160)의 정극성 입력단자에는 네가티브 에지에서 출력하였던 상기 제 2의 S/H부(150)에서 홀드하고 있던 정극성의 신호가 입력되어 있고 포지티브 에지에서 출력한 부극성의 신호와 가산하여 제 3의 S/H부(170)에서 홀드한후 신호를 출력단자로 출력하도록 하였다.The positive input terminal of the
또한 쵸퍼의 경우 스위칭 주파수를 고정하여도 제어방법에 따라서 출력전압은 몇 주기 동안 계속해서 정극성이나 부극성의 전압만이 출력될 수 있으며 이러한 경우에는 기준 클럭을 활용하여 매 스위칭 주파수의 주기마다 상기 샘플 앤드 홀드 부나 곱셈기(140)에 필요한 제어신호를 발생시켜서 실시간으로 입력신호의 평균치를 출력하도록 하였다.In addition, in the case of the chopper, although the switching frequency is fixed, only the positive or negative voltage can be continuously output for several cycles depending on the control method. A control signal required for the sample and hold unit or multiplier 140 was generated to output an average value of the input signal in real time.
이하, 본 발명에 따른 실시간 구형파-평균치 변환 회로에 대하여 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a real-time square wave-average value converting circuit according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 실시간 구형파-평균치 변환 회로의 블록도이고, 도 2는 도 1에 있어서 실시간으로 구형파를 평균치로 변환하는 구체적인 제어신호 발생 등의 과정을 보여주는 타이밍 도이다.1 is a block diagram of a real-time square wave-average value converting circuit according to an exemplary embodiment of the present invention, and FIG. 2 is a timing diagram illustrating a process of generating a specific control signal for converting a square wave to an average value in real time in FIG. 1.
도 1을 참조하면 본 발명의 실시예에 의한 실시간 구형파-평균치 변환 회로는 비교기(100), 기준 클럭 발생기(110), 프로그램머블 로직 소자인 FPGA부(120), 제 1의 S/H 회로(130), 곱셈기(140), 제 2의 S/H 회로(150), 가산기(160) 및 제 3의 S/H 회로(170)로 구성된다.Referring to FIG. 1, a real-time square wave-average value converting circuit according to an embodiment of the present invention may include a
비교기(100)는 1상한 쵸퍼나 4상한 쵸퍼 응용 분야에서와 같이 출력전압의 주파수는 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득하기 위한 구형파 입력신호(Vin)를 비교기(100)의 정극성 입력단자에 연결하고, 부극성 입력단자에는 정극성 입력단자 신호와 비교할 기준 전압(Vref)을 입력하여 비교된 로직 레벨의 출력신호(Vlog)를 FPGA(120)의 제어신호 발생기(122)에 입력한다.The
여기에서 기준 전압(Vref)은 1상한 쵸퍼의 경우에는 정극성 전압신호 크기의 1/2 정도 전압으로 설정하고, 4상한 쵸퍼의 경우에는 영전압으로 설정한다.In this case, the reference voltage Vref is set to about 1/2 of the magnitude of the positive voltage signal in the case of the one upper limit chopper, and is set to zero voltage in the case of the four upper limit chopper.
기준 클럭 발생기(110)의 클럭(CLK1)은 측정하고자 하는 구형파의 주파수와 펄스 계수기(123)의 데이터 비트(Data Bit) 수 및 곱셈기(140)의 데이터 비트(Data Bit) 수를 고려하여 선정한다. 회로의 안정적인 동작을 위하여 펄스 계수기(123)로 입력되는 클럭(CLK2)은 기준 클럭(CLK1)을 최소한 4분주 이상 하도록 한다.The clock CLK1 of the
프로그램머블 로직 소자인 FPGA 회로(120)는 분배기(121)와 주변 소자들을 동작시키는데 필요한 제어신호를 발생시키기 위한 제어신호 발생기(122) 및 펄스 계수기(123)로 구성되어 있다.The programmable logic device (FPGA)
분배기(121)는 클럭 발생기(110)로부터 기준 클럭(CLK1)을 입력 받아 펄스 계수기(123)의 데이터 비트 수 및 곱셈기(140)의 데이터 비트 수를 고려하여 최소 4분주 이상 하여 회로의 안정적인 동작을 도모할 수 있도록 분주 수를 선정한다. The divider 121 receives the reference clock CLK1 from the
제어신호 발생기(122)는 기준 클록신호(CLK1) 및 입력 구형파 신호(Vin)의 로직 레벨 신호인 비교기(100)의 출력신호(Vlog)를 입력으로 하여 주변 소자들을 제어하기 위한 제어신호들(CNT1, CNT2, CNT3, CNT4 및 CNT5)을 발생시킨다.The
펄스 계수기(123)는 분배기(121)에 의해 적절히 분주된 펄스 계수기(123)용 클럭(CLK2)을 입력 받아서 제어신호(CNT5)의 상태에 따라서 펄스 계수기(123)를 클리어(Clear), 계수(Counting) 또는 계수기 데이터를 곱셈기(140)로 출력한다.The
도 2의 타이밍 도에 나타낸 바와 같이 제어신호(CNT5)는 비교기(100) 출력신호(Vlog)의 포지티브 및 네가티브 에지 2가지 모두를 기준으로 기준 클럭(CLK1)에 동기하여 발생되며, 에지 후 첫 번째 기준 클럭(CLK1)에서는 펄스 계수기(123)의 데이터 값을 곱셈기(140)로 출력하고, 에지 후 두 번째 기준 클럭(CLK1)에서는 펄 스 계수기(123)를 클리어 시키고, 에지 후 세 번째 기준 클럭(CLK1)에서 부터는 펄스 계수기(123)가 계수기 클럭(CLK2)로 계수하도록 한다.As shown in the timing diagram of FIG. 2, the control signal CNT5 is generated in synchronization with the reference clock CLK1 based on both the positive and negative edges of the
제 1의 S/H 회로(130)는 입력 구형파 입력전압(Vin)의 크기를 제어신호(CNT1)에 따라서 샘플 앤드 홀드하는 회로이다. 도 2의 타이밍 도에 나타낸 바와 같이 제어신호(CNT1)는 비교기(100)의 출력신호(Vlog)의 포지티브 및 네가티브 에지 2가지 모두를 기준으로 기준 클럭(CLK1)에 동기하여 발생되며, 에지 후 세 번째 기준 클럭(CLK1)에서 입격전압(Vin)을 샘플 앤드 홀드하여 곱셈기(140)로 샘플 앤드 홀드 신호(V1)를 출력한다.The first S /
곱셈 회로(140)는 펄스 계수기(123)의 데이터 값과 제 1의 S/H 회로(130) 출력 신호(V1)을 제어신호(CNT2)에 따라서 곱셈하는 회로이다. 도 2의 타이밍 도에 나타낸 바와 같이 제어신호(CNT2)는 비교기(100) 출력(Vlog)의 포지티브 및 네가티브 에지 2가지 모두를 기준으로 기준 클럭(CLK1)에 동기하여 발생되며, 에지 후 두 번째 기준 클럭(CLK1)에서 곱셈을 하여 신호 V2를 제 2의 S/H 회로(150) 및 가산기 회로(160)의 부극성 단자로 출력한다.The multiplication circuit 140 is a circuit that multiplies the data value of the
제 2의 S/H 회로(150)는 곱셈기(140)의 출력 신호(V2)를 제어신호(CNT3)에 따라서 샘플 앤드 홀드하는 회로이다. 도 2의 타이밍 도에 나타낸 바와 같이 제어신호(CNT3)는 비교기(100)의 출력(Vlog)의 네가티브 에지를 기준으로 기준 클럭(CLK1)에 동기하여 발생되며, 네가티브 에지 후 세 번째 기준 클럭(CLK1)에서 곱셈기(140)의 출력 신호(V2)를 샘플 앤드 홀드하여 가산기(160)의 정극성 단자로 신호 (V3)를 출력한다.The second S /
가산기(160)는 비교기(100)의 출력(Vlog)의 네가티브 에지를 기준으로 출력되어 샘플 앤드 홀드된 신호(V3)와 포지티브 및 네가티브 에지 2가지 모두에서 출력되는 신호(V2)를 가산하여 가산된 신호(V4)를 제 3의 S/H 회로(170)로 출력한다.The
제 3의 S/H 회로(170)는 가산기(160)의 출력신호(V4)를 제어신호(CNT4)에 따라서 샘플 앤드 홀드하는 회로이다. 도 2의 타이밍 도에 나타낸 바와 같이 제어신호(CNT4)는 비교기(100)의 출력(Vlog)의 포지티브 에지를 기준으로 기준 클럭(CLK1)에 동기하여 발생되며, 포지티브 에지 후 세 번째 기준 클럭(CLK1)에서 가산기(160)의 출력 신호(V4)를 샘플 앤드 홀드하여 구형파 입력 신호(Vin)의 실시간 평균치 신호(Vout)로 출력한다.The third S /
쵸퍼 형태로 구동되는 전자석의 경우 이동자가 이동하면 공극이 변화하여 자기저항 및 회로의 인덕턴스가 변한다. 이러한 경우에 공극 혹은 전자석의 고정자와 이동자 사이의 거리를 알고자 할 경우 일반적으로 Gap 센서 등을 활용하는데 Gap 센서는 고가이며, 또한 설치 공간의 제약을 받게 된다.In the case of an electromagnet driven in the form of a chopper, when the mover moves, the air gap changes, and the magnetoresistance and the inductance of the circuit change. In this case, in order to know the distance between the stator and the mover of the air gap or the electromagnet, the gap sensor is generally used, but the gap sensor is expensive and is limited by the installation space.
따라서, 본 발명은 쵸퍼로 구동되는 전자석 응용 분야에서 출력전압의 주파수는 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득할 수 있으므로, 본 발명에서 제안한 실시간 구형파 실효치 변환 회로를 응용하면 전자석에 인가되는 실시간 전압의 평균치와 전류로부터 공극 혹은 전자석의 고정자와 이동자 사이의 거리를 쉽게 추정할 수 있는 이점이 있다.Therefore, in the present invention, since the frequency of the output voltage is fixed in a chopper-driven electromagnet application field and the square wave and the duty ratio can be obtained in real time, the square wave average value can be obtained in real time, thereby applying the real-time square wave effective value conversion circuit proposed in the present invention. The distance between the stator and the mover of the pores or electromagnets can be easily estimated from the average value of the real-time voltage applied to the electromagnet and the current.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060086599A KR100770334B1 (en) | 2006-09-08 | 2006-09-08 | Converter circuit for square wave to average value in real time |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060086599A KR100770334B1 (en) | 2006-09-08 | 2006-09-08 | Converter circuit for square wave to average value in real time |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100770334B1 true KR100770334B1 (en) | 2007-10-25 |
Family
ID=38815894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060086599A KR100770334B1 (en) | 2006-09-08 | 2006-09-08 | Converter circuit for square wave to average value in real time |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100770334B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4176248A (en) | 1977-12-23 | 1979-11-27 | Bell Telephone Laboratories, Incorporated | System for identifying and correcting the polarity of a data signal |
US5416798A (en) | 1991-05-27 | 1995-05-16 | Advantest Corporation | Device for measuring the average value of pulse signals |
US6242961B1 (en) | 1998-10-08 | 2001-06-05 | Altima Communication, Inc. | Methods and circuits for restoration of a drooped DC signal |
-
2006
- 2006-09-08 KR KR1020060086599A patent/KR100770334B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4176248A (en) | 1977-12-23 | 1979-11-27 | Bell Telephone Laboratories, Incorporated | System for identifying and correcting the polarity of a data signal |
US5416798A (en) | 1991-05-27 | 1995-05-16 | Advantest Corporation | Device for measuring the average value of pulse signals |
US6242961B1 (en) | 1998-10-08 | 2001-06-05 | Altima Communication, Inc. | Methods and circuits for restoration of a drooped DC signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fosso et al. | EMD mode mixing separation of signals with close spectral proximity in smart grids | |
EP3008476B1 (en) | Power converter with current sensing | |
US20190253039A1 (en) | Multiplier circuit, corresponding device and method | |
US8803579B2 (en) | Digitally controlled pulse width modulator utilizing real time calibration | |
US8970417B2 (en) | Method for generating a digital signal | |
Vujicic et al. | Measurement in a point versus measurement over an interval | |
RU2496228C1 (en) | Ramp-type analogue-to-digital converter | |
KR100770334B1 (en) | Converter circuit for square wave to average value in real time | |
CN111416601B (en) | PWM control signal generation method, circuit and chip | |
CN109889200B (en) | Circuit for converting voltage signal into frequency signal based on frequency quantizer | |
KR20090058259A (en) | Converter for time varying square wave to average value in real time | |
Zhao et al. | A sparse signal reconstruction approach for sequential equivalent time sampling | |
RU2800843C2 (en) | Rf arbitrary waveform generator | |
RU2310984C1 (en) | Transformer of shaft rotation angle to code | |
RU2571549C1 (en) | Method of integrating analogue-to-digital conversion | |
CN109245531A (en) | Duty ratio determines method, apparatus, pulse-width signal generation method and device | |
RU106411U1 (en) | SIGNAL SPECTRUM ANALYZER | |
Sevüktekin et al. | IID stochastic analysis of PWM signals | |
CN102565528B (en) | Electric energy meter | |
US10778162B1 (en) | Sensing analog signal through digital I/O pins | |
Sachs et al. | Stimulation of UWB-sensors: pulse or maximum sequence? | |
Kurokawa et al. | Performance characteristics of digital peak current-injected control DC-DC converter using FPGA | |
Coenen | Preventing FFT From Falling Short | |
JP2014212616A (en) | Pwm control device | |
RU2237312C1 (en) | Phase-difference relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121009 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131014 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141010 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151013 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161007 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 12 |