KR100769588B1 - 실리콘 나노 구조체의 형성 방법 - Google Patents
실리콘 나노 구조체의 형성 방법 Download PDFInfo
- Publication number
- KR100769588B1 KR100769588B1 KR1020060081699A KR20060081699A KR100769588B1 KR 100769588 B1 KR100769588 B1 KR 100769588B1 KR 1020060081699 A KR1020060081699 A KR 1020060081699A KR 20060081699 A KR20060081699 A KR 20060081699A KR 100769588 B1 KR100769588 B1 KR 100769588B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- chamber
- silicon substrate
- etching gas
- gas
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 100
- 239000010703 silicon Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000002086 nanomaterial Substances 0.000 title claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000007789 gas Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 238000003486 chemical etching Methods 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052786 argon Inorganic materials 0.000 claims abstract description 5
- 239000011856 silicon-based particle Substances 0.000 claims description 11
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- -1 oxygen ions Chemical class 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000007810 chemical reaction solvent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 비교적 간단한 공정을 통해 크기 제어가 가능한 실리콘 나노 구조체를 형성할 수 있고, 반도체 제조 공정에 용이하게 적용할 수 있는 실리콘 나노 구조체의 형성 방법에 관한 것으로서,
본 발명에 따른 실리콘 나노 구조체의 형성 방법은 산소 플라즈마를 이용하여 실리콘 기판 표면 상에 실리콘 산화물로 구성되는 마이크로 마스크를 형성하는 제 1 단계와, 상기 마이크로 마스크를 식각 마스크로 이용하여 노출된 실리콘 기판을 식각 가스를 통해 건식 식각하여 실리콘 나노 구조체를 형성하는 제 2 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 실리콘 나노 구조체의 형성 방법을 설명하기 위한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
110 : 실리콘 기판
120 : 감광막 패턴
130 : 마이크로 마스크
본 발명은 실리콘 나노 구조체의 형성 방법에 관한 것으로서, 보다 상세하게는 비교적 간단한 공정을 통해 크기 제어가 가능한 실리콘 나노 구조체를 형성할 수 있고, 반도체 제조 공정에 용이하게 적용할 수 있는 실리콘 나노 구조체의 형성 방법에 관한 것이다.
실리콘 나노 구조체는 반도체 전반에 걸쳐 널리 이용되고 있다. 특히, 실리콘 기반의 광소자에 그 활용성이 높다. 일반적으로 광소자는 광변환 효율이 높은 갈륨-비소(Ga-As) 등과 같이 직접 천이 특성을 갖는 화합물 반도체를 많이 이용하는데, 이와 같은 화합물 반도체는 격자 결함이 쉽게 발생되어 실리콘 기판 상에 안정적으로 증착하기 어려우며 제조 비용이 상대적으로 높다는 단점이 있다. 이에, 실리콘 기판을 여러 가지 방법으로 텍스쳐링(texturing)하여 화합물 반도체를 대체하려는 연구가 진행되고 있다.
그 일 예로써, 불산/초산 등을 반응 용매로 하고 실리콘에 양극을 걸어 실리콘 표면을 산화시키는 이른바, 양극 산화법을 이용하여 다공질의 실리콘 나노 구조체를 형성하는 방법이 있다. 이와 같은 양극 산화법은 인가하는 전류/전압을 조절하여 기공의 크기 및 높이를 제어함으로써 비교적 쉽게 나노 구조체를 형성할 수 있다. 그러나, 이 방법은 발광효율 및 반응속도의 저하, 불산을 이용하는 습식 방법이라는 점에서 실리콘 집적회로 프로세스에 적용하기에는 어려움이 있다.
다른 방법으로서, UV 리소그래피를 이용하여 마이크로 패턴을 이용하여 마이크로 패턴을 이용하여 표면 마스킹(masking)을 한 다음, SF6 와 CHF3 가스를 혼합하여 노출된 실리콘 표면을 식각한 후 열산화 공정을 거쳐 10 nm 이하의 실리콘 나노 구조체를 형성하는 방법이 있다[A. G. Nassiopoulos et al. 'Electroluminescent device based on silicon nanopollars' Applied Physics Letters Vol.69, No.15, p2267∼226]. 이 방법은 양극산화법을 이용하는 기존의 방법에 비해 실리콘 나노 구조체 형성의 제어 용이성 및 실리콘 집적회로 프로세스에 직접 적용할 수 있는 장점이 있다. 그러나, UV 리소그래피의 공정 한계 즉, 최소 선폭 제한으로 인해 일정 수준 이상의 밀도를 갖는 나노 구조체를 형성할 수 없어 광변환 효율이 저하되는 문제가 있다. 또한, 구조적 안정성을 담보하기 위해 추가적으로 PMMA(polymethyl methacrylate) 공정을 적용하여야 함으로 제조 비용이 증가되는 단점이 있다.
상술한 방법 이외에, 최근에는 레이저 펄스를 SF6 가스 분위기에서 시료에 조사하여 실리콘 나노 구조체를 형성하는 방법이 소개되었다[C. Wu et al. 'Near-unity below-band-gap absorption by microstructured silicon' Applies Physics Letters Vol.78, No.11, p1850∼1852]. 레이저를 이용하는 방법은 레이저 파라미터들과 스캔 스피드를 조절함으로써 높이와 밀도를 비교적 정확하게 제어할 수 있다는 장점이 있으나, 실리콘 집적회로 프로세스에 직접 적용할 수 있는 어려움이 있고 상대적으로 고가의 장비를 사용함에 따라 공정 비용이 상승되는 문제점이 있다.
이 밖에도 실리콘 나노 구조체를 형성하기 위한 많은 방법들이 제시되고 있으나 대부분 고가의 장비를 이용하거나 복잡한 공정이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 비교적 간단한 공정을 통해 크기 제어가 가능한 실리콘 나노 구조체를 형성할 수 있고, 반도체 제조 공정에 용이하게 적용할 수 있는 실리콘 나노 구조체의 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 실리콘 나노 구조체의 형성 방법은 산소 플라즈마를 이용하여 실리콘 기판 표면 상에 실리콘 산화물로 구성되는 마이크로 마스크를 형성하는 제 1 단계와, 상기 마이크로 마스크를 식각 마스크로 이용하여 노출된 실리콘 기판을 식각 가스를 통해 건식 식각하여 실리콘 나노 구조체를 형성하는 제 2 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 마이크로 마스크를 형성하는 제 1 단계는, 실리콘 기판이 장착되어 있는 챔버 내에 산소 가스를 공급하여 산소 플라즈마를 형성하는 과정과, 상기 산소 플라즈마의 산소 이온이 실리콘 기판 표면을 스퍼터링하여 실리콘 기판 표면으로부터 실리콘 입자(Si+)가 떨어져 나오는 과정과, 상기 실리콘 입자와 산소 이온이 결합하여 실리콘 산화물이 형성되는 과정과, 상기 실리콘 산화물이 상기 실리콘 기판 표면 상에 증착되어 마이크로 마스크를 형성하는 과정으로 구성된다.
바람직하게는, 상기 식각 가스는 화학적 식각 가스 또는 화학적 식각 가스 및 물리적 식각 가스로 구성된다.
바람직하게는, 상기 화학적 식각 가스는 Cl2, CH4, SF6, C2H8 중 어느 하나이다.
바람직하게는, 물리적 식각 가스는 아르곤(Ar) 가스를 포함한다.
바람직하게는, 상기 실리콘 기판은 단결정 실리콘 기판 또는 실리콘 온 인슐레이터 기판이다.
바람직하게는, 상기 산소 가스는 챔버 내에 3∼100 sccm 공급된다.
바람직하게는, 상기 화학적 식각 가스는 챔버 내에 3∼100 sccm 공급된다.
바람직하게는, 상기 물리적 식각 가스는 챔버 내에 1∼5 sccm 공급된다.
바람직하게는, 상기 제 1 단계 및 제 2 단계를 동일 챔버 내에서 진행되며, 상기 챔버 내의 압력은 5∼50 Torr 로 유지하고 챔버 내의 압력은 -20∼50℃ 로 유지하며, 10∼1500W 의 소오스 전력과 10∼500W 의 바이어스 전력을 인가한다.
바람직하게는, 상기 제 2 단계가 완료된 후, 상기 실리콘 나노 구조체가 형성되는 있는 실리콘 기판에 대해 열처리 공정을 진행한다.
바람직하게는, 상기 열처리 공정은 상기 제 1 및 제 2 단계가 진행되는 챔버 내에서 진행하며, 300∼700℃의 온도 하에서 5∼100 sccm의 아르곤(Ar) 가스를 챔버 내에 공급하여 수행한다.
본 발명의 기술적 사상은 실리콘 기판에 건식 식각 공정을 적용하여 실리콘 나노 구조체를 형성시키는 것이다. 본 발명에 적용되는 건식 식각 공정은 통상의 건식 식각 장치를 통해 구현 가능하다.
본 발명에 적용되는 건식 식각 공정은 크게 제 1 단계와 제 2 단계로 구분될 수 있다. 상기 제 1 단계는 실리콘 기판 상에 마이크로 마스크(micro-mask)를 형성하는 단계이고, 상기 제 2 단계는 상기 마이크로 마스크를 식각 마스크로 이용하여 실리콘 기판을 식각하는 단계이다.
상기 제 1 및 제 2 단계를 구체적으로 설명하면 다음과 같다.
먼저 상기 제 1 단계를 설명하면, 건식 식각 장치의 식각 챔버 내에 실리콘 기판이 구비된 상태에서 챔버 내에 산소(O2) 가스를 공급하고 전력을 인가하면 산소 플라즈마가 발생하게 된다. 상기 발생된 산소 플라즈마는 실리콘 기판의 표면에 스퍼터링되어 실리콘 기판으로부터 실리콘 입자(Si+)가 떨어져 나오게 된다. 이에 따라, 실리콘 입자는 챔버 내에 부유하게 되는데, 이와 같은 실리콘 입자들은 챔버 내의 산소 이온(O2-)과 결합하여 실리콘 산화물(SiO2)을 형성하게 된다. 이와 같은 과정을 통해 형성된 실리콘 산화물(SiO2)은 실리콘 기판의 표면 상에 재증착(redeposition)되어 마이크로 마스크 역할을 하게 된다.
상기 제 1 단계의 마이크로 마스크 형성 과정에 있어서, 가장 중요한 요소는 산소 이온과 실리콘 입자의 결합 및 실리콘 산화물의 재증착률(redeposition rate)이다. 이를 위해, 챔버 내에 산소 가스의 양을 충분히 공급하고 압력을 높이는 것 이 중요하며, 챔버 내의 물질들이 아웃개싱(out-gassing)되는 것을 둔화시키면 산소 이온과 실리콘 입자의 결합 및 결합된 실리콘 산화물의 실리콘 기판 표면으로의 재증착률을 향상시킬 수 있다. 이 때, 상기 산소 가스의 양은 디지털 펄스(digital pulse) 또는 시간 변조(time modulation) 방법을 통해 효과적으로 제어할 수 있다. 참고로, 상기 마이크로 마스크는 상술한 바와 같은 산소 플라즈마를 이용하는 방법 이외에 챔버 내에 산소 가스를 공급하고 열처리를 진행하여 실리콘 기판 표면 상에 자연 산화막(native SiO2 layer)를 형성하는 방법을 이용하여 형성시킬 수도 있다.
상기 제 1 단계를 통해 마이크로 마스크가 형성된 상태에서 제 2 단계가 진행되는데, 구체적으로 챔버 내의 산소 가스가 배기되고 챔버 내에는 새롭게 식각 가스가 공급된다. 상기 식각 가스는 Cl2, CH4, SF6, C2H8 중 어느 하나이거나 상기 Cl2, CH4, SF6, C2H8 중 어느 하나와 Ar 등과 같은 불활성 가스가 함께 구성될 수 있다.
상기 식각 가스는 실리콘 기판을 식각하는 역할을 수행하는데, 이 때 상기 실리콘 기판의 표면 상에 형성된 마이크로 마스크가 일종의 식각 마스크로 작용한다. 즉, 상기 마이크로 마스크에 의해 노출된 실리콘 기판 영역은 상기 식각 가스에 의해 식각된다. 상기 식각 가스가 Cl2, CH4, SF6, C2H8 중 어느 하나와 같이 화학적 식각 가스로만 이루어질 경우에는 실리콘 기판을 화학적으로 건식 식각하게 되며, 상기 화학적 식각 가스와 함께 Ar과 같은 불활성 가스가 식각 가스로 이루어지는 경우에는 실리콘 기판의 화학적 식각 및 Ar 가스에 의한 물리적 식각이 동시에 진행된다.
상기 제 2 단계의 식각 공정을 통해 실질적으로 실리콘 나노 구조체가 형성되는데, 상기 제 1 및 제 2 단계를 거쳐 형성된 실리콘 나노 구조체는 물리적 특성이 취약하기 때문에 상기 제 1 및 제 2 단계의 진행 후에 추가적으로 열처리 공정을 적용하는 것이 바람직하다. 상기 열처리 공정은 상기 제 1 및 제 2 단계와 마찬가지로 동일 장치 내에서 진행할 수 있다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 실리콘 나노 구조체의 형성 방법을 상세히 설명하기로 한다. 도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 실리콘 나노 구조체의 형성 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이 실리콘 기판(110)을 준비한다. 상기 실리콘 기판(110)은 단결정 실리콘 기판 또는 실리콘층(111)/실리콘 산화막층(112)/실리콘층(113)의 3중층 구조를 갖는 실리콘 온 인슐레이터(SOI : Silicon on Insulator) 기판이 사용될 수 있다. 참고로, 이하에서는 실리콘 온 인슐레이터 기판을 중심으로 설명하기로 한다.
이어, 상기 실리콘 기판(110) 전면 상에 감광막을 도포한다. 그런 다음, 포토리소그래피 공정을 이용하여 실리콘 나노 구조체가 형성될 영역의 감광막을 선택적으로 제거한다. 이에 따라, 감광막 패턴(120)이 형성되고 실리콘 나노 구조체가 형성될 영역의 실리콘 기판(110)이 노출된다.
이와 같은 상태에서, 도 1b에 도시한 바와 같이 마이크로 마스크 형성 공정 을 진행한다. 먼저, 건식 식각 장치의 식각 챔버 내에 상기 감광막 패턴(120)이 구비된 실리콘 기판(110)을 장착시킨 상태에서 챔버 내에 3∼100 sccm 정도의 산소 가스를 공급한다. 이 때, 상기 챔버 내의 압력은 5∼50 Torr 로 유지하고 챔버 내의 압력은 -20∼50℃ 로 유지하는 것이 바람직하다. 그런 다음, 10∼1500W 의 소오스 전력과 10∼500W 의 바이어스 전력을 인가한다.
이에 따라, 상기 챔버 내에는 산소 플라즈마가 발생하게 되고 발생된 산소 이온은 노출된 실리콘 기판(110) 표면을 스퍼터링하게 된다. 이로 인해, 실리콘 기판(110)으로부터 실리콘 입자(Si+)들이 떨어져 나가 부유하게 된다. 상기 부유하는 실리콘 입자들은 챔버 내의 산소 이온(O2-)과 결합하게 되어 실리콘 산화물(SiO2)을 형성하게 되며 형성된 실리콘 산화물은 실리콘 기판(110) 표면 상으로 재증착된다. 이 때, 상기 실리콘 산화물의 실리콘 기판(110) 표면으로의 재증착률은 챔버 내의 압력을 제어하여 선택적으로 조절할 수 있다.
상기의 공정을 통해 상기 실리콘 기판(110)의 표면 상에는 다수의 실리콘 산화물이 산재하게 되는데 이와 같은 실리콘 산화물은 후속의 식각 공정시 일종의 식각 마스크 역할을 한다. 본 발명에 있어서 상기 실리콘 기판(110)의 표면 상에 증착된 실리콘 산화물을 마이크로 마스크(130)로 명명한 것은 이와 같은 이유이다.
상기 마이크로 마스크(130)가 형성된 상태에서, 챔버 내의 산소 이온을 배기하고 챔버 내에 식각 가스를 공급하여 식각 공정을 진행한다. 상기 식각 가스는 화학적 식각 가스만으로 이루어지거나 물리적 식각 가스와 함께 구성될 수 있다. 상 기 화학적 식각 가스로는 Cl2, CH4, SF6, C2H8 중 어느 하나가 될 수 있으며, 상기 물리적 식각 가스는 Ar와 같은 불활성 가스를 의미한다.
상기 식각 공정의 진행시 공정 조건은 상기 마이크로 마스크의 공정 조건과 동일하게 적용할 수 있다. 즉, 상기 챔버 내의 압력은 5∼50 Torr 로 유지하고 챔버 내의 압력은 -20∼50℃ 로 유지하며, 10∼1500W 의 소오스 전력과 10∼500W 의 바이어스 전력을 인가한다. 한편, 식각 가스는 화학적 식각 가스로만 이루어지는 경우 3∼100 sccm 정도 챔버 내에 공급하고, 물리적 식각 가스가 첨가되는 경우 Ar 가스를 1∼5 sccm 정도 함께 공급한다.
이와 같은 공정 조건 하에 식각 공정을 진행하면, 상기 실리콘 기판(110) 상에 형성된 마이크로 마스크(130)가 식각 마스크 역할을 수행하여 노출된 실리콘 기판(110)이 상기 식각 가스에 의해 식각된다. 이 때, 화학적 식각 가스만 공급되는 경우에는 실리콘 기판(110)이 화학적으로 건식 식각되며, 물리적 식각 가스가 함께 공급되는 경우에는 Ar 가스에 의한 물리적 건식 식각이 동시에 진행된다.
이에 따라, 도 1c에 도시한 바와 같이 실리콘 나노 구조체가 실질적으로 완성된다. 이후, 상기 실리콘 기판(110) 상의 감광막 패턴(120) 및 마이크로 마스크(130)를 제거한다. 한편, 상기의 일련의 공정을 통해 형성된 실리콘 나노 구조체는 물리적으로 취약한 특성을 갖기 때문에 추가적으로 열처리 공정을 적용하여 구조적 안정성을 향상시키는 것이 바람직하다. 상기 열처리 공정은 상기 마이크로 형성 공정 및 식각 공정이 진행된 동일 챔버 내에서 진행될 수 있으며, 세부적으로 챔버 내에 5∼100 sccm의 Ar 가스를 공급하고 챔버 내의 온도를 300∼700℃ 로 유지한 상태에서 진행할 수 있다.
본 발명에 따른 실리콘 나노 구조체의 형성 방법은 다음과 같다.
실리콘 기판 전면 상에 실리콘 산화물을 산재, 형성시키고 형성된 실리콘 산화물을 식각 마스크로 이용하여 실리콘 기판을 건식 식각하여 실리콘 나노 구조체를 형성시킴으로써 효과적으로 실리콘 나노 구조체를 제조할 수 있을 뿐만 아니라, 기존의 반도체 제조 공정에 용이하게 적용할 수 있게 된다.
Claims (13)
- 산소 플라즈마를 이용하여 실리콘 기판 표면 상에 실리콘 산화물로 구성되는 마이크로 마스크를 형성하는 제 1 단계;상기 마이크로 마스크를 식각 마스크로 이용하여, 노출된 실리콘 기판을 식각 가스를 통해 건식 식각함으로써 실리콘 나노 구조체를 형성하는 제 2 단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법
- 제 1 항에 있어서, 상기 마이크로 마스크를 형성하는 제 1 단계는,상기 실리콘 기판이 장착되어 있는 챔버 내에 산소 가스를 공급하여 산소 플라즈마를 형성하는 과정과,상기 산소 플라즈마의 산소 이온이 실리콘 기판 표면을 스퍼터링하여 실리콘 기판 표면으로부터 실리콘 입자(Si+)가 떨어져 나오는 과정과,상기 실리콘 입자와 산소 이온이 결합하여 실리콘 산화물이 형성되는 과정과,상기 실리콘 산화물이 상기 실리콘 기판 표면 상에 증착되어 마이크로 마스크를 형성하는 과정으로 구성되는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 1 항에 있어서, 상기 식각 가스는 화학적 식각 가스 또는 화학적 식각 가스 및 물리적 식각 가스로 구성되는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 3 항에 있어서, 상기 화학적 식각 가스는 Cl2, CH4, SF6, C2H8 중 어느 하나인 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 3 항에 있어서, 상기 물리적 식각 가스는 아르곤(Ar) 가스를 포함하는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 1 항에 있어서, 상기 실리콘 기판은 단결정 실리콘 기판 또는 실리콘 온 인슐레이터 기판인 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 2 항에 있어서, 상기 산소 가스는 챔버 내에 3∼100 sccm 공급되는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 3 항에 있어서, 상기 화학적 식각 가스는 챔버 내에 3∼100 sccm 공급되는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 3 항에 있어서, 상기 물리적 식각 가스는 챔버 내에 1∼5 sccm 공급되는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 단계 및 제 2 단계를 동일 챔버 내에서 진행되며, 상기 챔버 내의 압력은 5∼50 Torr 로 유지하고 챔버 내의 압력은 -20∼50℃ 로 유지하며, 10∼1500W 의 소오스 전력과 10∼500W 의 바이어스 전력을 인가하는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 1 항에 있어서, 상기 제 2 단계가 완료된 후, 상기 실리콘 나노 구조체가 형성되는 있는 실리콘 기판에 대해 열처리 공정을 진행하는 것을 특징으로 하는 실 리콘 나노 구조체의 형성 방법.
- 제 11 항에 있어서, 상기 열처리 공정은 상기 제 1 및 제 2 단계가 진행되는 챔버 내에서 진행하며, 300∼700℃의 온도 하에서 5∼100 sccm의 아르곤(Ar) 가스를 챔버 내에 공급하여 수행하는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 단계는, 상기 실리콘 기판이 장착되어 있는 챔버 내에 산소 가스를 주입한 다음, 열처리를 진행하여 실리콘 기판 표면 상에 실리콘 산화물로 구성되는 마이크로 마스크를 형성하는 것을 특징으로 하는 실리콘 나노 구조체의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081699A KR100769588B1 (ko) | 2006-08-28 | 2006-08-28 | 실리콘 나노 구조체의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081699A KR100769588B1 (ko) | 2006-08-28 | 2006-08-28 | 실리콘 나노 구조체의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100769588B1 true KR100769588B1 (ko) | 2007-10-23 |
Family
ID=38815609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060081699A KR100769588B1 (ko) | 2006-08-28 | 2006-08-28 | 실리콘 나노 구조체의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100769588B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012002717A2 (ko) * | 2010-06-29 | 2012-01-05 | 한국과학기술원 | ３차원 나노구조체 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030071709A (ko) * | 2003-08-14 | 2003-09-06 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR20040006459A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 하드 마스크 식각 향상 방법 |
| KR20050004651A (ko) * | 2003-07-03 | 2005-01-12 | 삼성전자주식회사 | 반도체소자 제조방법 |
| KR20050108280A (ko) * | 2004-05-12 | 2005-11-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 |
-
2006
- 2006-08-28 KR KR1020060081699A patent/KR100769588B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040006459A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 하드 마스크 식각 향상 방법 |
| KR20050004651A (ko) * | 2003-07-03 | 2005-01-12 | 삼성전자주식회사 | 반도체소자 제조방법 |
| KR20030071709A (ko) * | 2003-08-14 | 2003-09-06 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR20050108280A (ko) * | 2004-05-12 | 2005-11-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012002717A2 (ko) * | 2010-06-29 | 2012-01-05 | 한국과학기술원 | ３차원 나노구조체 및 그 제조방법 |
| WO2012002717A3 (ko) * | 2010-06-29 | 2012-05-03 | 한국과학기술원 | ３차원 나노구조체 및 그 제조방법 |
| KR101249981B1 (ko) | 2010-06-29 | 2013-04-05 | 한국과학기술원 | ３차원 나노구조체 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102398887B (zh) | 一种深孔硅刻蚀方法 | |
| US20150371861A1 (en) | Protective silicon oxide patterning | |
| KR100209698B1 (ko) | 유기 반사방지막 식각방법 | |
| FR3017241A1 (fr) | Procede de gravure plasma | |
| JP2008526024A5 (ko) | ||
| CN109188607B (zh) | 一种具有保护层的SiO2沟道型硫系波导及其制备方法 | |
| JP2008078617A (ja) | 構造体の製造方法 | |
| JP2014107520A (ja) | プラズマエッチング方法 | |
| US8821743B2 (en) | Manufacturing method of grating | |
| KR100769588B1 (ko) | 실리콘 나노 구조체의 형성 방법 | |
| US7514282B2 (en) | Patterned silicon submicron tubes | |
| KR101207447B1 (ko) | 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정 | |
| KR100968809B1 (ko) | 산화 아연 나노 패턴 형성방법 | |
| JPH0629968B2 (ja) | パタ−ン形成法 | |
| JP3644013B2 (ja) | 半導体装置の製造方法 | |
| KR101034894B1 (ko) | 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법 | |
| WO2005079454A2 (en) | Polymer via etching process | |
| WO2015003656A1 (zh) | 玻璃衬底的刻蚀方法 | |
| CN100489158C (zh) | 一种选择性氮氧化硅湿法刻蚀液的应用 | |
| JP2010122350A (ja) | 光導波路の作製方法 | |
| JP2806136B2 (ja) | 微細構造発光素子作製方法 | |
| US7482225B2 (en) | Method of fabricating floating gate of flash memory device | |
| JP2017034165A (ja) | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 | |
| Han et al. | Formation mechanism of light-emitting porous silicon prepared by reactive ions etching | |
| KR100649024B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121016 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131016 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141015 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |