KR100765528B1 - Plasma Display Apparatus - Google Patents
Plasma Display Apparatus Download PDFInfo
- Publication number
- KR100765528B1 KR100765528B1 KR1020060007509A KR20060007509A KR100765528B1 KR 100765528 B1 KR100765528 B1 KR 100765528B1 KR 1020060007509 A KR1020060007509 A KR 1020060007509A KR 20060007509 A KR20060007509 A KR 20060007509A KR 100765528 B1 KR100765528 B1 KR 100765528B1
- Authority
- KR
- South Korea
- Prior art keywords
- scan
- switch
- scan electrode
- sustain
- supply
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 56
- 238000011084 recovery Methods 0.000 claims description 40
- 230000000903 blocking effect Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 10
- 101000687640 Streptomyces caespitosus Extracellular small neutral protease Proteins 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- KTAVBOYXMBQFGR-MAODNAKNSA-J tetrasodium;(6r,7r)-7-[[(2z)-2-(2-amino-1,3-thiazol-4-yl)-2-methoxyimino-1-oxidoethylidene]amino]-3-[(2-methyl-5,6-dioxo-1h-1,2,4-triazin-3-yl)sulfanylmethyl]-8-oxo-5-thia-1-azabicyclo[4.2.0]oct-2-ene-2-carboxylate;heptahydrate Chemical compound O.O.O.O.O.O.O.[Na+].[Na+].[Na+].[Na+].S([C@@H]1[C@@H](C(N1C=1C([O-])=O)=O)NC(=O)\C(=N/OC)C=2N=C(N)SC=2)CC=1CSC1=NC(=O)C([O-])=NN1C.S([C@@H]1[C@@H](C(N1C=1C([O-])=O)=O)NC(=O)\C(=N/OC)C=2N=C(N)SC=2)CC=1CSC1=NC(=O)C([O-])=NN1C KTAVBOYXMBQFGR-MAODNAKNSA-J 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
- E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
- E04C2/02—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
- E04C2/26—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups
- E04C2/284—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating
- E04C2/296—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating composed of insulating material and non-metallic or unspecified sheet-material
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/62—Insulation or other protection; Elements or use of specified material therefor
- E04B1/66—Sealings
- E04B1/665—Sheets or foils impervious to water and water vapor
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/62—Insulation or other protection; Elements or use of specified material therefor
- E04B1/74—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls
- E04B1/76—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls specifically with respect to heat only
- E04B1/78—Heat insulating elements
- E04B1/80—Heat insulating elements slab-shaped
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/62—Insulation or other protection; Elements or use of specified material therefor
- E04B1/74—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls
- E04B1/82—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls specifically with respect to sound only
- E04B1/84—Sound-absorbing elements
- E04B1/86—Sound-absorbing elements slab-shaped
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/62—Insulation or other protection; Elements or use of specified material therefor
- E04B1/74—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls
- E04B1/88—Insulating elements for both heat and sound
- E04B1/90—Insulating elements for both heat and sound slab-shaped
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/62—Insulation or other protection; Elements or use of specified material therefor
- E04B1/92—Protection against other undesired influences or dangers
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 표시장치에 관한 것으로, 보다 상세하게는 제조비용을 절감하고, 해상도가 향상된 플라즈마 표시장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device having a reduced manufacturing cost and an improved resolution.
이러한 본 발명에 따른 플라즈마 표시장치는 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널 및 스캔 전극에 서스테인 전압 및 스캔 기준 전압의 공급을 제어하는 제 1 스위치와 스캔 전극에 기저 전압 및 스캔 전압의 공급을 제어하는 제 2 스위치가 각각 스캔 전극의 수만큼 집적된 스캔 구동부를 포함한다.The plasma display device according to the present invention provides a plasma display panel including a scan electrode and a sustain electrode, and supplies a base voltage and a scan voltage to the scan electrode and a first switch for controlling the supply of the sustain voltage and the scan reference voltage to the scan electrode. The controlling second switch includes a scan driver integrated with the number of scan electrodes, respectively.
이러한 본 발명에 따르면 스캔 구동부를 구현하는 회로를 단순화하여 제조비용을 절감하고, 시간적인 측면에서의 구동마진을 확보하는 한편, 서스테인 시간을 충분히 확보하여 계조 표현력을 향상시키고 이에 따라 고해상도를 구현할 수 있다.According to the present invention, the circuit for implementing the scan driver can be simplified to reduce manufacturing costs, secure driving margin in terms of time, and sufficiently secure sustain time, thereby improving gray scale expressive power, and thus high resolution. .
Description
도 1은 플라즈마 표시장치에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도.1 illustrates a subfield pattern of an 8 bit default code for implementing 256 gray scales in a plasma display.
도 2는 종래 플라즈마 표시장치의 구동 파형을 나타내는 도.2 is a view showing driving waveforms of a conventional plasma display device.
도 3은 종래 플라즈마 표시장치의 스캔 구동부를 나타낸 도.3 is a diagram illustrating a scan driver of a conventional plasma display device.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치를 나타낸 도.4 illustrates a plasma display device according to a first embodiment of the present invention.
도 5는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 스캔 구동부를 나타낸 도.5 is a diagram illustrating a scan driver of a plasma display device according to a first embodiment of the present invention.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 스캔 구동부를 나타낸 도.6 is a diagram illustrating a scan driver of a plasma display device according to a second embodiment of the present invention.
도 7은 본 발명의 일 실시 예에 따른 구동파형을 나타낸 도.7 is a view showing a driving waveform according to an embodiment of the present invention.
도 8은 본 발명의 다른 실시 예에 따른 구동파형을 나타낸 도.8 is a view showing a driving waveform according to another embodiment of the present invention.
본 발명은 플라즈마 표시장치에 관한 것으로, 보다 상세하게는 제조비용을 절감하고, 해상도가 향상된 플라즈마 표시장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device having a reduced manufacturing cost and an improved resolution.
플라즈마 디스플레이 패널(Plasma Display Panel)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시한다. 이러한 플라즈마 디스플레이 패널을 채택한 플라즈마 표시장치는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.The plasma display panel displays an image by exciting the phosphor by using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Plasma display devices employing such plasma display panels are not only easy to thin and large, but also have improved image quality due to recent technology development.
도 1은 플라즈마 표시장치에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도이다.FIG. 1 is a diagram illustrating a subfield pattern of an 8 bit default code for implementing 256 gray scales in a plasma display.
도 1을 참조하면, 플라즈마 표시장치는 화상의 계조를 구현하기 위해 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 각 서브필드는 전화면을 초기화시키기 위한 리셋 기간, 스캔라인을 선택하고 선택된 스캔라인에서 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋 기간(RP), 어드레스 기간(AP) 및 서스테인 기간(SP)으로 나누어진다. 이때, 각 서브필드의 리셋 기간(RP)과 어드레스 기간(AP)은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인 펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Referring to FIG. 1, the plasma display device performs time division driving by dividing a frame into several subfields having different emission counts in order to realize gray levels of an image. Each subfield is divided into a reset period for initializing the full screen, an address period for selecting a scan line and selecting a discharge cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. Each of the eight subfields SF1 to SF8 is divided into a reset period RP, an address period AP, and a sustain period SP as described above. In this case, while the reset period RP and the address period AP of each subfield are the same for each subfield, the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2) in each subfield. 3,4,5,6,7).
도 2는 종래의 플라즈마 표시장치의 구동 파형을 나타내는 도이다.2 is a view showing a driving waveform of a conventional plasma display device.
도 2를 참조하면, 서브필드(SF) 각각은 전 화면의 방전 셀들을 초기화하기 위한 리셋 기간(RP), 방전 셀을 선택하기 위한 어드레스 기간(AP) 및 선택된 방전 셀들의 방전을 유지시키기 위한 서스테인 기간(SP)을 포함한다.Referring to FIG. 2, each of the subfields SF includes a reset period RP for initializing discharge cells of the entire screen, an address period AP for selecting discharge cells, and a sustain for discharging selected discharge cells. It includes a period SP.
리셋 기간(RP)에 있어서, 셋업 기간(SU)에는 모든 스캔전극들(Y)에 상승 램프형태의 셋업 펄스(PR)가 동시에 인가된다. 이 셋업 펄스(PR)에 의해 전 화면의 셀들 내에는 미약한 방전(셋 업 방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋 다운 기간(SD)에는 셋업 펄스(PR)가 인가된 후, 셋업 펄스(PR)의 피크전압보다 낮은 정극성의 서스테인 전압(Vs)에서 부극성의 전압까지 소정의 기울기로 하강하는 하강 램프형태의 셋다운 펄스(NR)가 스캔 전극들(Y)에 동시에 인가된다. 셋다운 펄스(NR)는 셀들 내에 미약한 소거방전을 일으킴으로써 셋 업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시켜 전 화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시킨다.In the reset period RP, a setup pulse PR in the form of a rising ramp is simultaneously applied to all the scan electrodes Y in the setup period SU. This setup pulse PR causes a weak discharge (setup discharge) to occur in the cells of the entire screen, thereby generating wall charges in the cells. After the set-up pulse PR is applied in the set-down period SD, a falling ramp type that falls from the positive sustain voltage Vs lower than the peak voltage of the setup pulse PR to a negative slope with a predetermined slope. The set down pulse NR is applied to the scan electrodes Y simultaneously. The setdown pulse NR generates a weak erase discharge in the cells, thereby erasing unnecessary charges during wall charges and space charges generated by the setup discharges, thereby uniformly maintaining wall charges required for the address discharges in the cells of the entire screen.
어드레스 기간(AP)에는 부극성의 스캔 펄스(SCNP)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 어드레스 전극들에 정극성의 데이터 펄스(DP)가 인가된다. 이 스캔 펄스(SCNP)와 데이터 펄스(DP)의 전압 차와 리셋 기간(RP)에 생성된 벽전압이 더해지면서 데이터 펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period AP, the negative scan pulse SCNP is sequentially applied to the scan electrodes Y, and the positive data pulse DP is applied to the address electrodes. As the voltage difference between the scan pulse SCNP and the data pulse DP and the wall voltage generated in the reset period RP are added, an address discharge is generated in the cell to which the data pulse DP is applied. Wall charges are generated in the cells selected by the address discharge.
한편, 셋다운 기간(SD)과 어드레스 기간(AP) 동안에 서스테인 전극들(Z)에는 정극성의 바이어스 전압(Vzb)이 인가된다.On the other hand, a positive bias voltage Vzb is applied to the sustain electrodes Z during the set down period SD and the address period AP.
서스테인 기간(SP)에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스테인 펄스(SUSP)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인 펄스(SUSP)가 더해지면서 매 서스테인 펄스(SUSP)가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 면방전 형태로 서스테인 방전 즉, 화상을 표시하는 표시방전이 일어난다.In the sustain period SP, the sustain pulse SUSP is applied to the scan electrodes Y and the sustain electrodes Z alternately. Then, the cell selected by the address discharge is in the form of surface discharge between the scan electrode Y and the sustain electrode Z whenever the sustain pulse SUSP is applied while the wall voltage and the sustain pulse SSUS in the cell are added. Sustain discharge, that is, display discharge for displaying an image, occurs.
이와 같이 함으로써 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel in one subfield is completed.
도 3은 종래 플라즈마 표시장치의 스캔 구동부를 나타낸 도.3 is a diagram illustrating a scan driver of a conventional plasma display device.
도 3에 도시된 바와 같이, 종래 플라즈마 표시장치의 스캔 구동부는 도 2의 스캔 전극(Y)에 인가되는 구동파형을 구현하기 위해, 에너지 회수회로부(31), 셋업 공급부(32), 셋다운 공급부(33), 스캔전압 공급부(34), 스캔기준전압 공급부(35), 드라이브 집적회로부(36), 셋업 공급부(32)와 드라이브 집적회로부(36) 사이에 접속되는 제 7 스위치(Q7) 및 셋업 공급부(32)와 에너지 회수회로부(31) 사이에 접속되는 제 6 스위치(Q6)를 포함하여 구성된다.As shown in FIG. 3, the scan driver of the conventional plasma display device includes an
이러한 스캔 구동부는 공지의 기술이므로 그 동작원리에 대한 구체적 설명은 생략한다.Since the scan driver is a known technology, a detailed description of the operation principle is omitted.
다만 도시된 바와 같이, 종래의 스캔 구동부(30)를 구성하기 위해 요구되는 다양한 구동소자들로 인하여 플라즈마 표시장치의 제조비용이 상승하는 문제점이 있다.However, as shown in the drawing, there is a problem in that the manufacturing cost of the plasma display apparatus increases due to various driving elements required to configure the
또한 도 2 및 도 3에 도시된 바와 같이, 스캔 펄스(SCNP)와 서스테인 펄스(SUSP) 및 셋업 펄스(PR)와 셋다운 펄스(NR)를 포함하는 리셋 펄스가 모두 드라이 브 집적회로부(36)를 통하여 스캔 전극(Y)에 공급된다.In addition, as shown in FIGS. 2 and 3, the scan pulse SCNP, the sustain pulse SUSP, and the reset pulse including the setup pulse PR and the setdown pulse NR all drive the
따라서 스캔 구동부(30)를 이루는 회로소자들을 드라이브 집적회로부(36)를 중심으로 통합하여 회로를 간소화함으로써 플라즈마 표시장치의 제조비용을 절감할 필요성이 있다.Therefore, it is necessary to reduce the manufacturing cost of the plasma display device by simplifying the circuit by integrating the circuit elements forming the
또한 플라즈마 디스플레이 패널의 대형화 추세에 비추어 볼 때, 도 2의 파형 및 도 3의 회로로서는 시간적인 측면에서의 구동마진 확보에 어려움이 있어서, 고해상도의 플라즈마 표시장치를 구현할 수 없는 문제점이 있다.In addition, in view of the trend toward larger plasma display panels, the waveform of FIG. 3 has a problem in that it is difficult to secure a driving margin in terms of time, and thus a plasma display device having high resolution cannot be realized.
이러한 문제점을 해결하기 위한 본 발명은 회로 간소화를 통하여 플라즈마 표시장치의 제조비용을 절감하는 것을 목적으로 한다.The present invention for solving this problem is to reduce the manufacturing cost of the plasma display device by simplifying the circuit.
또한 시간적인 측면에서의 구동마진을 확보하는 것을 목적으로 한다.In addition, it aims to secure a driving margin in terms of time.
또한 계조 표현력을 향상시켜 플라즈마 표시장치의 해상도를 향상시키는 것을 목적으로 한다.In addition, an object of the present invention is to improve the resolution of the plasma display device by improving the gray scale expression power.
이러한 기술적 과제를 달성하기 위한 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널 및 스캔 전극에 서스테인 전압 및 스캔 기준 전압의 공급을 제어하는 제 1 스위치와 스캔 전극에 기저 전압 및 스캔 전압의 공급을 제어하는 제 2 스위치가 각각 스캔 전극의 수만큼 집적된 스캔 구동부를 포함한다.In accordance with another aspect of the present invention, a plasma display device includes: a plasma display panel including a scan electrode and a sustain electrode; and a first switch controlling a supply of a sustain voltage and a scan reference voltage to the scan electrode; A second switch for controlling the supply of the base voltage and the scan voltage to the scan electrodes includes a scan driver integrated with the number of scan electrodes, respectively.
스캔 구동부는 에너지 공급/회수용 소스 캐패시터부와, 에너지 공급/회수용 소스 캐패시터부에 저장된 에너지를 스캔 전극에 공급하도록 제어하는 제 3 스위치와, 스캔 전극과 서스테인 전극이 형성하는 패널 캐패시터에 저장된 에너지를 에너지 공급/회수용 소스 캐패시터부로 회수하도록 제어하는 제 4 스위치 및 에너지 공급/회수용 소스 캐패시터부와 제 3 스위치 및 제 4 스위치 사이에 설치되어 에너지의 공급/회수 경로를 제공하는 인덕터부를 더 포함하는 것을 특징으로 한다.The scan driver includes an energy supply / recovery source capacitor unit, a third switch for controlling supply of energy stored in the energy supply / recovery source capacitor unit to the scan electrode, and energy stored in the panel capacitor formed by the scan electrode and the sustain electrode. It further comprises a fourth switch for controlling the recovery to the energy supply / recovery source capacitor unit and an inductor unit provided between the energy supply / recovery source capacitor unit and the third switch and the fourth switch to provide an energy supply / recovery path Characterized in that.
스캔 구동부는 제 3 스위치와 스캔 전극 사이에 설치된 제 1 역전류 차단 다이오드 및 제 4 스위치와 스캔 전극 사이에 설치된 제 2 역전류 차단 다이오드를 더 포함하는 것을 특징으로 한다.The scan driver may further include a first reverse current blocking diode provided between the third switch and the scan electrode, and a second reverse current blocking diode provided between the fourth switch and the scan electrode.
스캔 구동부에 포함된 제 3 내지 제 4 스위치와 제 1 내지 제 2 역전류 차단 다이오드는 스캔 전극의 수만큼 집적된 것을 특징으로 한다.The third to fourth switches and the first to second reverse current blocking diodes included in the scan driver are integrated as many as the number of scan electrodes.
제 1 내지 제 4 스위치 및 제 1 내지 제 2 역전류 차단 다이오드가 집적되어 하나의 스캔 전극을 구동하는 하나의 단위 스위칭부를 이루고, 단위 스위칭부가 k개 집적되어 k개의 스캔 전극을 구동하는 하나의 집적 회로부를 이루고, 집적 회로부가 m개 모여 n(n=mk)개의 스캔 전극을 구동하는 스캔 구동부를 이루는 것을 특징으로 한다.The first to fourth switches and the first to second reverse current blocking diodes are integrated to form one unit switching unit for driving one scan electrode, and one unit switching unit is integrated to drive k scan electrodes. A circuit unit is formed, and m integrated circuit units form a scan driver for driving n (n = mk) scan electrodes.
스캔 구동부는 스캔 전극별로 서브 필드의 개시시점을 다르게 조절하는 것을 특징으로 한다.The scan driver may adjust the starting point of the subfield differently for each scan electrode.
스캔 구동부는 각 집적 회로부에 연결된 스캔 전극그룹별로 서브 필드의 개시시점을 다르게 조절하는 것을 특징으로 한다.The scan driver may adjust the starting point of the subfield differently for each scan electrode group connected to each integrated circuit unit.
본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 서스테인 전극 및 복수 의 스캔 전극그룹으로 나누어진 스캔 전극을 포함하는 플라즈마 디스플레이 패널 및 각 스캔 전극그룹에 서스테인 전압 및 스캔 기준 전압의 공급을 제어하는 제 1 스위치와 각 스캔 전극그룹에 기저 전압 및 스캔 전압의 공급을 제어하는 제 2 스위치가 각각 스캔 전극그룹에 포함된 스캔 전극의 수만큼 집적된 스캔 전극그룹 구동부를 포함한다.A plasma display device according to a second embodiment of the present invention includes a plasma display panel including a sustain electrode and a scan electrode divided into a plurality of scan electrode groups, and a method of controlling the supply of the sustain voltage and the scan reference voltage to each scan electrode group. The first switch and the second switch for controlling the supply of the base voltage and the scan voltage to each scan electrode group each include a scan electrode group driver integrated with the number of scan electrodes included in the scan electrode group.
스캔 전극그룹 구동부는 에너지 공급/회수용 소스 캐패시터부와, 에너지 공급/회수용 소스 캐패시터부에 저장된 에너지를 스캔 전극에 공급하도록 제어하는 제 3 스위치와, 스캔 전극과 서스테인 전극이 형성하는 패널 캐패시터에 저장된 에너지를 에너지 공급/회수용 소스 캐패시터부로 회수하도록 제어하는 제 4 스위치 및 에너지 공급/회수용 소스 캐패시터부와 제 3 스위치 및 제 4 스위치 사이에 접속되어 에너지의 공급/회수 경로를 제공하는 인덕터부를 포함하는 것을 특징으로 한다.The scan electrode group driver includes an energy supply / recovery source capacitor unit, a third switch for controlling supply of energy stored in the energy supply / recovery source capacitor unit to the scan electrode, and a panel capacitor formed by the scan electrode and the sustain electrode. A fourth switch for controlling the recovery of stored energy to the energy supply / recovery source capacitor part and an inductor part connected between the energy supply / recovery source capacitor part and the third switch and the fourth switch to provide an energy supply / recovery path It is characterized by including.
스캔 전극그룹 구동부에 포함된 제 3 내지 제 4 스위치는 각각 하나인 것을 특징으로 한다.Each of the third to fourth switches included in the scan electrode group driver is one.
스캔 전극 그룹 구동부는 제 3 스위치와 스캔 전극 사이에 설치된 제 1 역전류 차단 다이오드 및 제 4 스위치와 스캔 전극 사이에 설치된 제 2 역전류 차단 다이오드를 포함하는 것을 특징으로 한다.The scan electrode group driver may include a first reverse current blocking diode provided between the third switch and the scan electrode, and a second reverse current blocking diode provided between the fourth switch and the scan electrode.
제 1 역전류 차단 다이오드 및 제 2 역전류 차단 다이오드는 스캔 전극그룹에 포함된 스캔 전극의 수만큼 집적된 것을 특징으로 한다.The first reverse current blocking diode and the second reverse current blocking diode may be integrated as many as the number of scan electrodes included in the scan electrode group.
제 1 내지 제 2 스위치 및 제 1 내지 제 2 역전류 차단 다이오드가 집적되어 하나의 스캔 전극을 구동하는 하나의 단위 스위칭부를 이루고, 단위 스위칭부가 k개 집적되어 k개의 스캔 전극이 포함된 하나의 스캔 전극그룹을 구동하는 하나의 스캔 전극그룹 구동부를 이루고, 스캔 전극그룹 구동부가 m개 모여 n(n=mk)개의 스캔 전극을 구동하는 스캔 구동부를 이루는 것을 특징으로 한다.The first to second switches and the first to second reverse current blocking diodes are integrated to form one unit switching unit to drive one scan electrode, and one unit switching unit is integrated to k one scan including k scan electrodes. One scan electrode group driving unit for driving the electrode group is formed, and m number of scan electrode group driving units form a scan driver for driving n (n = mk) scan electrodes.
스캔 구동부는 스캔 전극별로 서브 필드의 개시시점을 다르게 조절하는 것을 특징으로 한다.The scan driver may adjust the starting point of the subfield differently for each scan electrode.
스캔 구동부는 스캔 전극그룹별로 서브 필드의 개시시점을 다르게 조절하는 것을 특징으로 한다.The scan driver may adjust the starting point of the subfield differently for each scan electrode group.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
<실시 예><Example>
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치를 나타낸 도이고, 도 5는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 스캔 구동부를 나타낸 도이다.4 is a diagram illustrating a plasma display device according to a first embodiment of the present invention, and FIG. 5 is a diagram illustrating a scan driver of a plasma display device according to a first embodiment of the present invention.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 리셋 기간, 어드레스 기간, 서스테인 기간에 데이터 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 소정의 구동 펄스를 인가하여 불활성 가스를 포함하는 방전 공간상에서 기체방전을 발생시켜 화상을 표현하는 플라즈마 디스플레이 패널(300)과, 후면 패널(도시하지않음)에 형성된 데이터 전극들(X1 내지 Xm)에 데이터를 공급하는 데이터 구동부(41)와, 스캔 전극들(Y1 내지 Yn)을 구동하는 스캔 구동부(43)와, 전면 패널(도시하지않음)에 형성된 서스테인 전극(Z)을 구동하는 서스테인 구동부(44)와, 각 구동부(41,43,44)를 제어하는 타이밍 콘트롤러(45)와, 각 구동부(41,43,44)에 구동 전압을 공급하는 구동 전압 발생부(46)를 포함한다.4 and 5, the plasma display device according to the first exemplary embodiment of the present invention has data electrodes X1 to Xm, scan electrodes Y1 to Yn, and sustain in a reset period, an address period, and a sustain period. By applying a predetermined driving pulse to the electrode Z, a gas discharge is generated in a discharge space containing an inert gas to express an image, and data electrodes formed on a rear panel (not shown) ( Drives the
이하 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 각 구성요소의 기능 및 작용을 상세히 설명한다.Hereinafter, functions and operations of the components of the plasma display device according to the first embodiment of the present invention will be described in detail.
먼저 플라즈마 디스플레이 패널(300)은 도시하지는 않았으나 전면 패널(도시하지않음)과 후면 패널(도시하지않음)이 불활성 가스를 포함하는 방전 공간을 사이에 두고 일정한 간격으로 합착되고, 전면 패널에는 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 후면 패널에는 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 데이터 전극들(X1 내지 Xm)이 형성된다.First, although not shown, the
데이터 구동부(41)는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산된 후, 서브 필드 맵핑 회로에 의해 미리 설정된 서브 필드 패턴에 따라 맵핑된 데이터가 공급된다. 이 데이터 구동부(41)는 타이밍 콘트롤러(45)의 제어하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 데이터 전극들(X1 내지 Xm)에 공급한다.The
스캔 구동부(43)는 타이밍 콘트롤러(45)의 제어 하에 스캔 전극들(Y1 내지 Yn)에 소정의 구동 펄스들을 공급한다.The
이러한 스캔 구동부(43)에는 스캔 전극에 서스테인 전압(Vs) 및 스캔 기준 전압(Vsc)의 공급을 제어하는 제 1 스위치와 스캔 전극에 기저 전압(GND) 및 스캔 전압(-Vy)의 공급을 제어하는 제 2 스위치가 스캔 전극의 수만큼 집적되어 있는 점에 본 발명의 특징이 있다. 이를 도 5를 참조하여 보다 상세히 설명한다.The
도 5는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 스캔 구동부를 나타낸 도이다.5 is a diagram illustrating a scan driver of a plasma display device according to a first embodiment of the present invention.
도 5에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 스캔 구동부는 스캔 전극(Y)에 서스테인 전압(Vs) 및 스캔 기준 전압(Vsc)의 공급을 제어하는 제 1 스위치(Q1), 스캔 전극(Y)에 기저 전압(GND) 및 스캔 전압(-Vy)의 공급을 제어하는 제 2 스위치(Q2), 에너지 공급/회수용 소스 캐패시터부(Cs), 에너지 공급/회수용 소스 캐패시터부(Cs)에 저장된 에너지를 스캔 전극(Y)에 공급하도록 제어하는 제 3 스위치(Q3), 스캔 전극(Y)과 서스테인 전극(Z, 도시하지 않음)이 형성하는 패널 캐패시터(Cp, 도시하지 않음)에 저장된 에너지를 에너지 공급/회수용 소스 캐패시터부(Cs)로 회수하도록 제어하는 제 4 스위치(Q4), 에너지 공급/회수용 소스 캐패시터부(Cs)와 제 3 스위치(Q3) 및 제 4 스위치(Q4) 사이에 설치되어 에너지의 공급/회수 경로를 제공하는 인덕터부(L1)를 포함한다.As shown in FIG. 5, the scan driver of the plasma display device according to the first embodiment of the present invention provides a first switch for controlling the supply of the sustain voltage Vs and the scan reference voltage Vsc to the scan electrode Y. (Q1), the second switch (Q2) for controlling the supply of the base voltage (GND) and the scan voltage (-Vy) to the scan electrode (Y), the source capacitor portion (Cs) for energy supply / recovery, energy supply / cycle The panel capacitor Cp formed by the third switch Q3 and the scan electrode Y and the sustain electrode Z (not shown) which control to supply energy stored in the receiving source capacitor part Cs to the scan electrode Y. (Not shown), the fourth switch Q4 for controlling to recover the energy stored in the energy supply / recovery source capacitor part Cs, the source capacitor part Cs and the third switch Q3 for energy supply / recovery. And an inductor installed between the fourth switch Q4 and providing a supply / recovery path of energy. The part L1 is included.
이러한 구성요소들의 기능 및 작용을 도 5와 도 7을 결부시켜 설명한다.The function and operation of these components will be described in conjunction with FIGS. 5 and 7.
도 7의 1 스캔 전극(Y1)에 구동 펄스들이 공급되는 과정을 살펴본다.A process in which driving pulses are supplied to one scan electrode Y1 of FIG. 7 will be described.
먼저, 셋업 스위치(Qa)와 제 1 스위치(Q1)가 턴온되면, 서스테인 전압원(Vs) - 셋업 스위치(Qa) - 셋업 저항(R) - 제 1 스위치(Q1) - 1 패널 캐패시터(Cp1, 도 시하지 않음) - 서스테인 전압원(Vs)를 연결하는 전류 루프가 형성되어 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)에는 1 리셋 펄스(RP1)가 공급된다.First, when the setup switch Qa and the first switch Q1 are turned on, the sustain voltage source Vs-the setup switch Qa-the setup resistor R-the first switch Q1-the 1 panel capacitor Cp1, FIG. (Not shown)-A current loop connecting the sustain voltage source Vs is formed so that one reset pulse RP1 is supplied to the scan electrode Y1 of the one panel capacitor Cp1 (not shown).
다음으로, 셋업 스위치(Qa)와 제 1 스위치(Q1)가 턴오프되고, 기저 스위치(Qd)와 제 2스위치(Q2)가 턴온되면, 기저 전압원(GND) - 기저 스위치(Qd) - 제 2스위치(Q2) - 1 패널 캐패시터(Cp1, 도시하지 않음) - 기저 전압원(GND)을 연결하는 전류 루프가 형성되어, 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)은 기저 전압레벨을 유지한다.Next, when the setup switch Qa and the first switch Q1 are turned off, and the base switch Qd and the second switch Q2 are turned on, the base voltage source GND-the base switch Qd-the second A switch Q2-one panel capacitor Cp1 (not shown)-a current loop connecting the ground voltage source GND is formed so that the scan electrode Y1 of the one panel capacitor Cp1 (not shown) is at the ground voltage level. Keep it.
다음으로, 기저 스위치(Qd)와 제 2스위치(Q2)가 턴오프되고, 스캔 기준 스위치(Qc)와 제 1 스위치(Q1)가 턴온되면, 스캔 기준 전압원(Vsc) - 스캔 기준 스위치(Qc) - 제 1 스위치(Q1) - 1 패널 캐패시터(Cp1, 도시하지 않음) - 스캔 기준 전압원(Vsc)을 연결하는 전류 루프가 형성되어, 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)은 스캔 기준 전압레벨을 유지한다.Next, when the base switch Qd and the second switch Q2 are turned off and the scan reference switch Qc and the first switch Q1 are turned on, the scan reference voltage source Vsc-scan reference switch Qc -First switch Q1-1 panel capacitor Cp1 (not shown)-Current loop connecting the scan reference voltage source Vsc is formed, so that the scan electrode Y1 of the 1 panel capacitor Cp1 (not shown) Maintains the scan reference voltage level.
다음으로, 스캔 스위치(Qe)와 제 2스위치(Q2)가 1 스캔 펄스의 폭에 상당하는 기간 동안 턴온되면, 기저 전압원(GND) - 스캔 스위치(Qe) - 제 2스위치(Q2) - 1 패널 캐패시터(Cp1, 도시하지 않음) - 스캔 전압원(-Vy)을 연결하는 전류 루프가 형성되어, 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)에는 스캔 스위치(Qe)와 제 2스위치(Q2)가 턴온된 기간에 상당하는 폭을 가진 1 스캔 펄스(SCNP1)가 공급된다.Next, when the scan switch Qe and the second switch Q2 are turned on for a period corresponding to the width of one scan pulse, the base voltage source GND-scan switch Qe-second switch Q2-1 panel Capacitor Cp1 (not shown)-A current loop is formed to connect the scan voltage source (-Vy), so that the scan switch Qe and the second switch are provided on the scan electrode Y1 of the one panel capacitor Cp1 (not shown). One scan pulse SCNP1 having a width corresponding to the period where Q2 is turned on is supplied.
다음으로 하나의 서스테인 펄스를 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)에 공급하는 과정을 설명한다.Next, a process of supplying one sustain pulse to the scan electrode Y1 of one panel capacitor Cp1 (not shown) will be described.
먼저, 스캔 기준 스위치(Qc)와 제 1 스위치(Q1)가 턴오프되고, 제 3 스위치(Q3)가 턴온되면, 에너지 공급/회수용 소스 캐패시터 - 인덕터부 - 제 3 스위치(Q3) - 1 패널 캐패시터(Cp1, 도시하지 않음) - 에너지 공급/회수용 소스 캐패시터를 연결하는 전류 루프가 형성되어, 에너지 공급/회수용 소스 캐패시터에 저장되어 있던 에너지가 1 패널 캐패시터(Cp1, 도시하지 않음)로 공급되어 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)의 전압레벨이 서스테인 전압으로 점진적으로 상승한다.First, when the scan reference switch Qc and the first switch Q1 are turned off and the third switch Q3 is turned on, the source capacitor for energy supply / recovery-inductor portion-third switch Q3-1 panel Capacitor (Cp1, not shown)-A current loop is formed to connect the energy supply / recovery source capacitors so that the energy stored in the energy supply / recovery source capacitors is supplied to one panel capacitor (Cp1, not shown). The voltage level of the scan electrode Y1 of the one panel capacitor Cp1 (not shown) gradually rises to the sustain voltage.
다음으로, 서스테인 스위치(Qb)와 제 2스위치(Q2)가 턴온되면, 서스테인 전압원(Vs) - 서스테인 스위치(Qb) - 제 1 스위치(Q1) - 1 패널 캐패시터(Cp1, 도시하지 않음) - 서스테인 전압원(Vs)을 연결하는 전류 루프가 형성되어, 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)은 서스테인 전압레벨을 유지한다.Next, when the sustain switch Qb and the second switch Q2 are turned on, the sustain voltage source Vs-the sustain switch Qb-the first switch Q1-the one panel capacitor Cp1 (not shown)-sustain A current loop connecting the voltage source Vs is formed so that the scan electrode Y1 of one panel capacitor Cp1 (not shown) maintains the sustain voltage level.
다음으로, 서스테인 스위치(Qb)와 제 2스위치(Q2)가 턴오프되고, 제 4 스위치(Q4)가 턴온되면, 1 패널 캐패시터(Cp1, 도시하지 않음) - 제 4 스위치(Q4) - 인덕터부 - 에너지 공급/회수용 소스 캐패시터 - 1 패널 캐패시터(Cp1, 도시하지 않음)를 연결하는 전류 루프가 형성되어, 1 패널 캐패시터(Cp1, 도시하지 않음)의 에너지가 에너지 공급/회수용 소스 캐패시터로 회수되어 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)의 전압레벨이 기저 전압으로 점진적으로 하강한다.Next, when the sustain switch Qb and the second switch Q2 are turned off and the fourth switch Q4 is turned on, the first panel capacitor Cp1 (not shown)-the fourth switch Q4-the inductor portion -Source capacitor for energy supply / recovery-A current loop is formed to connect 1 panel capacitor (Cp1, not shown), so that the energy of 1 panel capacitor (Cp1, not shown) is recovered to the source capacitor for energy supply / recovery As a result, the voltage level of the scan electrode Y1 of the one panel capacitor Cp1 (not shown) gradually decreases to the base voltage.
다음으로, 제 2스위치(Q2)와 기저 스위치(Qd)를 턴온하면, 기저 전압원(GND) - 기저 스위치(Qd) - 제 2스위치(Q2) - 1 패널 캐패시터(Cp1, 도시하지 않음) - 기저 전압원(GND)을 연결하는 전류 루프가 형성되어, 1 패널 캐패시터(Cp1, 도시하지 않음)의 스캔 전극(Y1)은 기저 전압 레벨을 유지한다. 이러한 스위칭 동작을 통하여 하나의 서스테인 펄스(SUSP)를 구현한다.Next, when the second switch Q2 and the base switch Qd are turned on, the base voltage source GND-base switch Qd-second switch Q2-1 panel capacitor Cp1 (not shown)-base A current loop connecting the voltage source GND is formed so that the scan electrode Y1 of the one panel capacitor Cp1 (not shown) maintains the base voltage level. Through this switching operation, one sustain pulse (SUSP) is realized.
이상에서, 도 7의 1 스캔 전극(Y1)에 구동 펄스들이 공급되는 과정을 설명하였다.In the above, the process of supplying the driving pulses to the one scan electrode Y1 of FIG. 7 has been described.
이러한 스캔 구동부는 제 3 스위치(Q3)와 스캔 전극(Y) 사이에 설치된 제 1 역전류 차단 다이오드(D1) 및 제 4 스위치(Q4)와 스캔 전극(Y) 사이에 설치된 제 2 역전류 차단 다이오드(D2)를 포함하도록 하는 것이 바람직하다. 이와 같이 함으로써, 에너지 공급/회수용 소스 캐패시터로부터 패널 캐패시터(Cp, 도시하지 않음)로 에너지를 공급할 때, 제 1 역전류 차단 다이오드(D1)가 서스테인 전압원(Vs)으로부터 에너지 공급/회수용 소스 캐패시터로(Cs)의 역전류의 흐름을 차단한다. 또한, 패널 캐패시터(Cp, 도시하지 않음)로부터 에너지 공급/회수용 소스 캐패시터(Cs)로 에너지를 회수할 때, 제 2 역전류 차단 다이오드(D2)가 에너지 공급/회수용 소스 캐패시터(Cs)로부터 기저 전압원(GND)으로의 역전류의 흐름을 차단한다.The scan driver includes a first reverse current blocking diode D1 provided between the third switch Q3 and the scan electrode Y, and a second reverse current blocking diode provided between the fourth switch Q4 and the scan electrode Y. It is preferable to include (D2). In this way, when supplying energy from the energy supply / recovery source capacitor to the panel capacitor Cp (not shown), the first reverse current blocking diode D1 supplies the energy supply / recovery source capacitor from the sustain voltage source Vs. Block the flow of reverse current in the furnace (Cs). Further, when energy is recovered from the panel capacitor Cp (not shown) to the energy supply / recovery source capacitor Cs, the second reverse current blocking diode D2 is discharged from the energy supply / recovery source capacitor Cs. Block the flow of reverse current to the ground voltage source (GND).
이러한 스캔 구동부에 포함된 제 1 내지 제 4 스위치(Q4)와 제 1 내지 제 2 역전류 차단 다이오드(D2)는 전체 스캔 전극의 수만큼 집적되도록 하는 것이 바람직하다.The first to fourth switches Q4 and the first to second reverse current blocking diodes D2 included in the scan driver may be integrated as many as the total number of scan electrodes.
또한, 제 1 내지 제 4 스위치(Q4) 및 제 1 내지 제 2 역전류 차단 다이오드(D2)가 집적되어 하나의 스캔 전극(Y)을 구동하는 하나의 단위 스위칭부(S)를 이루고, 단위 스위칭부가 k개 집적되어 k개의 스캔 전극을 구동하는 하나의 집적 회로부(도시하지 않음)를 이루고, 집적 회로부가 m개 모여 n(n=mk)개의 스캔 전극을 구 동하는 스캔 구동부를 이루도록 하는 것이 바람직하다. 예를 들어, 단위 스위칭부(S)가 60개 집적되어 60개의 스캔 전극을 구동하는 하나의 집적 회로부를 이루고, 집적 회로부가 20개 모여 1200개의 스캔 전극을 구동하는 것이다. 이와 같이, 스캔 구동부를 이루는 구동 소자들을 집적회로부에 집적하여 사용함으로써, 플라즈마 표시장치의 제조비용을 절감한다.In addition, the first to fourth switches Q4 and the first to second reverse current blocking diodes D2 are integrated to form one unit switching unit S for driving one scan electrode Y and unit switching. It is preferable that the additional k are integrated to form one integrated circuit unit (not shown) for driving k scan electrodes, and the m integrated circuit units are formed to form a scan driver for driving n (n = mk) scan electrodes. Do. For example, 60 unit switching units S are integrated to form one integrated circuit unit for driving 60 scan electrodes, and 20 integrated circuit units are collected to drive 1200 scan electrodes. As such, by using the driving elements forming the scan driver in an integrated circuit unit, the manufacturing cost of the plasma display device is reduced.
한편 도 7 또는 도 8에 도시된 바와 같이, 스캔 구동부는 스캔 전극별로 또는 각 집적 회로부에 연결된 스캔 전극그룹별로 서브 필드의 개시시점을 다르게 조절하는 것이 바람직하다. 이와 같이 함으로써, 시간적인 측면에서의 구동마진을 확보하는 한편, 서스테인 시간을 충분히 확보하여 계조 표현력을 향상시키고 이에 따라 고해상도의 플라즈마 표시장치를 구현할 수 있다.As shown in FIG. 7 or FIG. 8, it is preferable that the scan driver adjusts the starting point of the subfield differently for each scan electrode or for each scan electrode group connected to each integrated circuit unit. In this way, it is possible to secure a driving margin in terms of time, and to sufficiently secure the sustain time, thereby improving gray scale expressive power, thereby implementing a high resolution plasma display device.
서스테인 구동부(44)는 타이밍 콘트롤러(45)의 제어 하에 어드레스 기간을 포함하는 기간 동안 서스테인 전압(Vs)레벨의 바이어스 전압을 서스테인 전극(Z)에 공급한 후, 서스테인 기간 동안 스캔 구동부(43)와 교대로 동작하여 서스테인 펄스를 서스테인 전극(Z)에 공급한다.The sustain
타이밍 콘트롤러(45)는 수직/수평 동기신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(CTRX,CTRY,CTRZ)를 발생하고 그 타이밍 제어신호(CTRX,CTRY,CTRZ)를 해당 구동부(41,43,44)에 공급함으로써 각 구동부(41,43,44)를 제어한다. 데이터 구동부(41)에 인가되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 구동부(43)에 인가되는 타이 밍 제어신호(CTRY)에는 스캔 구동부(43) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 서스테인 구동부(44)에 인가되는 타이밍 제어신호(CTRZ)에는 서스테인 구동부(44) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.The
구동전압 발생부(46)는 서스테인 전압(Vs), 스캔 전압(-Vy), 스캔 기준 전압(Vsc), 데이터 전압(Va) 등을 포함하는 각 구동부(41,43,44)에서 필요로 하는 각종 구동 전압들을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.The driving
이상에서 상세히 설명한 바와 같이 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 스캔 구동부를 구현하는 회로를 단순화하여 제조비용을 절감하고, 시간적인 측면에서의 구동마진을 확보하는 한편, 서스테인 시간을 충분히 확보하여 계조 표현력을 향상시키고 이에 따라 고해상도를 구현할 수 있다.As described above, the plasma display device according to the first embodiment of the present invention simplifies the circuit for implementing the scan driver to reduce manufacturing costs, secure driving margin in terms of time, and sufficiently sustain the sustain time. It is possible to improve the gray scale expressive power, thereby realizing high resolution.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 스캔 구동부를 나타낸 도이고, 도 7 및 도 8은 본 발명의 실시 예에 따른 구동파형들을 나타낸 도이다.6 is a diagram illustrating a scan driver of a plasma display device according to a second exemplary embodiment of the present invention, and FIGS. 7 and 8 are diagrams illustrating driving waveforms according to an exemplary embodiment of the present invention.
이하에서는 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구성요소 중 제 1 실시 예와 중복되는 구성요소에 대한 설명은 상술한 제 1 실시 예에 대한 설명으로 대체하고, 제 1 실시 예와 비교하여 차이가 있는 특징적인 사항을 위주로 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치를 설명한다.Hereinafter, descriptions of components overlapping with those of the first embodiment of the components of the plasma display device according to the second embodiment of the present invention will be replaced with the description of the first embodiment, and compared with the first embodiment. The plasma display device according to the second embodiment of the present invention will be described based on the characteristic matters having a difference.
도 6 내지 도 8에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 서스테인 전극(도시하지 않음) 및 복수의 스캔 전극그룹(Yg1 내지 Ygm)으로 나누어진 스캔 전극을 포함한 플라즈마 디스플레이 패널(도시하지 않음)과, 각 스캔 전극그룹(Yg1 내지 Ygm)에 서스테인 전압(Vs) 및 스캔 기준 전압(Vsc)의 공급을 제어하는 제 1 스위치(Q1)와 각 스캔 전극그룹(Yg1 내지 Ygm)에 기저 전압(GND) 및 스캔 전압(-Vy)의 공급을 제어하는 제 2 스위치(Q2)가 각각 스캔 전극그룹(Yg1 내지 Ygm)에 포함된 스캔 전극의 수만큼 집적되어 있는 스캔 전극그룹 구동부(Sg1 내지 Sgm)를 포함한다.6 to 8, a plasma display device according to a second embodiment of the present invention includes a plasma including a sustain electrode (not shown) and scan electrodes divided into a plurality of scan electrode groups Yg1 to Ygm. A display panel (not shown), a first switch Q1 for controlling the supply of the sustain voltage Vs and the scan reference voltage Vsc to each scan electrode group Yg1 to Ygm, and each scan electrode group Yg1 to The second electrode Q2 for controlling the supply of the base voltage GND and the scan voltage -Vy to Ygm) is integrated as many as the number of scan electrodes included in the scan electrode groups Yg1 to Ygm, respectively. The driving unit Sg1 to Sgm are included.
상술한 제 1 실시 예와 비교하여 차이점은 스캔 전극을 복수개의 스캔 전극그룹(Yg1 내지 Ygm)으로 분할하고, 각 스캔 전극그룹(Yg1 내지 Ygm)별로 독립적으로 구동한다는 점이다. 예를 들어, 1200개의 스캔 전극을 각각 60개의 스캔 전극을 포함하는 20개의 스캔 전극그룹(Yg1 내지 Yg20)으로 나누고, 20개의 스캔 전극그룹(Yg1 내지 Yg20)을 20개의 스캔 전극그룹 구동부(Sg1 내지 Sg20)로 구동하는 것이다.Compared with the first embodiment described above, the difference is that the scan electrode is divided into a plurality of scan electrode groups Yg1 to Ygm and driven independently for each scan electrode group Yg1 to Ygm. For example, 1200 scan electrodes are divided into 20 scan electrode groups Yg1 to Yg20 each including 60 scan electrodes, and 20 scan electrode groups Yg1 to Yg20 are divided into 20 scan electrode group drivers Sg1 to 20. Sg20).
이때, 각 스캔 전극그룹 구동부(Sg1 내지 Sg20)에 포함되어 에너지의 공급 또는 회수를 제어하는 제 3 스위치(Q3)와 제 4 스위치(Q4)는 스캔 전극그룹 구동부(Sg1 내지 Sg20)마다 각각 하나씩 설치하여 플라즈마 표시장치의 제조비용을 절감할 수 있다.At this time, each of the third switch Q3 and the fourth switch Q4 included in each scan electrode group driver Sg1 to Sg20 to control the supply or recovery of energy is provided for each scan electrode group driver Sg1 to Sg20. The manufacturing cost of the plasma display device can be reduced.
이러한 제 3 스위치(Q3)와 제 4 스위치(Q4)의 기능을 1 스캔 전극그룹 구동 부(Sg1)를 예로 들어 설명하면, 1 스캔 전극그룹 구동부(Sg1)에 포함된 단위 스위칭부들(S1 내지 Sk)에 설치된 제 1 역전류 차단 다이오드(D11 내지 D1k) 및 제 2 역전류 차단 다이오드(D21 내지 D2k)에 의해 각 스캔 전극별(Y1 내지 Yk)로 에너지의 공급/회수를 제어하는 것이다.The function of the third switch Q3 and the fourth switch Q4 will be described by taking the one scan electrode group driver Sg1 as an example, and the unit switching units S1 to Sk included in the one scan electrode group driver Sg1. The first reverse current blocking diodes (D11 to D1k) and the second reverse current blocking diodes (D21 to D2k) installed in the C-type control the supply / recovery of energy for each scan electrode (Y1 to Yk).
한편 도 7 또는 도 8에 도시된 바와 같이, 스캔 구동부는 스캔 전극별(Y1 내지 Yn로) 또는 각 스캔 전극그룹 구동부(Sg1 내지 Sgm)에 연결된 스캔 전극그룹(Yg1 내지 Ygm)별로 서브 필드의 개시시점을 다르게 조절하는 것이 바람직하다. 이와 같이 함으로써, 시간적인 측면에서의 구동마진을 확보하는 한편, 서스테인 시간을 충분히 확보하여 계조 표현력을 향상시키고 이에 따라 고해상도의 플라즈마 표시장치를 구현할 수 있다.As shown in FIG. 7 or FIG. 8, the scan driver starts the subfield for each scan electrode (Y1 to Yn) or for each scan electrode group Yg1 to Ygm connected to each scan electrode group driver Sg1 to Sgm. It is desirable to adjust the viewpoint differently. In this way, it is possible to secure a driving margin in terms of time, and to sufficiently secure the sustain time, thereby improving gray scale expressive power, thereby implementing a high resolution plasma display device.
이상에서 상세히 설명한 바와 같이 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 스캔 구동부를 구현하는 회로를 단순화하여 제조비용을 절감하고, 시간적인 측면에서의 구동마진을 확보하는 한편, 서스테인 시간을 충분히 확보하여 계조 표현력을 향상시키고 이에 따라 고해상도를 구현할 수 있다.As described in detail above, the plasma display device according to the second exemplary embodiment of the present invention simplifies the circuit for implementing the scan driver to reduce manufacturing costs, secure driving margin in terms of time, and sufficiently sustain the sustain time. It is possible to improve the gray scale expressive power, thereby realizing high resolution.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보 다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all aspects, and the scope of the present invention is indicated by the following claims rather than the foregoing detailed description, and the meanings of the claims and All changes or modifications derived from the scope and equivalent concepts thereof should be construed as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 스캔 구동부를 구현하는 회로를 단순화하여 플라즈마 표시정치의 제조비용을 절감하는 효과가 있다.As described in detail above, according to the present invention, there is an effect of reducing the manufacturing cost of the plasma display politics by simplifying a circuit implementing the scan driver.
또한 시간적인 측면에서의 구동마진을 확보하는 효과가 있다.In addition, there is an effect of securing the driving margin in terms of time.
또한 서스테인 시간을 충분히 확보하여 계조 표현력을 향상시키고 이에 따라 고해상도를 구현하는 효과가 있다.In addition, it is effective to secure the sustain time sufficiently to improve the gray scale expressive power and thereby to implement high resolution.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060007509A KR100765528B1 (en) | 2006-01-24 | 2006-01-24 | Plasma Display Apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060007509A KR100765528B1 (en) | 2006-01-24 | 2006-01-24 | Plasma Display Apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070077745A KR20070077745A (en) | 2007-07-27 |
| KR100765528B1 true KR100765528B1 (en) | 2007-10-10 |
Family
ID=38502255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060007509A KR100765528B1 (en) | 2006-01-24 | 2006-01-24 | Plasma Display Apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100765528B1 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09251278A (en) * | 1996-03-14 | 1997-09-22 | Fujitsu Ltd | Ac type plasma display panel driving circuit and plasma display device |
| KR19990086992A (en) * | 1998-05-19 | 1999-12-15 | 아끼구사 나오유끼 | Plasma display device |
| KR20010046350A (en) * | 1999-11-12 | 2001-06-15 | 박종섭 | Method for driving plasma display panel |
| KR20020006595A (en) * | 2000-07-13 | 2002-01-23 | 데니스 에이치. 얼백 | Method for controlling light emission of a matrix display in a display period and apparatus for carrying out the method |
| KR20020016199A (en) * | 2000-08-24 | 2002-03-04 | 구자홍 | Low Voltage Address Driving Method of Plasma Display Panel |
| KR20020088176A (en) * | 2001-05-18 | 2002-11-27 | 주식회사 유피디 | Driving Circuit for AC-type Plasma Display Panel |
| KR20030046059A (en) * | 2001-12-04 | 2003-06-12 | 엘지전자 주식회사 | Energy recovering circuit |
| KR20050044971A (en) * | 2003-11-08 | 2005-05-16 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
-
2006
- 2006-01-24 KR KR1020060007509A patent/KR100765528B1/en not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09251278A (en) * | 1996-03-14 | 1997-09-22 | Fujitsu Ltd | Ac type plasma display panel driving circuit and plasma display device |
| KR19990086992A (en) * | 1998-05-19 | 1999-12-15 | 아끼구사 나오유끼 | Plasma display device |
| KR20010046350A (en) * | 1999-11-12 | 2001-06-15 | 박종섭 | Method for driving plasma display panel |
| KR20020006595A (en) * | 2000-07-13 | 2002-01-23 | 데니스 에이치. 얼백 | Method for controlling light emission of a matrix display in a display period and apparatus for carrying out the method |
| KR20020016199A (en) * | 2000-08-24 | 2002-03-04 | 구자홍 | Low Voltage Address Driving Method of Plasma Display Panel |
| KR20020088176A (en) * | 2001-05-18 | 2002-11-27 | 주식회사 유피디 | Driving Circuit for AC-type Plasma Display Panel |
| KR20030046059A (en) * | 2001-12-04 | 2003-06-12 | 엘지전자 주식회사 | Energy recovering circuit |
| KR20050044971A (en) * | 2003-11-08 | 2005-05-16 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070077745A (en) | 2007-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100692812B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100747168B1 (en) | Driving Apparatus and Method for Plasma Display Panel | |
| KR100667570B1 (en) | Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof | |
| KR20070087706A (en) | Plasma display apparatus and driving method thereof | |
| JP5046655B2 (en) | Plasma display device | |
| KR20060078562A (en) | Plasma display and driving method thereof | |
| KR100765528B1 (en) | Plasma Display Apparatus | |
| EP1780699A2 (en) | Plasma display apparatus and method of driving the same | |
| KR100747269B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100680226B1 (en) | Plasma display and driving method thereof | |
| KR100692811B1 (en) | Method and apparatus for driving plasma display panel | |
| KR100692036B1 (en) | Plasma display apparatus | |
| EP1760683A2 (en) | Plasma display apparatus and method of driving the same | |
| KR20070062360A (en) | Plasma display apparatus | |
| KR100793038B1 (en) | Plasma Display Apparatus | |
| KR100658343B1 (en) | Plasma display apparatus and driving method thereof | |
| KR100667321B1 (en) | Plasma display apparatus and driving method thereof | |
| KR100658357B1 (en) | Plasma display apparatus and driving method thereof | |
| KR100747321B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100784530B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100681018B1 (en) | Plasma display apparatus and driving method thereof | |
| KR20070004391A (en) | Plasma display apparatus and driving method thereof | |
| KR100705280B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100747206B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR20070024854A (en) | Plasma display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |