KR100761224B1 - Apparatus for measuring effective channel length and the method for measuring effective channel length using the same - Google Patents

Apparatus for measuring effective channel length and the method for measuring effective channel length using the same Download PDF

Info

Publication number
KR100761224B1
KR100761224B1 KR1020060082646A KR20060082646A KR100761224B1 KR 100761224 B1 KR100761224 B1 KR 100761224B1 KR 1020060082646 A KR1020060082646 A KR 1020060082646A KR 20060082646 A KR20060082646 A KR 20060082646A KR 100761224 B1 KR100761224 B1 KR 100761224B1
Authority
KR
South Korea
Prior art keywords
capacitance
measuring
channel length
effective channel
gate
Prior art date
Application number
KR1020060082646A
Other languages
Korean (ko)
Inventor
김철수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060082646A priority Critical patent/KR100761224B1/en
Application granted granted Critical
Publication of KR100761224B1 publication Critical patent/KR100761224B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

An apparatus and a method for measuring an effective channel length is provided to measure capacitance by connecting a source/drain and a bulk with a high terminal and connecting a gate with a low terminal. An automatic measuring system(430) has a chuck and a terminal for testing a substrate put on the chuck. A high terminal(427) and a low terminal(429) are connected to a voltage measuring unit(425) and a capacitance measuring unit(420) for the substrate. A switching matrix(437) selectively connects the voltage measuring unit and the capacitance measuring unit are selectively connected to the automatic measuring system through the high terminal and the lower terminal.

Description

유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이 측정방법{ Apparatus for Measuring Effective Channel Length and the Method for Measuring Effective Channel Length using the same}Apparatus for Measuring Effective Channel Length and the Method for Measuring Effective Channel Length using the same}

도 1은 마스크채널길이(Mask Channel Length)와 유효채널길이(Effective Channel Length)의 차이를 나타내는 도면.1 is a diagram illustrating a difference between a mask channel length and an effective channel length.

도 2는 본 발명의 제1 실시예에 따른 유효채널길이 측정장치의 구성의 개략도.2 is a schematic diagram of a configuration of an effective channel length measuring apparatus according to a first embodiment of the present invention;

도 3은 본 발명의 제2 실시예에 따른 유효채널길이 측정방법에 의해 벌크(Bulk)/소스(Source)/드레인(Drain)과 게이트(Gate)의 커패시턴스(Capacitance)(Cbsd)값을 측정하는 도면.FIG. 3 shows capacitance (C bsd ) values of bulk / source / drain and gate by an effective channel length measurement method according to a second embodiment of the present invention. Drawing.

도 4는 본 발명의 제2 실시예에 따른 유효채널길이 측정방법에 의해 벌크(Bulk)와 게이트(Gate)의 커패시턴스(Capacitance)(Cb)값을 측정하는 도면.4 is a diagram for measuring capacitance (C b ) values of bulk and gate by an effective channel length measuring method according to a second embodiment of the present invention;

도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 유효채널길이 측정방법의 순서도.5A and 5B are flowcharts illustrating an effective channel length measuring method according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

110: 기판(벌크) 120: 소스110: substrate (bulk) 120: source

130: 드레인 140: 게이트 절연막130: drain 140: gate insulating film

150: 게이트 410: 제어컴퓨터150: gate 410: control computer

420: LCR 미터 425: 전류측정기420: LCR meter 425: current meter

430: 자동측정 시스템430: automatic measurement system

본 발명은 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이 측정방법에 관한 것이다.The present invention relates to an effective channel length measuring apparatus and an effective channel length measuring method using the apparatus.

도 1은 마스크채널길이(Mask Channel Length)와 유효채널길이(Effective Channel Length)의 차이를 나타내는 도면이다.1 is a diagram illustrating a difference between a mask channel length and an effective channel length.

CMOS 기술에서 채널길이(Channel Length)는 숏채널 디자인(Short Channel Design)과 프로세스 모니터링(Process Monitoring), 서킷 모델(Circuit Model)의 성능(Performance)예측을 하는데 중요 파라미터(Parameter)이다. In CMOS technology, channel length is an important parameter for predicting the performance of short channel design, process monitoring, and circuit model.

그런데, Channel Length가 마스크(Mask)에 그려진 마스크채널길이(Mask Channel Length)(Lmask)와 전기적인 유효채널길이(Effective Channel Length)(Leff)의 차이가 있어 이를 정확하게 알아내는 것이 중요하다. However, Channel Length mask channel length drawn on the mask (Mask) (Mask Channel Length) (L mask) and it is a difference in the electrical effective channel length (Effective Channel Length) (L eff ) , it is important to find out exactly this.

이 차이는 ΔL이고, 이들의 관계는 아래와 같다.This difference is ΔL, and their relationship is as follows.

Leff = Lmask - ΔLL eff = L mask ΔL

여기서 전기적인 Channel Length가 Effective Channel Length이고, 디바이스(Device)의 실제 Channel Length가 되는 것이다.The electrical channel length is the effective channel length, and the actual channel length of the device.

이 Parameter를 추출하는 방법으로 드레인 커런트 방법(Drain Current Method)와 캐패시턴스 방법(Capacitance Method) 등이 있으나,As a method of extracting this parameter, there are a drain current method and a capacitance method.

게이트 전압(Gate Voltage)에 의한 모빌러티(Mobility)의 심한 변동, 게이트 전극(Gate Oxide)(40)의 터널링(Tunneling), 폴리디플리션(Poly Depletion) 등에 의해 커런트 소스(Current Source)가 생김으로 인해 정확한 값을 추출하는 것이 어렵다.Current source is generated by severe fluctuation of mobility due to gate voltage, tunneling of gate electrode 40, poly depletion, etc. This makes it difficult to extract the exact value.

또한, 본 발명에서 제시하는 커패시턴스방법(Capacitance Method)에서 보통 게이트(Gate)(50)를 하이(High) 단자, 소스(Source)(20)와 드레인(Drain)(30)을 쇼트(short)시켜 로우(Low) 단자에 연결하고 기판(Bulk)(10)을 그라운드(ground)로 유지하면서 Capacitance를 측정한다. 이런 경우에 Low 단자에 Ground영역에서부터 들어오는 노이즈(Noise) 성분으로 인해 Capacitance이 왜곡되는 현상이 발생한다. In addition, in the capacitance method proposed in the present invention, the gate 50 is usually shorted by the high terminal, the source 20, and the drain 30 shorted. Capacitance is measured while being connected to the low terminal and keeping the substrate 10 at ground. In this case, the capacitance is distorted due to the noise component coming from the ground region at the low terminal.

본 발명은 수작업을 통해 셋팅(Setting)한 수동시스템(Manual System)을 이용하여 측정한 Capacitance를 이용하여 Effective Channel Length를 추출하는 방법을 개선하여 자동화 측정 장비에 사용할 수 있는 측정 프로그램(Program)에 적용되도록 고안된 측정 자동화 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이 측정방법을 제공하고자 한다.The present invention is applied to a measurement program that can be used in automated measurement equipment by improving a method of extracting an effective channel length by using a capacitance measured using a manual system set by hand. It is intended to provide a measuring automation effective channel length measuring apparatus designed to be effective and effective channel length measuring method using the apparatus.

또한, 본 발명은 기존의 반도체소자에서 Effective Channel Length를 추출하 는 Capacitance Method를 수정하여 트랜지스터(Transistor)의 게이트 리키지(Gate Leakage)를 제거할 수 있는 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이 측정방법을 제공하고자 한다.In addition, the present invention is an effective channel length measuring device that can remove the gate leakage of the transistor (Modification Method) to extract the effective channel length in the conventional semiconductor device and effective using the device To provide a channel length measurement method.

또한, 본 발명은 소스(Source), 드레인(Drain)과 기판(Bulk)을 숏트(Short)시켜 게이트(Gate) 사이의 Capacitance를 측정한 다음 기판(Bulk)과 게이트 사이의 Capacitance를 측정하여 차감하므로서 소스, 드레인과 게이트 사이의 Capacitance를 추출할 수 있는 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이 측정방법을 제공하고자 한다.In addition, the present invention measures the capacitance between the gate by shorting the source, drain, and the substrate, and then measures the capacitance between the substrate and the gate, thereby subtracting it. An effective channel length measuring apparatus capable of extracting capacitance between a source, a drain, and a gate, and an effective channel length measuring method using the apparatus, are provided.

상기의 목적을 달성하기 위한 본 발명에 따른 유효채널길이 측정장치는 게이트, 소스 및 드레인이 형성된 기판의 유효채널길이 측정장치에 있어서, An effective channel length measuring apparatus according to the present invention for achieving the above object is in the effective channel length measuring apparatus of a substrate having a gate, a source and a drain,

상기 기판이 안착되는 척과 상기 기판에 대한 테스팅 단자를 구비한 자동측정시스템; 상기 기판의 전류를 측정하는 장치; 상기 기판의 커패시턴스를 측정하는 장치; 상기 전류측정 장치와 상기 커패시턴스 측정장치에 연결된 하이(High)단자 및 로우(Low) 단자; 상기 하이(High)단자 및 로우(Low) 단자를 통해 전압측정 장치와 상기 커패시턴스 측정장치를 선택적으로 상기 자동측정시스템에 연결시켜 주는 스위칭 매트릭스; 및 상기 자동측정시스템, 전압측정 장치, 상기 커패시턴스 측정장치 및 상기 스위칭 매트릭스를 제어하는 제어컴퓨터;를 포함하는 것을 특징으로 한다.An automatic measurement system having a chuck on which the substrate is seated and a testing terminal for the substrate; An apparatus for measuring a current of the substrate; An apparatus for measuring capacitance of the substrate; A high terminal and a low terminal connected to the current measuring device and the capacitance measuring device; A switching matrix for selectively connecting the voltage measuring device and the capacitance measuring device to the automatic measuring system through the high terminal and the low terminal; And a control computer for controlling the automatic measuring system, the voltage measuring device, the capacitance measuring device, and the switching matrix.

또한, 상기의 목적을 달성하기 위한 본 발명에 따른 유효채널길이 측정방법 은 게이트, 소스 및 드레인이 형성된 기판을 소정의 유효채널길이 측정장치에 로딩하는 단계; 상기 기판의 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역의 상기 소스, 드레인, 기판(벌크)과 상기 게이트와의 리키지성분이 제거된 제1 수정커패시턴스를 측정하는 단계; 상기 기판의 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역의 상기 기판(벌크)과 상기 게이트와의 리키지성분이 제거된 제2 수정커패시턴스를 측정하는 단계; 상기 제1 수정커패시턴스와 상기 제2 수정커패시턴스를 이용하여 오버랩 커패시턴스를 측정하는 단계; 및 상기 오버랩 커패시턴스를 이용하여 유효채널길이 측정하는 단계;를 포함하는 것을 특징으로 한다.In addition, an effective channel length measuring method according to the present invention for achieving the above object comprises the steps of loading a substrate having a gate, source and drain formed in a predetermined effective channel length measuring apparatus; Measuring a first quartz capacitance from which a leakage component between the source, the drain, the substrate (bulk), and the gate of the inversion region and the accumulation region of the substrate is removed; Measuring a second quartz capacitance from which a leakage component between the substrate (bulk) and the gate in the inversion region and the accumulation region of the substrate is removed; Measuring an overlap capacitance using the first quartz capacitance and the second quartz capacitance; And measuring an effective channel length using the overlap capacitance.

이와 같은 본 발명에 의하면 Effective Channel Length를 추출하는 데 있어 사용하는 Capacitance Method에서 Source/Drain, Bulk를 High단자로 연결하고 Gate를 Low단자로 연결하여 Capacitance(Cbsd)를 측정함으로써 Bulk 단자를 다른 단자를 이용하여 Ground로 유지할 필요가 없으며, Bulk단자와 Gate 단자를 High, Low단자에 연결하여 Capacitance(Cb)를 측정하여 Gate와 Source/Drain 간의 Capacitance를 손쉽게 구할 수 있는 장점이 있다.According to the present invention as described above by connecting the source / drain, bulk to the high terminal and the gate to the low terminal in the Capacitance Method used to extract the effective channel length by measuring the capacitance (C bsd ) the other terminal of the bulk terminal There is no need to keep it as Ground by using. It has the advantage that Capacitance between Gate and Source / Drain can be easily obtained by measuring Capacitance (C b ) by connecting Bulk terminal and Gate terminal to High and Low terminals.

이하, 본 발명의 실시예에 따른 유효채널 측정장치 및 그 장치를 이용한 유효채널길이 측정방법을 상세히 설명한다.Hereinafter, an effective channel measuring apparatus and an effective channel length measuring method using the apparatus according to an embodiment of the present invention will be described in detail.

(실시예 1)(Example 1)

도 2는 본 발명의 제1 실시예에 따른 유효채널길이 측정장치의 구성의 개략도이다.2 is a schematic diagram of a configuration of an effective channel length measuring apparatus according to a first embodiment of the present invention.

본 발명의 제1 실시예에 따른 유효채널길이 측정장치는 자동측정시스템; 전류를 측정하는 장치; 커패시턴스를 측정하는 장치; 스위칭 매트릭스; 및 제어컴퓨터;를 포함할 수 있다.An effective channel length measuring apparatus according to a first embodiment of the present invention includes an automatic measuring system; A device for measuring current; A device for measuring capacitance; Switching matrix; And a control computer.

본 발명의 제1 실시예에 따른 유효채널길이 측정장치는 게이트, 소스 및 드레인이 형성된 기판(110)의 유효채널길이 측정장치에 관한 것이다.An effective channel length measuring apparatus according to a first embodiment of the present invention relates to an effective channel length measuring apparatus of a substrate 110 on which a gate, a source, and a drain are formed.

상기 자동측정시스템(430)은 상기 기판(110)이 안착되는 척(433)과 상기 기판(110)에 대한 테스팅 단자(435)를 구비할 수 있다.The automatic measurement system 430 may include a chuck 433 on which the substrate 110 is seated and a testing terminal 435 for the substrate 110.

상기 기판의 전류를 측정하는 장치(425) 및 상기 기판의 커패시턴스를 측정하는 장치(420)는 종래와 달리 상기 자동측정시스템(430)에 함께 연동할 수 있다.The apparatus 425 for measuring the current of the substrate and the apparatus 420 for measuring the capacitance of the substrate may be linked together with the automatic measurement system 430 unlike the prior art.

이때, 상기 전류측정 장치(425)와 상기 커패시턴스 측정장치(420)에는 하이(High)단자(427) 및 로우(Low) 단자(429)에 의해 상기 자동측정시스템(430)에 전기적으로 연결된다.In this case, the current measuring device 425 and the capacitance measuring device 420 are electrically connected to the automatic measuring system 430 by a high terminal 427 and a low terminal 429.

상기 스위칭 매트릭스(437)는 상기 하이(High)단자(427) 및 로우(Low) 단자(429)를 통해 전압측정 장치와 상기 커패시턴스 측정장치를 선택적으로 상기 자동측정시스템에 연결된다.The switching matrix 437 selectively connects the voltage measuring device and the capacitance measuring device to the automatic measuring system through the high terminal 427 and the low terminal 429.

상기 제어컴퓨터(410)는 상기 자동측정시스템, 전압측정 장치, 상기 커패시턴스 측정장치 및 상기 스위칭 매트릭스를 제어하는 기능을 한다.The control computer 410 functions to control the automatic measuring system, the voltage measuring device, the capacitance measuring device and the switching matrix.

본 발명의 제1 실시예에 따른 유효채널길이 측정장치에 의하면, 수동시스템(Manual System)을 이용하여 추출하던 방법을 자동시스템(Auto System)에 적용함으로써, 측정상에 생길 수 있는 에러(Error)의 요소를 제거하여 정확한 패러미 터(Parameter)를 추출할 수 있는 효과가 있다. According to the effective channel length measuring apparatus according to the first embodiment of the present invention, an error that may occur in measurement by applying a method extracted by using a manual system to an automatic system It is effective to extract the correct parameter by removing the element of.

또한, 종래기술에 따른 수동시스템(Manual System)을 이용한 측정방법은 게이트 리키지(Gate Leakage)를 측정하는 DC Meter와 Capacitance를 측정하는 Capacitor를 분리하여 따로따로 측정해야 하므로 측정상에 어려움과 시간적 경제적 손실이 발생하게 된다. 이에 본 발명의 제1 실시예에 따른 유효채널길이 측정장치는 이러한 문제점을 해결하기 위해 자동시스템(Auto System)에서 사용하는 알로리즘(Algorithm)을 이용하여 측정을 효율적으로 진행할 수 있는 효과가 있다.In addition, the measurement method using a manual system according to the prior art has to measure separately the DC meter for measuring the gate leakage and the capacitor for measuring the capacitance separately. Loss occurs. Accordingly, the effective channel length measuring apparatus according to the first embodiment of the present invention has an effect that the measurement can be efficiently performed by using an algorithm used in an auto system to solve such a problem.

(제2 실시예)(2nd Example)

도 3은 본 발명의 제2 실시예에 따른 유효채널길이 측정방법에 의해 벌크(Bulk)/소스(Source)/드레인(Drain)과 게이트(Gate)의 커패시턴스(Capacitance)(Cbsd)값을 측정하는 도면이며,FIG. 3 shows capacitance (C bsd ) values of bulk / source / drain and gate by an effective channel length measurement method according to a second embodiment of the present invention. It is a drawing to

도 4는 본 발명의 제2 실시예에 따른 유효채널길이 측정방법에 의해 벌크(Bulk)와 게이트(Gate)의 커패시턴스(Capacitance)(Cb)값을 측정하는 도면이다.4 is a view of measuring the capacitance (Capacitance) (C b) of the bulk value (Bulk) and a gate (Gate) by the effective channel length measurement method according to a second embodiment of the present invention.

최근의 테크놀러지(Technology)가 Deep Submicron으로 발전함에 따라 Capacitance Method를 이용하여 Effective Channel Length를 추출하는데 있어 게이트(150)와 소스(120)/드레인(130)의 오버랩(Overlap) Capacitance가 매우 작아 측정상에 어려움이 있다.As technology recently developed into deep submicron, the overlap capacitance between gate 150 and source 120 / drain 130 is very small in extracting effective channel length using capacitance method. There is a difficulty.

또한, 바이어스(Bias)되는 전압에 의해 게이트(150)와 소스(120)/드레인(130) 사이의 커런트 소스(Current Source)가 발생하여 정확한 Overlap Capacitance를 측정할 수 없는 문제가 있다.In addition, a current source between the gate 150 and the source 120 / drain 130 is generated due to the biased voltage, and thus, accurate overlap capacitance cannot be measured.

이것을 해결하기 위해 인버전 영역(Inversion Region)과 어큐뮬레이션 영역(Accumulation Region)에서 기판(Bulk)과 소스(120)/드레인(130)을 연결하여 게이트(150)와 사이의 리키지(Leakage) Capacitance를 측정하고, Capacitance에서 Leakage 성분을 제거하여 순수한 기판(110)/소스(120)/드레인(130)과 게이트(150)의 Capacitance (Cbsd)값을 구하고자 한다.In order to solve this problem, the leakage capacity between the gate 150 and the gate 150 is connected by connecting the substrate and the source 120 and the drain 130 in the inversion region and the accumulation region. the measurement, by removing the component from Capacitance Leakage is to obtain the Capacitance (C bsd) value of a pure substrate 110 / source 120 / drain 130 and the gate 150.

이와 같은 방법을 기판(Bulk)과 게이트(150) 사이에 대해 반복하여 이둘 사이의 Capacitance (Cb)를 구한다. 이 둘을 이용하여 소스(120)/드레인(130)과 게이트(150)의 Overlap Capacitance(Csd)를 얻을 수 있다.This method is repeated between the substrate Bulk and the gate 150 to obtain the capacitance (C b ) between the two. By using these two, the overlap capacitance (C sd ) of the source 120 / drain 130 and the gate 150 can be obtained.

여기서, Effective Channel Length를 구하기 위해서는 Gate Channel Capacitance(Cgc)를 구하여 다음의 관계를 통해 얻을 수 있다.In order to obtain the effective channel length, the gate channel capacitance (C gc ) can be obtained through the following relationship.

Gate Channel Capacitance(Cgc)=Csd _ inv - Csd _ acc =CoxWL=CoxW(Lmask-ΔL)Gate Channel Capacitance (C gc ) = C sd _ inv -C sd _ acc = C ox WL = C ox W (L mask -ΔL)

위 식에서 Width(W)를 고정하고 Length(L)를 변화시키면서 Cgc를 구하여 Cgc = 0 인 Length가 ΔL이다. 이로부터 Effective Channel Length (Leff = Lmask - ΔL)를 추출할 수 있다. Cox는 게이트 절연막(Gate Oxide)의 커패시턴스을 나타낸다.In the above equation, while fixing the width (W) and changing the length (L), C gc is obtained, and the length of C gc = 0 is ΔL. From this, the Effective Channel Length (L eff = L mask ΔL) can be extracted. C ox represents the capacitance of the gate insulating film (Gate Oxide).

이하, 본 발명의 제2 실시예에 따른 유효채널길이 측정방법을 상술한다.Hereinafter, the effective channel length measuring method according to the second embodiment of the present invention will be described in detail.

도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 유효채널길이 측정방법의 순서도이다.5A and 5B are flowcharts illustrating an effective channel length measuring method according to a second embodiment of the present invention.

우선, 게이트(150), 소스(120) 및 드레인(130)이 형성된 기판(110)을 유효채널길이 측정장치에 로딩한다(S 110). 상기 기판은 유효채널길이 측정장치의 자동측정 시스템(430)의 척(433) 상에 놓인다.First, the substrate 110 on which the gate 150, the source 120, and the drain 130 are formed is loaded into the effective channel length measuring apparatus (S110). The substrate is placed on the chuck 433 of the automatic measurement system 430 of the effective channel length measurement device.

다음으로, 상기 기판(110)의 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역에 대한 상기 소스, 드레인, 기판(벌크)과 상기 게이트와의 리키지성분이 제거된 제1 수정커패시턴스를 측정한다(S 120~ S 150).Next, the first quartz capacitance is removed from the source, drain, substrate (bulk) and the gate component for the inversion region and accumulation region of the substrate 110, the first correction capacitance is removed. (S 120-S 150).

상기 제1 수정커패시턴스를 측정하는 단계는 다음과 같다.Measuring the first quartz capacitance is as follows.

우선, 소스 및 드레인, 기판(벌크) 및 게이트의 단자를 연결한다(S 120).First, terminals of a source and a drain, a substrate (bulk), and a gate are connected (S 120).

이때, 도 3과 같이 벌크(Bulk)/소스(Source)/드레인(Drain)에 하이(High)단자를 연결하고, 게이트(Gate)에는 로우(Low) 단자에 연결한다.In this case, as shown in FIG. 3, a high terminal is connected to a bulk / source / drain and a gate is connected to a low terminal.

다음으로, 상기 유효채널길이 측정장치의 전류측정장치를 이용하여 게이트에 Operation Voltage(Vg)를 가하여(Forcing) 인버전(Inversion)영역의 리키지 커런트(Ileak_bsd_inv)와 어큐뮬레이션(Accumlation) 영역의 리키지 커런트(Ileak_bsd_acc)를 측정한다(S 130).Next, an operation voltage (V g ) is applied to the gate using the current measuring device of the effective channel length measuring device (Forcing) and the leakage current (I leak_bsd_inv ) and the accumulation area of the inversion area. The leakage current (I leak_bsd_acc ) of is measured (S 130).

다음으로, 상기 유효채널길이 측정장치의 LCR Meter를 이용하여 상기 소스 및 드레인, 기판(벌크)에는 하이(High)단자를 연결하고, 게이트는 로우(Low) 단자를 연결하여 인버전(Inversion)영역의 커패시턴스(Cbsd_inv)와 어큐뮬레이션(Accumlation) 영역의 커패시턴스(Cbsd_acc)를 측정한다(S 140).Next, a high terminal is connected to the source, drain, and substrate (bulk) by using an LCR meter of the effective channel length measuring device, and a gate is connected to a low terminal to connect an inversion region. the measurement of the capacitance (C bsd_inv) and accumulation (Accumlation) capacitance (C bsd_acc) of the area (S 140).

이때, 상기 LCR Meter는 개별소자에 나타나는 특성 값을 측정하는 장비로서, R(저항), L(인덕턴스), C(캐패시턴스) 등을 측정할 수 있는 측정장비이다.In this case, the LCR meter is a device for measuring characteristic values appearing in individual devices, and is a measuring device capable of measuring R (resistance), L (inductance), C (capacitance), and the like.

다음으로, 상기 인버전(Inversion)영역의 제1 수정커패시턴스(Cbsd_inv_mod)는 Next, the first modification capacitance C bsd_inv_mod of the inversion region is

Cbsd _ inv _ mod=Cbsd _ inv -Ileak _ bsd _ inv×(dV/dt)-1이고,C bsd _ inv _ mod = C bsd _ inv -I leak _ bsd _ inv × (dV / dt) -1

상기 어큐뮬레이션(Accumlation)의 제1 수정커패시턴스(Cbsd_acc_mod)는 The first correction capacitance C bsd_acc_mod of the accumulation is

Cbsd _ acc _ mod=Cbsd _ acc -Ileak _ bsd _ acc×(dV/dt)-1인 것으로 하여 리키지성분이 제거된 제1 수정커패시턴스를 구한다(S 150).C bsd _ acc _ mod = C bsd _ acc It is assumed that -I leak _ bsd _ acc × (dV / dt) -1 to obtain the first correction capacitance from which the liquefied component is removed (S 150).

그 다음으로, 상기 리키지 커런트와 커패시턴스를 이용하여 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역에 대한 상기 기판(벌크)과 상기 게이트와의 리키지성분이 제거된 제2 수정커패시턴스를 측정하는 단계를 진행한다(S 160 ~ S 190).Subsequently, the second correction capacitance of the substrate and the gate with respect to the inversion region and the accumulation region is removed using the liquid current and the capacitance. Proceed to step (S 160 ~ S 190).

우선, 상기 기판(벌크) 및 게이트의 단자를 연결한다(S 160).First, terminals of the substrate (bulk) and the gate are connected (S 160).

이때, 이때, 도 4와 같이 벌크(Bulk)에 하이(High)단자를 연결하고, 게이트(Gate)에는 로우(Low) 단자를 연결한다.At this time, as shown in FIG. 4, a high terminal is connected to a bulk and a low terminal is connected to a gate.

다음으로, 상기 유효채널길이 측정장치의 전류측정장치를 이용하여 게이트에 Operation Voltage(Vg)를 가하여(Forcing) 인버전(Inversion)영역의 리키지 커런트(Ileak_b_inv)와 어큐뮬레이션(Accumlation) 영역의 리키지 커런트(Ileak_b_acc)를 측정한다(S 170).Next, an operation voltage (V g ) is applied to a gate by using a current measuring device of the effective channel length measuring device (I leak_b_inv ) and an accumulation area of an inversion area. The leakage current (I leak_b_acc ) of is measured (S 170).

다음으로, 상기 유효채널길이 측정장치의 LCR Meter를 이용하여 상기 기판 (벌크)에는 하이(High)단자를 연결하고, 게이트는 로우(Low) 단자를 연결하여 인버전(Inversion)영역의 커패시턴스(Cb_inv)와 어큐뮬레이션(Accumlation) 영역의 커패시턴스(Cb_acc)를 측정한다(S 180).Next, a high terminal is connected to the substrate (bulk) using a LCR meter of the effective channel length measuring device, and a gate is connected to a low terminal to connect a capacitance C of an inversion region. b_inv) and the capacitance C b_acc of the accumulation region are measured ( S180 ).

다음으로, 상기 인버전(Inversion)영역의 제2 수정커패시턴스(Cb_inv_mod)는 Next, the second modification capacitance C b_inv_mod of the inversion region is

Cb _ inv _ mod=Cb _ inv -Ileak _b_ inv×(dV/dt)-1이고,C b _ inv _ mod = C b _ inv -I leak _b_ inv × (dV / dt) -1 ,

상기 어큐뮬레이션(Accumlation)의 제2 수정커패시턴스(Cb_acc_mod)는 The second correction capacitance C b_acc_mod of the accumulation is

Cb _ acc _ mod=Cb _ acc -Ileak _b_ acc×(dV/dt)-1인 것으로 하여 리키지성분이 제거된 제2 수정커패시턴스를 구한다(S 190).C b _ acc _ mod = C b _ acc The second quartz capacitance from which the liquefied component has been removed is determined as -I leak _b_ acc x (dV / dt) -1 (S 190).

그 다음으로, 상기 제1 수정커패시턴스와 상기 제2 수정커패시턴스를 이용하여 오버랩 커패시턴스를 측정한다(S 200).Next, the overlap capacitance is measured using the first quartz capacitance and the second quartz capacitance (S200).

상기 오버랩 커패시턴스를 측정하는 단계는  Measuring the overlap capacitance

인버전(Inversion)영역의 오버랩 커패시턴스(Csd_inv)는, The overlap capacitance C sd_inv of the inversion region is

Csd _ inv =Cbsd _ inv _ mod - Cb _ inv _ mod이고,C sd _ inv = C bsd _ inv _ mod -C b _ inv _ mod ,

어큐뮬레이션(Accumlation)의 오버랩 커패시턴스(Csd_acc)는,Accumulation's overlap capacitance (C sd_acc ) is

Csd _ acc =Cbsd _ acc _ mod - Cb _ acc _ mod 인 것으로 하여 오버랩 커패시턴스를 구한다.C sd _ acc = C bsd _ acc _ mod -C b _ acc _ mod The overlap capacitance is calculated as.

이후, 앞서 기술한 바와 같이, Effective Channel Length를 구하기 위해서는 Gate Channel Capacitance(Cgc)를 구한다(S 210).Subsequently, as described above, in order to obtain the effective channel length, the gate channel capacitance (C gc ) is obtained (S 210).

Gate Channel Capacitance(Cgc)=Csd _ inv - Csd _ acc=CoxWL=CoxW(Lmask-ΔL)Gate Channel Capacitance (C gc ) = C sd _ inv -C sd _ acc = C ox WL = C ox W (L mask -ΔL)

그 다음, 위 식에서 Width(W)를 고정하고 Length(L)를 변화시키면서 Cgc를 구하는 과정을 반복한다(S 220).Then, fixing the Width (W) in the above equation and repeating the process to find the C gc while changing the Length (L) (S 220).

그 다음, Gate Channel Capacitance(Cgc)=Csd _ inv - Csd _ acc =CoxWL=CoxW(Lmask-ΔL) 식에서 Width(W)를 고정하고 Length(L)를 변화시키면서 Cgc를 구하여 Cgc = 0 인 Length가 ΔL이다. 이로부터 Effective Channel Length (Leff = Lm - ΔL)를 추출할 수 있다.Then, Gate Channel Capacitance (C gc ) = C sd _ inv -C sd _ acc = C ox WL = C ox W (L mask -ΔL), while fixing Width (W) and changing Length (L) gc is obtained and the length Cgc = 0 is ΔL. From this, the Effective Channel Length (L eff = L m ΔL) can be extracted.

즉, 상기 단계에서 Width(W)는 일정하게 하고 Length (Lmask)를 바꿔가면서 진행하여 Cgc 과 Lm의 관계에 대한 그림(Curve)를 얻는다. 이 그림에서 X축을 Lmask로, Y축을 Cgc로 하여 Extrapolation을 이용하여 Y=0에서 X축과의 교점을 찾으면 이 지점이 ΔL이다.That is, in the above step, the width (W) is constant and the length (L mask ) is changed to obtain a picture (Curve) of the relationship between C gc and L m . In this figure, if X-axis is L mask and Y-axis is C gc, and the extrapolation is used to find the intersection with X-axis at Y = 0, this point is ΔL.

이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and drawings, and it is common knowledge in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have

이상에서 설명한 바와 같이 본 발명에 따른 유효채널길이 측정장치 및 그 장 치를 이용한 유효채널길이 측정방법에 의하면,As described above, according to the effective channel length measuring apparatus and the effective channel length measuring method using the apparatus according to the present invention,

Effective Channel Length를 추출하는 데 있어 사용하는 Capacitance Method에서 Source/Drain, Bulk를 High단자로 연결하고 Gate를 Low단자로 연결하여 Capacitance(Cbsd)를 측정함으로써 Bulk 단자를 다른 단자를 이용하여 Ground로 유지할 필요가 없으며, Bulk단자와 Gate 단자를 각각 High, Low단자에 연결하여 Capacitance(Cb)를 측정하여 Gate와 Source/Drain 간의 Capacitance를 손쉽게 구할 수 있는 효과가 있다.In the Capacitance method used to extract the effective channel length, connect the source / drain and bulk to the high terminal, connect the gate to the low terminal, and measure the capacitance (C bsd ) to maintain the bulk terminal as ground using the other terminal. There is no need to connect the bulk terminal and the gate terminal to the high and low terminals, respectively, and measure the capacitance (C b ) to easily obtain the capacitance between the gate and the source / drain.

또한, 본 발명에 의하면 Gate Voltage에 따른 Leakage 성분을 측정하여 Capacitance값에 반영하여 더욱 정밀한 Capacitance를 추출할 수 있다.In addition, according to the present invention, it is possible to extract more precise capacitance by measuring the leakage component according to the gate voltage and reflecting it in the capacitance value.

또한, 본 발명에 의하면 수동시스템(Manual System)을 이용하여 추출하던 방법을 자동시스템(Auto System)에 적용하여 측정상에 생길 수 있는 에러(Error)의 요소를 제거하여 정확한 패러미터(Parameter)를 추출할 수 있는 효과가 있다. In addition, according to the present invention by applying a method extracted by using a manual system (Automatic System) to the automatic system (Auto System) by removing the elements of the error (Error) that can occur in the measurement to extract the correct parameters (Parameter) It can work.

또한, 종래 기술은 수동시스템(Manual System)을 이용한 측정방법으로서 게이트 리키지(Gate Leakage)를 측정하는 DC Meter와 Capacitance를 측정하는 Capacitor를 분리하여 따로따로 측정해야 하므로 측정상에 어려움과 시간적 경제적 손실이 발생하게 된다. 이를 해결하기 위해 본원발명은 자동시스템(Auto System)에 적용할 수 있는 유효채널길이 측정방법에 관한 알로리즘(Algorithm)을 개발하여 유효채널길이의 측정을 효율적이며 정확하게 진행할 수 있는 효과가 있다.In addition, the prior art is a measurement method using a manual system (manual system), the DC meter for measuring the gate leak (Gate Leakage) and the capacitor for measuring the capacitance to be separately measured separately, so the difficulty in measurement and time and economic loss This will occur. In order to solve this problem, the present invention has an effect of efficiently and accurately measuring effective channel length by developing an algorithm for measuring effective channel length that can be applied to an automatic system.

Claims (7)

게이트, 소스 및 드레인이 형성된 기판의 유효채널길이 측정장치에 있어서,In the effective channel length measuring apparatus of a substrate on which a gate, a source, and a drain are formed, 상기 기판이 안착되는 척과 상기 기판에 대한 테스팅 단자를 구비한 자동측정시스템(430);An automatic measurement system (430) having a chuck on which the substrate is seated and a testing terminal for the substrate; 상기 기판의 전류를 측정하는 장치(425);An apparatus (425) for measuring a current of the substrate; 상기 기판의 커패시턴스를 측정하는 장치(420);An apparatus (420) for measuring capacitance of the substrate; 상기 전류측정 장치와 상기 커패시턴스 측정장치에 연결된 하이(High)단자(427) 및 로우(Low) 단자(429);A high terminal 427 and a low terminal 429 connected to the current measuring device and the capacitance measuring device; 상기 하이(High)단자 및 로우(Low) 단자를 통해 전압측정 장치와 상기 커패시턴스 측정장치를 선택적으로 상기 자동측정시스템에 연결시켜 주는 스위칭 매트릭스(Switching Matrix)(437); 및 A switching matrix 437 for selectively connecting the voltage measuring device and the capacitance measuring device to the automatic measuring system through the high terminal and the low terminal; And 상기 자동측정시스템, 전압측정 장치, 상기 커패시턴스 측정장치 및 상기 스위칭 매트릭스를 제어하는 제어컴퓨터(410);를 포함하는 것을 특징으로 하는 유효채널길이 측정장치.And a control computer (410) for controlling the automatic measuring system, the voltage measuring device, the capacitance measuring device, and the switching matrix. 게이트, 소스 및 드레인이 형성된 기판을 유효채널길이 측정장치에 로딩하는 단계;Loading the substrate on which the gate, the source, and the drain are formed into an effective channel length measuring device; 상기 기판의 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역에 대한 상기 소스, 드레인, 기판(벌크)과 상기 게이트와의 리키지(leakage)성분이 제거된 제1 수정커패시턴스를 측정하는 단계;Measuring a first quartz capacitance from which a leakage component between the source, the drain, the substrate (bulk), and the gate of the inversion region and the accumulation region of the substrate is removed; 상기 기판의 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역에 대한 상기 기판(벌크)과 상기 게이트와의 리키지성분이 제거된 제2 수정커패시턴스를 측정하는 단계;Measuring a second quartz capacitance from which a leakage component between the substrate (bulk) and the gate is removed in an inversion region and an accumulation region of the substrate; 상기 제1 수정커패시턴스와 상기 제2 수정커패시턴스를 이용하여 오버랩 커패시턴스를 측정하는 단계; 및Measuring an overlap capacitance using the first quartz capacitance and the second quartz capacitance; And 상기 오버랩 커패시턴스(Overlap Capacitance)를 이용하여 유효채널길이 측정하는 단계;를 포함하는 것을 특징으로 하는 유효채널길이 측정방법.Measuring effective channel length using the overlap capacitance; and measuring effective channel length. 제2 항에 있어서,The method of claim 2, 상기 제1 수정커패시턴스를 측정하는 단계는Measuring the first quartz capacitance is 소스 및 드레인, 기판(벌크) 및 게이트의 단자를 연결하는 단계;Connecting the terminals of the source and drain, the substrate (bulk) and the gate; 상기 유효채널길이 측정장치의 전류측정장치를 이용하여 게이트에 Operation Voltage(Vg)를 가하여(Forcing) 인버전(Inversion)영역의 리키지 커런트(Ileak_bsd_inv)와 어큐뮬레이션(Accumlation) 영역의 리키지 커런트(Ileak_bsd_acc)를 측정하는 단계;Using the current measuring device of the effective channel length measuring device, an operation voltage (V g ) is applied to the gate to force the leak current (I leak_bsd_inv ) and the accumulation area of the accumulation region in the inversion region. Measuring a current I leak_bsd_acc ; 상기 유효채널길이 측정장치의 LCR Meter를 이용하여 상기 소스 및 드레인, 기판은 하이(High)단자에 연결하고, 게이트는 로우(Low) 단자에 연결하여 인버전(Inversion)영역의 커패시턴스(Cbsd_inv)와 어큐뮬레이션(Accumlation) 영역의 커패시턴스(Cbsd_acc)를 측정하는 단계;Capacitance (C bsd_inv) of the inversion region by connecting the source, drain and substrate to the high terminal and the gate to the low terminal using the LCR meter of the effective channel length measuring device . Measuring a capacitance C bsd_acc of the accumulation region; 상기 리키지 커런트와 커패시턴스를 이용하여 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역에 대한 상기 소스 및 드레인, 기판과 상기 게이트와의 리키지성분이 제거된 제1 수정커패시턴스를 측정하는 단계;를 포함하는 것을 특징으로 하는 유효채널길이 측정방법.Measuring a first quartz capacitance from which source components and drains of an inversion region and an accumulation region, and a substrate component and a gate component of the gate are removed using the current and the capacitance; Effective channel length measurement method comprising a. 제3 항에 있어서,The method of claim 3, wherein 상기 제1 수정커패시턴스를 측정하는 단계에서,In the step of measuring the first quartz capacitance, 상기 인버전(Inversion)영역의 제1 수정커패시턴스(Cbsd_inv_mod)는 The first modification capacitance C bsd_inv_mod of the inversion region is Cbsd _ inv _ mod=Cbsd _ inv -Ileak _ bsd _ inv×(dV/dt)-1이고,C bsd _ inv _ mod = C bsd _ inv -I leak _ bsd _ inv × (dV / dt) -1 상기 어큐뮬레이션(Accumlation)의 제1 수정커패시턴스(Cbsd_acc_mod)는 The first correction capacitance C bsd_acc_mod of the accumulation is Cbsd _ acc _ mod=Cbsd _ acc -Ileak _ bsd _ acc×(dV/dt)-1인 것을 특징으로 하는 유효채널길이 측정방법.C bsd _ acc _ mod = C bsd _ acc -I leak _ bsd _ acc × (dV / dt) -1 effective channel length measurement method characterized in that. 제2 항에 있어서,The method of claim 2, 상기 제2 수정커패시턴스를 측정하는 단계는Measuring the second quartz capacitance is 상기 기판 및 게이트의 단자를 연결하는 단계;Connecting terminals of the substrate and the gate; 상기 유효채널길이 측정장치의 전류측정장치를 이용하여 게이트에 Operation Voltage(Vg)를 가하여(Forcing) 인버전(Inversion)영역의 리키지 커런트(Ileak_b_inv) 와 어큐뮬레이션(Accumlation) 영역의 리키지 커런트(Ileak_b_acc)를 측정하는 단계;Using the current measuring device of the effective channel length measuring device, an operation voltage (V g ) is applied to the gate to force the leak current (I leak_b_inv ) and the accumulation area of the accumulation region in the inversion region. Measuring a current I leak_b_acc ; 상기 유효채널길이 측정장치의 LCR Meter를 이용하여 상기 기판은 하이(High)단자에 연결하고, 게이트는 로우(Low) 단자에 연결하여 인버전(Inversion)영역의 커패시턴스(Cb_inv)와 어큐뮬레이션(Accumlation) 영역의 커패시턴스(Cb_acc)를 측정하는 단계;The substrate is connected to the high terminal and the gate is connected to the low terminal by using the LCR meter of the effective channel length measuring device, and the capacitance C b_inv and the accumulation of the inversion region are Measuring a capacitance C b_acc in an Accumlation region; 상기 리키지 커런트와 커패시턴스를 이용하여 인버전(Inversion)영역과 어큐뮬레이션(Accumlation) 영역에 대한 상기 기판과 상기 게이트와의 리키지성분이 제거된 제2 수정커패시턴스를 측정하는 단계;를 포함하는 것을 특징으로 하는 유효채널길이 측정방법.Measuring a second quartz capacitance from which the component of the substrate and the gate of the inversion region and the accumulation region is removed using the current and the capacitance; Effective channel length measurement method. 제5 항에 있어서,The method of claim 5, 상기 제2 수정커패시턴스를 측정하는 단계에서,In the step of measuring the second correction capacitance, 상기 인버전(Inversion)영역의 제2 수정커패시턴스(Cb_inv_mod)는 The second modification capacitance C b_inv_mod of the inversion region is Cb _ inv _ mod=Cb _ inv -Ileak _b_ inv×(dV/dt)-1이고,C b _ inv _ mod = C b _ inv -I leak _b_ inv × (dV / dt) -1 , 상기 어큐뮬레이션(Accumlation)의 제2 수정커패시턴스(Cb_acc_mod)는 The second correction capacitance C b_acc_mod of the accumulation is Cb _ acc _ mod=Cb _ acc -Ileak _b_ acc×(dV/dt)-1인 것을 특징으로 하는 유효채널길이 측정방법.C b _ acc _ mod = C b _ acc -I leak _b_ acc × (dV / dt) -1 effective channel length measurement method characterized in that. 제2 항에 있어서,The method of claim 2, 상기 오버랩 커패시턴스를 측정하는 단계는Measuring the overlap capacitance 인버전(Inversion)영역의 오버랩 커패시턴스(Csd_inv)은,The overlap capacitance C sd_inv of the inversion region is Csd _ inv =Cbsd _ inv _ mod - Cb _ inv _ mod이고,C sd _ inv = C bsd _ inv _ mod -C b _ inv _ mod , 어큐뮬레이션(Accumlation)의 오버랩 커패시턴스(Csd_acc)은,Accumulation's overlap capacitance (C sd_acc ) is Csd _ acc =Cbsd _ acc _ mod - Cb _ acc _ mod 인 것을 특징으로 하는 유효채널길이 측정방법.C sd _ acc = C bsd _ acc _ mod -C b _ acc _ mod Effective channel length measurement method, characterized in that.
KR1020060082646A 2006-08-30 2006-08-30 Apparatus for measuring effective channel length and the method for measuring effective channel length using the same KR100761224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082646A KR100761224B1 (en) 2006-08-30 2006-08-30 Apparatus for measuring effective channel length and the method for measuring effective channel length using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082646A KR100761224B1 (en) 2006-08-30 2006-08-30 Apparatus for measuring effective channel length and the method for measuring effective channel length using the same

Publications (1)

Publication Number Publication Date
KR100761224B1 true KR100761224B1 (en) 2007-09-27

Family

ID=38738572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082646A KR100761224B1 (en) 2006-08-30 2006-08-30 Apparatus for measuring effective channel length and the method for measuring effective channel length using the same

Country Status (1)

Country Link
KR (1) KR100761224B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818051B1 (en) 2007-04-06 2008-03-31 동부일렉트로닉스 주식회사 Apparatus for measuring effective channel and method for measuring effective channel
KR101684149B1 (en) * 2015-07-14 2016-12-07 한국과학기술원 Method for extracting accurate mobility by using conductive length factor based on effective inversion charges of metal-oxide-semiconductor transistor and apparatus thereof
KR101866802B1 (en) * 2016-04-29 2018-06-18 고려대학교 산학협력단 Method for determining of channel length of transistor which operates in near-threshold voltage and transistor thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058369A (en) * 2002-08-22 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Method and apparatus for predicting device electrical parameters during fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058369A (en) * 2002-08-22 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Method and apparatus for predicting device electrical parameters during fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818051B1 (en) 2007-04-06 2008-03-31 동부일렉트로닉스 주식회사 Apparatus for measuring effective channel and method for measuring effective channel
KR101684149B1 (en) * 2015-07-14 2016-12-07 한국과학기술원 Method for extracting accurate mobility by using conductive length factor based on effective inversion charges of metal-oxide-semiconductor transistor and apparatus thereof
KR101866802B1 (en) * 2016-04-29 2018-06-18 고려대학교 산학협력단 Method for determining of channel length of transistor which operates in near-threshold voltage and transistor thereof

Similar Documents

Publication Publication Date Title
CN102004218B (en) Chip acceptability testing method
US7501848B2 (en) Method and apparatus for measuring leakage current
CN101105518B (en) Semiconductor device creepage detection method
US20060107241A1 (en) Evaluation device and circuit design method used for the same
CN102262206B (en) Method for predicting negative bias temperature instability (NBTI) service life of pMOSFET (P-channel Metal Oxide Semiconductor Field Effect Transistor) device
JP3921248B2 (en) Test method for trench transistor
CN102522386B (en) Gate-oxidizing-layer interface-trap density-testing structure and testing method
USRE40597E1 (en) Evaluation TEG for semiconductor device and method of evaluation
US6514778B2 (en) Method for measuring effective gate channel length during C-V method
KR100761224B1 (en) Apparatus for measuring effective channel length and the method for measuring effective channel length using the same
US20140354325A1 (en) Semiconductor layout structure and testing method thereof
US9678140B2 (en) Ultra fast transistor threshold voltage extraction
KR100798657B1 (en) Structure of semiconductor device and method of fabricating the same
US10816589B2 (en) Structure and method for testing semiconductor device
KR20060091025A (en) Method for detecting tddb failure of mos transistor designed in circuit
CN109309079A (en) Semi-conductor test structure, manufacturing method and Square resistance measurement method
CN111104769B (en) MOSFET BISM4 model parameter extraction method
US6486692B1 (en) Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same
KR100818051B1 (en) Apparatus for measuring effective channel and method for measuring effective channel
US7898269B2 (en) Semiconductor device and method for measuring analog channel resistance thereof
KR100707586B1 (en) Method of measuring capacitance characteristic of gate oxide in mos transistor device
CN103972119A (en) Testing device and method for measuring alignment deviation through testing device
JP2002184829A (en) Insulating film capacity evaluation device
CN116930711A (en) Layout structure for describing performance characteristics of device, manufacturing and testing method
TW451377B (en) Reliability testing device and its testing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee