KR100759449B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100759449B1
KR100759449B1 KR1020050115550A KR20050115550A KR100759449B1 KR 100759449 B1 KR100759449 B1 KR 100759449B1 KR 1020050115550 A KR1020050115550 A KR 1020050115550A KR 20050115550 A KR20050115550 A KR 20050115550A KR 100759449 B1 KR100759449 B1 KR 100759449B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
sustain
discharge
dielectric layer
Prior art date
Application number
KR1020050115550A
Other languages
English (en)
Other versions
KR20070056628A (ko
Inventor
김재록
허민
김영기
이정두
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050115550A priority Critical patent/KR100759449B1/ko
Publication of KR20070056628A publication Critical patent/KR20070056628A/ko
Application granted granted Critical
Publication of KR100759449B1 publication Critical patent/KR100759449B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것으로서, 서로 대향 배치되는 제1 기판과 제2 기판과, 이 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들과, 이 방전셀들에 대응하며 제1 기판에 제1 방향을 따라 신장되는 어드레스 전극들과, 제1 기판 상에 어드레스 전극을 덮는 제1 유전층과, 제1 유전층 상에 어드레스 전극과 전기적으로 분리되고, 제1 방향과 교차하는 제2 방향을 따라 길게 이어지며, 각 방전셀을 사이에 두고 대향 배치되는 제1 전극 과 제2 전극과, 제1 전극 및 제2 전극을 감싸는 제2 유전층, 및 각 방전셀 내에 형성되는 형광체층을 포함하고, 제2 유전층은 제1 전극 및 제2 전극의 대향면을 감싸는 부분의 두께가 서로 다르게 형성되는 것을 포함하고, 유지 방전 구간에서 제1 전극 및 제2 전극에 각각 서로 다른 크기의 유지 방전 전압 펄스를 교대로 인가하는 단계를 포함한다.
플라즈마 디스플레이 패널, 표지전극, 유전층, 유지 방전 기간.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널을 조립한 후 Ⅱ-Ⅱ선을 따라 잘라서 본 측단면도이다.
도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 도시한 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극 배치도이다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 도시한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 측단면도이다.
본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것으로서, 보 다 상세하게는 대향 방전형 전극 구조를 적용하여 방전효율을 향상시킴과 아울러 어드레스 오방전을 방지할 수 있는 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선이 형광체를 여기시킴으로써 발생되는 적색(R), 녹색(G), 청색(B)의 가시광을 이용하여 영상을 구현한다.
이 플라즈마 디스플레이 패널은 60인치 이상의 초대형 화면을 불과 10cm 이내의 두께로 구현할 수 있고, 음극선관(CRT)과 같은 자발광 디스플레이 소자이므로 색재현력 및 시야각에 따른 왜곡현상이 없는 특성을 가진다.
이 플라즈마 디스플레이 패널은 액정표시장치(LCD) 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 갖는 TV 및 산업용 평판 디스플레이로 각광 받고 있다.
이 플라즈마 디스플레이 패널의 일례로써, 교류형 3전극 면방전형 플라즈마 디스플레이 패널이 있다. 이를 예로 들어 설명하면, 교류형 3전극 면방전형 플라즈마 디스플레이 패널은 동일면상에 위치한 유지 전극 및 주사 전극으로 이루어지는 표시전극들을 포함한 기판과, 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스 전극을 포함한 다른 기판을 서로 봉입하여 이루어지며, 그 사이에는 방전가스가 채워져 있다.
이 플라즈마 디스플레이 패널에서, 방전 여부는 각 라인에 연결되어 독립적으로 제어되는 어드레스 전극과 주사 전극 사이의 방전에 의해 결정되고, 화면을 표시하는 유지방전은 동일 면상에 위치한 유지 전극과 주사 전극에 의해 이루어진다.
그러나, 주사 전극과 어드레스 전극이 각각 서로 다른 기판에 구비됨에 따라 두 전극간 방전 거리가 길게 형성되어 어드레스 방전에 필요한 소비전력이 증가되는 문제점이 발생한다.
어드레스 방전에 의해 선택된 각 방전 공간 내에서 가시광을 발현시키는 유지방전은 동일 기판상에 배치되는 표시 전극들 사이에서 대향 방전에 비해 방전 효율이 떨어지는 면 방전 형태로 일어나기 때문에 방전효율이 떨어지는 문제점이 발생한다.
또한, 어드레스 기간에서 어드레스 전극과 주사 전극 이외의 유지 전극 사이에서 어드레스 오방전이 발생하는 경우, 주사 전극과 유지 전극을 덮는 유전층에 각각 서로 같은 극성의 벽전하가 형성되므로 유지 방전 구간에서 표시 방전이 발생하지 않게 되는 문제점이 발생한다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 대향 방전형 구조의 표시 전극들을 어드레스 전극과 동일 기판면에 형성함과 아울러 어드레스 전극과 표시 전극들 사이에서 오방전이 발생하는 것을 방지할 수 있는 플라즈마 디스플레이 패널 및 그 구동 방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판과 제2 기판과, 이 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들과, 이 방전셀들에 대응하며 제1 기판에 제1 방향을 따라 신장되는 어드레스 전극들과, 제1 기판 상에 어드레스 전극을 덮는 제1 유전층과, 제1 유전층 상에 어드레스 전극과 전기적으로 분리되고, 제1 방향과 교차하는 제2 방향을 따라 길게 이어지며, 각 방전셀을 사이에 두고 대향 배치되는 제1 전극 과 제2 전극과, 제1 전극 및 제2 전극을 감싸는 제2 유전층, 및 각 방전셀 내에 형성되는 형광체층을 포함하고, 제2 유전층은 제1 전극 및 제2 전극의 대향면을 감싸는 부분의 두께가 서로 다르게 형성되는 것을 포함한다.
제2 유전층은 제1 전극의 대향면 보다 상기 제2 전극의 대향면을 더 두껍게 감싸도록 형성될 수 있다.
제1 기판면으로부터 측정되는 제2 전극의 높이는 제1 기판으로부터 측정되는 제1 전극의 높이 보다 더 높게 형성될 수 있다.
제2 기판 상에 제1 기판을 향해 돌출되며 각 방전셀들을 구획하는 격벽을 포함할 수 있다.
어드레스 전극은 제1 방향으로 격벽을 따라 연장되는 라인 전극, 및 버스 전극으로부터 제2 방향으로 연장되며 방전셀 내부로 돌출되는 돌출전극을 포함할 수 있다. 이 돌출전극은 제2 전극보다 제1 전극에 더 가깝게 형성될 수 있다.
제1 전극 및 제2 전극은 제2 방향으로 격벽을 따라 연장되며, 제1 방향으로 서로 이웃한 방전셀들의 경계를 지나도록 교번하여 배치될 수 있다.
제1 기판과 제2 기판의 사이에 구획되는 각 방전셀들에 대응하며, 이 제1 기 판 상에 어드레스 전극들과 제1 전극 및 제2 전극들이 제1 유전층에 의해 전기적으로 분리되며 교차하도록 배치되고, 상기 제1 전극 및 상기 제2 전극을 서로 다른 두께로 감싸는 제2 유전층을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 유지방전 구간에서, 제1 전극 및 제2 전극에 각각 서로 다른 크기의 유지 전압 펄스를 교대로 인가하는 단계를 포함한다.
제1 전극에 인가되는 유지 전압 펄스는 제2 전극에 인가되는 유지 전압 펄스 보다 더 큰 유지 전압 펄스가 인가될 수 있다.
제2 유전층은 제1 전극 및 제2 전극의 대향면을 감싸는 부분의 두께가 서로 다르게 형성될 수 있다.
제1 기판면으로부터 측정되는 제2 전극의 높이는 상기 제1 기판으로부터 측정되는 상기 제1 전극의 높이 보다 더 높게 형성될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 본 발명에서의 벽 전하란 셀의 벽(예를 들어, 유전층) 상에서 각 전 극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.
도 1은 본 발명의 제1 실시예 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.
도 1을 참조하여 설명하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 기본적으로 제1 기판(20; 이하, "전면기판"이라 한다.)과 제2 기판(10; 이하, "배면기판"이라 한다.)이 소정의 간격을 두고 서로 대향 배치되고, 이들 전면기판(20)과 배면기판(10)의 사이공간에는 다수의 방전셀들(18)이 구획된다.
이 방전셀(18) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(15)이 격벽면과 바닥면을 따라 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.
전면기판(20)의 배면기판(10) 대향면에는 제1 방향(도면의 y축 방향)을 따라 어드레스 전극(50)들이 나란히 형성되고, 이들 어드레스 전극(50)을 덮으면서 전면기판(20)의 내측면 전체에 제1 유전층(22)이 형성된다. 어드레스 전극(50)은 이웃한 것끼리 소정의 간격을 유지하면서 서로 나란하게 형성된다.
이 제1 유전층(22) 위에는 어드레스 전극(50)과 교차하는 제2 방향(도면의 x축 방향)을 따라 각각 길게 뻗어 형성되는 표시전극들(30, 40)이 배면기판(10)을 향해 돌출 형성된다. 이 표시 전극들(30, 40)은 제1 유전층(22)에 의해 이격되며 어드레스 전극(50)과 전기적으로 구분된다. 제2 유전층(24)은 제1 유전층(22) 위에 서 표시 전극(30, 40)들을 감싸도록 형성된다.
배면기판(10) 상에는 방전셀들(18)을 구획하는 격벽(13)이 형성되는데, 본 실시예에서 격벽(13)은 어드레스 전극(50)과 나란한 방향으로 길게 뻗어 형성되는 제1 격벽부재(13b)와, 이 제1 격벽부재(13b)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(13a)로 이루어진다.
이러한 격벽구조는 상기 설명한 구조에 한정되는 것은 아니며, 어드레스 전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있고, 방전셀을 구획하는 다양한 형상의 격벽구조도 가능하며, 이 또한 본 발명의 범위에 속한다.
또한 다른 예로 배면기판(10) 상에 유전층을 형성하고, 그 위로 상기 격벽(13)을 형성할 수도 있다.
도 2는 도 1의 플라즈마 디스플레이 패널을 조립한 후 Ⅱ-Ⅱ선을 따라 잘라서 본 측단면이고, 도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 도시한 평면도이다.
이들 도면을 참조하여 설명하면, 어드레스 전극(50)은 방전셀(18)의 일측 가장자리에 연(連)하여 길게 이어지는 라인전극(51)과 이 라인전극(51)으로부터 대향측 가장자리를 향해 연장되는 돌출전극(52)을 포함한다.
이 때, 돌출전극(52)은 패널의 개구율 확보를 위해 투명전극, 일례로 ITO(Indium Tin Oxide) 전극으로 형성될 수 있으며, 라인전극(51)은 상기 투명전극의 높은 저항을 보상하여 통전성을 좋게 하기 위하여 금속전극으로 이루어지는 것이 바람직하다.
본 실시예에 따른 플라즈마 디스플레이 패널에서 돌출전극(52)은 직사각형상의 평면형상을 갖는다. 이러한 돌출전극은 방전셀(18) 내에서 발생되는 방전 메커니즘을 고려하여 다양한 형상으로 변형되어 형성될 수 있다.
표시전극(30, 40)은 각 방전셀(18)에 대응되는 제1 전극(30; 이하, "유지 전극"이라 한다.)과 제2 전극(40; 이하, "주사 전극"이라 한다.)을 포함한다.
유지 전극(30)은 주로 유지방전기간의 방전에 필요한 전압을 인가하기 위한 전극의 역할을 하며, 주사 전극(40)은 리셋 기간, 어드레스 기간 및 유지 방전 기간에 각각 필요한 전압을 인가하기 위한 전극의 역할을 한다.
따라서 주사 전극(40)은 리셋 기간, 어드레스 기간 및 유지 방전 기간의 모두 관여하게 되며, 유지 전극(30)은 주로 유지기간의 방전에 관여하게 된다. 그러나 각 전극에 인가되는 전압에 따라 그 역할을 달리할 수도 있다.
유지 전극(30)과 주사 전극(40)은 방전셀(18)의 경계를 지나며 서로 교번하여 배열된다. 보다 바람직하기는 유지 전극(30)과 주사 전극(40)이 제2 격벽부재(13a) 위를 따라 서로 교번하여 배치되는 것이다.
제2 유전층(24)은 유지 전극(30)과 주사 전극(40)의 대향면을 감싸는 부분의 두께가 서로 다르게 형성된다. 특히, 제2 유전층(24)은 주사 전극(40)제1 전극의 대향면의 두께(t2) 보다 상기 유지 전극(30)의 대향면의 두께(t1)를 더 두껍게 감싸도록 형성한다(t1>t2).
따라서, 유지 전극(30)과 주사 전극(40)을 감싸는 제2 유전층(24)의 두께차 (t1-t2)에 의하여 어드레스 기간 중 어드레스 전극(50)과 유지 전극(30) 사이에 발생하는 방전 개시 전압을 어드레스 전극(50)과 주사 전극(40) 사이에서 발생하는 방전 개시 전압 보다 크게 하여 어드레스 전극(50)의 돌출 전극(52)과 유지 전극(30) 사이의 어드레스 오방전을 방지할 수 있도록 한다.
도 3을 참조하여 설명하면, 이와 같은 어드레스 기간 중 어드레스 전극(50)과 유지 전극(30) 사이의 어드레스 오방전을 보다 효과적으로 방지하기 위해 전술된 제2 유전층(24)과 함께 어드레스 전극(50)의 돌출 전극(52)을 유지 전극(30)보다 주사 전극(40)에 더 가깝게 형성하는 것도 바람직하다(L1>L2).
따라서, 돌출전극(52)과 주사 전극(40) 사이의 거리를 보다 인접하게 형성함으로써 어드레스 기간 중 돌출 전극(52)과 유지 전극(30) 사이의 방전 개시 전압을 돌출 전극(52)과 주사 전극(40) 사이의 방전 개시 전압 보다 크게 형성함으로써 보다 효과적으로 어드레스 오방전을 방지할 수 있도록 한다.
또한, 본 실시예에 따른 플라즈마 디스플레이 패널에서 유지 전극(30)과 주사 전극(40)을 각각 그 길이방향에 수직한 평면으로 자른 단면은 기판(10, 20) 면에 평행한 방향(도면의 y축 방향)으로의 폭보다 기판(10, 20) 면에 수직한 방향(도면의 z축 방향)으로의 폭이 더 크게 형성될 수 있다. 다시 말하면, 유지 전극(30)과 주사 전극(40)의 전면기판(20) 면으로부터의 높이를 더 높게 할 수 있다.
따라서, 유지 전극(30)과 주사 전극(40) 사이에서는 서로 마주하는 대향면적을 넓혀 대향방전을 유도함으로써 발광효율이 우수한 것으로 알려진 롱갭(long gap) 방전이 가능하므로, 종래의 면방전 구조에 비해 더욱 높은 발광 효율을 얻을 수 있다. 나아가 플라즈마 디스플레이 패널이 고정세화 되고 방전셀의 크기가 작아짐에 따라 종래의 면방전 구조에서 야기되는 주요한 문제들, 즉 발광효율과 휘도의 감소, 방전개시전압 증가 등의 문제를 아울러 극복할 수도 있다
한편, 제1 유전층(22) 및 제2 유전층(24) 위로는 MgO 보호막(26)을 형성하여 플라즈마 방전 시 전리된 원자의 이온의 충돌로부터 각각의 유전층을 보호할 수 있도록 한다. 이러한 MgO 보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수가 높기 때문에 방전효율을 높일 수도 있다.
이하, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하면 다음과 같다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극 배치도이고, 도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 도시한 도면이다.
이들 도면을 참조하여 설명하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 전면기판(20) 상에 각각 방전셀들에 대응하며 어드레스 전극들(50; A∼Am)과, 이와 교차하는 방향으로 유지 전극들(30; X∼Xn)및 주사 전극들(40; Y∼Yn)이 교호적으로 나란하게 배열된다.
이와 같은 본 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 리셋 기간, 어드레스 기간, 및 유지 방전 기간을 포함하는 복수 서브 필드의 조합에 의해 계조의 표시를 실현한다. 리셋 기간은 다시 상승 기간과 하강 기간을 포함한다.
리셋 기간의 상승 기간에서는 유지 전극(30;X)을 기준 전압(0V 전압)로 유지 한 상태에서 주사 전극(40; Y)의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 여기서, 주사 전극(40; Y)의 전압은 램프 형태로 증가하는 것으로 도시하였다. 그러면, 주사 전극(40; Y)의 전압이 증가하는 중에 주사 전극(40; Y)과 유지 전극(30; X) 사이 및 주사 전극(40: Y)과 어드레스 전극(50; A) 사이에서 미약한 방전(이하, “약 방전”이라 한다.)이 일어나면서, 주사 전극(40; Y)에는 (-) 벽 전하가 형성되고 유지 전극(30; X) 및 어드레스 전극(50)에는 (+) 벽 전하가 형성된다.
리셋 기간의 하강 기간에서는 유지 전극(30; X)을 Ve 전압으로 유지한 상태에서 주사 전극(40; Y)의 전압이 Vset 전압에서 Vnf 전압까지 점진적으로 감소된다.
주사 전극(40; Y)의 전압이 감소하는 중에 주사 전극(40; Y)과 유지 전극(30; X) 사이 및 주사 전극(40; Y)과 어드레스 전극(50; A) 사이에서 약 방전이 일어나면서 주사 전극(40; Y)에 형성된 (-) 벽 전하와 유지 전극(30; X) 및 어드레스 전극(50; A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 주사 전극(40; Y)과 유지 전극(30; X) 사이의 방전 개시 전압 근처로 설정된다.
따라서, 주사 전극(40; Y)과 유지 전극(30; X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서, 유지 전극(30; X)의 전압을 Ve 전압으로 유지한 상태에서 복수의 주사 전극(40; Y)에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가된다.
이때, VscL 전압이 인가된 주사 전극(40; Y)과 유지 전극(30; X)에 의해 형성되는 복수의 방전셀 중에서 선택하고자 하는 방전셀을 통과하는 어드레스 전극(50; A)에 Va 전압을 가지는 어드레스 펄스가 인가된다.
그러면, Va 전압이 인가된 어드레스 전극(50; A)과 VscL 전압이 인가된 주사 전극(40; Y) 사이 및 VscL 전압이 인가된 주사 전극(40; Y)과 Ve 전압이 인가된 유지 전극(30; X) 사이에서 어드레스 방전이 일어나 주사 전극(40; Y)에 (+) 벽 전하, 어드레스 전극(50; A) 및 유지 전극(30; X)에 각각 (-) 벽 전하가 형성된다.
그리고 VscL 전압이 인가되지 않는 주사 전극(40; Y)에는 VscL 전압보다 높은 VscH 전압이 인가되고, Va 전압이 인가되지 않는 어드레스 전극에는 기준 전압(0V)이 인가된다.
어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극(30; Y1∼Yn) 중 VscL 전압을 가지는 주사 펄스가 인가될 주사 전극(30; Y1∼Yn)이 선택된다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 주사 전극(30; Y1∼Yn)을 선택할 수 있다.
그리고 하나의 주사 전극(30; Y1∼Yn)이 선택되는 경우, 해당 주사 전극(30; Y1∼Yn)에 의해 형성된 방전 셀 중 켜질 방전셀을 선택한다. 즉, 어드레스 전극(50; A1∼Am) 중 Va 전압을 가지는 어드레스 펄스가 인가될 셀을 선택한다.
구체적으로, 먼저 첫 번째 행의 주사 전극(40; 도4의 Y1)에 주사 펄스가 인가되는 동시에 첫 번째 행 중 켜질 셀에 위치하는 어드레스 전극(50; 도4의 A1)에 어드레스 펄스가 인가된다. 그러면 첫 번째 행의 주사 전극(40; Y1)과 어드레스 펄스가 인가된 어드레스 전극(50; A1) 사이에서 방전이 일어나서, 주사 전극(40; Y1)에 (+) 벽 전하, 어드레스 전극(50; A1) 및 유지 전극(30; 도 4의 X1)에 각각 (-) 벽 전하가 형성된다. 그 결과 주사 전극(40; Y)과 유지 전극(30; X) 사이에 주사 전극(40; Y)의 전위가 유지 전극(30; X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다.
이어서, 두 번째 행의 주사 전극(40; 도4의 Y2)에 주사 펄스가 인가되면서 두 번째 행 중 켜질 셀에 위치하는 어드레스 전극(50; 도4의 A2)에 어드레스 펄스가 인가된다. 그러면 어드레스 펄스가 인가된 어드레스 전극(50; A2)과 두 번째 행의 주사 전극(40; Y2)에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극(40; 도4의 Yn)에 대해서도 순차적으로 주사 펄스가 인가되면서 켜질 셀에 위치하는 어드레스 전극(50; 도4의 Am)에 어드레스 펄스가 인가되어, 해당 셀에 벽 전하가 형성된다.
한편, 어드레스 기간 중 제2 유전층(24)이 유지 전극(30; X)과 주사 전극(40; Y)을 서로 다른 두께(t1>t2)를 가지고 감싸도록 형성함으로써, 어드레스 전극(50; A)과 유지 전극(30; X) 사이에 발생하는 방전 개시 전압을 어드레스 전극(50; A)과 주사 전극(40; Y) 사이에서 발생하는 방전 개시 전압 높여 어드레스 전극(50; A)과 주사 전극(40; Y) 사이의 전위 차이(Ve-Va)에 의해 발생할 수 있는 어드레스 오방전을 효과적으로 방지할 수 있도록 한다.
유지 방전 기간에서는 주사 전극(40; Y)과 유지 전극(30; X)에 하이 레벨 전 압(도 5에서 Vy 및 Vx 전압)과 로우 레벨 전압(도 2에서는 0V 전압)을 교대로 가지는 유지 방전 펄스가 인가된다. 즉, 주사 전극(40; Y)에 Vy 전압이 인가될 때 유지 전극(30; X)에 0V 전압이 인가되고, 유지 전극(30; X)에 Vx 전압이 인가될 때 주사 전극(40; Y)에 기준전압(0V) 전압이 인가된다.
이때, 유지 전극(30; X)에 인가되는 Vx 전압을 주사 전극(40; Y)에 인가되는 Vy 전압보다 더 높게 인가 되도록 한다. 따라서, Vx와 Vy가 서로 같을 경우, 제2 유전층(24)이 주사 전극(40; X)에 비해 유지 전극(30; X)를 더 두껍게 감싸도록 형성되기 때문에 유지 전극(30; X)과 주사 전극(40; X)을 감싸는 제2 유전층에 쌓이는 벽전하량의 차이로 인하여 주사 전극(40; X)에 Vy 전압이 인가되어 표시되는 Y방전 단위광과, 유지 전극(30; X)에 Vx 전압이 인가되어 표시되는 X방전 단위광의 차이가 발생하는 것을 방지하여 보다 선면한 화면을 구현할 수 있도록 한다.
이후, 주사 전극(40; X)과 유지 전극(30; X)에 유지 방전 펄스를 인가하는 과정이 해당 서브 필드(sub-fild)가 표시하는 가중치에 대응하는 횟수만큼 반복된다.
이하, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 첨부한 도면을 참조하여 설명하되, 전술된 제1 실시예와 동일 및 상당한 부분을 같은 참조부호를 사용하고 이에 대한 반복적인 설명은 생략한다.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 측단면도이다.
도 6을 참조하여 설명하면, 본 실시예의 플라즈마 디스플레이 패널은 유지 전극(30)과 주사 전극(40)의 크기를 서로 다르게 형성하여 어드레스 오방전을 방지할 수 있도록 한다.
특히, 전면기판(20), 보다 상세하게는 제1 유전층(22))으로부터 유지 전극(30)의 높이(H1)를 주사 전극(40)이 높이(H2) 보다 더 높게 형성함으로써, 어드레스 기간 중 어드레스 전극(50; A)과 유지 전극(30; X) 사이의 방전에 필요한 방전 개시 전압보다 어드레스 전극(50; A)과 주사 전극(40; Y) 사이의 방전에 필요한 방전 개시 전압 높여 어드레스 전극(50; A)과 주사 전극(40; Y) 사이의 전위 차이(Ve-Va)에 의해 발생할 수 있는 어드레스 오방전을 방지할 수 있도록 한다.
한편, 유지 방전 기간 중 유지 전극(30; X)에 인가되는 Vx 전압을 주사 전극(40; Y)에 인가되는 Vy 전압보다 더 높게 인가 되도록 형성하여 서로 다른 높이를 갖는 유지 전극(30; X)과 주사 전극(40; Y)의 주변에 동일한 벽전하량이 쌓이도록 함으로써, 주사 전극(40; Y)에 Vy 전압이 인가되어 표시되는 Y방전 단위광과, 유지 전극(30; X)에 Vx 전압이 인가되어 표시되는 X방전 단위광의 차이가 발생하는 것을 방지하는 것은 당연하다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동 방법은 대향 방전형 전극 구조를 적용하여 방전효율을 향상시킨다. 또한, 표시 전극을 감싸는 유전층의 두께 및 표시 전극의 높이를 서로 다르게 형성하여 어드레스 오방전을 방지할 수 있는 효과를 갖는다. 또한, 유지 방전 기간에서 각각의 표시전극에 서로 다른 크기의 유지 방전 펄스를 교차로 인가함으로써 단위광의 차를 줄여 보다 선명한 화상을 구형하도록 하는 효과를 갖는다.

Claims (11)

  1. 서로 대향 배치되는 제1 기판과 제2 기판;
    상기 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들;
    상기 방전셀들에 대응하며 상기 제1 기판에 제1 방향을 따라 신장되는 어드레스 전극들;
    상기 제1 기판 상에 상기 어드레스 전극을 덮는 제1 유전층;
    상기 제1 유전층 상에 상기 어드레스 전극과 전기적으로 분리되고, 상기 제1 방향과 교차하는 제2 방향을 따라 길게 이어지며, 서로 마주하도록 상지 제1 기판과 수직한 방향으로 높이를 가지고 각 방전셀을 사이에 두고 대향 배치되는 주사 전극 및 유지 전극;
    상기 주사 전극 및 상기 유지 전극을 감싸는 제2 유전층; 및
    상기 각 방전셀 내에 형성되는 형광체층을 포함하고,
    상기 제2 유전층은 상기 주사 전극보다 상기 유지 전극을 더 두껍게 감싸도록 형성되는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제2 유전층은 상기 주사 전극의 대향면보다 상기 유지 전극의 대향면을 더 두껍게 감싸도록 형성되는 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제1 기판면으로부터 측정되는 상기 유지 전극의 높이가 상기 제1 기판으로부터 측정되는 상기 주사 전극의 높이 보다 더 높게 형성되는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제2 기판 상에,
    상기 제1 기판을 향해 돌출되며 상기 각 방전셀들을 구획하는 격벽을 포함하는 플라즈마 디스플레이 패널.
  5. 제4항에 있어서,
    상기 어드레스 전극은,
    상기 제1 방향으로 상기 격벽을 따라 연장되는 라인 전극; 및
    상기 라인 전극으로부터 상기 제2 방향으로 연장되며 상기 방전셀 내부로 돌출되는 돌출전극을 포함하는 플라즈마 디스플레이 패널.
  6. 제5항에 있어서,
    상기 돌출전극은,
    상기 유지 전극보다 상기 주사 전극에 더 가깝게 형성되는 플라즈마 디스플레이 패널.
  7. 제4항에 있어서,
    상기 주사 전극 및 상기 유지 전극은,
    상기 제2 방향으로 상기 격벽을 따라 연장되며, 상기 제1 방향으로 서로 이웃한 방전셀들의 경계를 지나도록 교번하여 배치되는 플라즈마 디스플레이 패널.
  8. 제1 기판과 제2 기판의 사이에 구획되는 각 방전셀들에 대응하며, 상기 제1 기판 상에 어드레스 전극들과 주사 전극 및 유지 전극들이 제1 유전층에 의해 전기적으로 분리되며 교차하도록 배치되고, 상기 주사 전극 보다 상기 유지 전극을 더 두껍게 감싸는 제2 유전층을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    유지방전 구간에서, 상기 주사 전극 및 상기 유지 전극에 각각 서로 다른 크기의 유지 전압 펄스를 교대로 인가하며,
    상기 주사 전극에 인가되는 상기 유지 전압 펄스는 상기 유지 전극에 인가되는 유지 전압 펄스보다 더 큰 유지 전압 펄스가 인가되는 플라즈마 디스플레이 패널의 구동 방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 제2 유전층은 상기 주사 전극의 대향면보다 상기 유지 전극의 대향면을 더 두껍게 감싸도록 형성되는 플라즈마 디스플레이 패널의 구동 방법.
  11. 제8항에 있어서,
    상기 제1 기판면으로부터 측정되는 상기 유지 전극의 높이는 상기 제1 기판으로부터 측정되는 상기 주사 전극의 높이 보다 더 높게 형성되는 플라즈마 디스플레이 패널의 구동 방법.
KR1020050115550A 2005-11-30 2005-11-30 플라즈마 디스플레이 패널 KR100759449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115550A KR100759449B1 (ko) 2005-11-30 2005-11-30 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115550A KR100759449B1 (ko) 2005-11-30 2005-11-30 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070056628A KR20070056628A (ko) 2007-06-04
KR100759449B1 true KR100759449B1 (ko) 2007-09-20

Family

ID=38354367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115550A KR100759449B1 (ko) 2005-11-30 2005-11-30 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100759449B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858825B1 (ko) * 2007-06-04 2008-09-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100869107B1 (ko) * 2007-06-07 2008-11-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331615A (ja) 1999-05-20 2000-11-30 Fujitsu Ltd プラズマディスプレイパネル及びその駆動方法
JP2004241379A (ja) 2003-01-15 2004-08-26 Toray Ind Inc プラズマディスプレイ部材およびプラズマディスプレイ、並びにプラズマディスプレイ部材の製造方法
JP2005327712A (ja) 2004-05-13 2005-11-24 Samsung Sdi Co Ltd プラズマディスプレイパネル
KR20060062484A (ko) * 2004-12-03 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331615A (ja) 1999-05-20 2000-11-30 Fujitsu Ltd プラズマディスプレイパネル及びその駆動方法
JP2004241379A (ja) 2003-01-15 2004-08-26 Toray Ind Inc プラズマディスプレイ部材およびプラズマディスプレイ、並びにプラズマディスプレイ部材の製造方法
JP2005327712A (ja) 2004-05-13 2005-11-24 Samsung Sdi Co Ltd プラズマディスプレイパネル
KR20060062484A (ko) * 2004-12-03 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20070056628A (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
KR100759449B1 (ko) 플라즈마 디스플레이 패널
KR100739636B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100700516B1 (ko) 플라즈마 디스플레이 패널
KR100648728B1 (ko) 플라즈마 디스플레이 패널
US20050264491A1 (en) Plasma display panel and driving method of the same
KR100592318B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100612238B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100670297B1 (ko) 플라즈마 디스플레이 패널
KR100615308B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100578807B1 (ko) 플라즈마 디스플레이 패널
KR100684833B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동방법
KR100550994B1 (ko) 플라즈마 디스플레이 패널
KR100578986B1 (ko) 플라즈마 디스플레이 패널
KR100648716B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동방법
KR100709217B1 (ko) 플라즈마 디스플레이 패널 및 그 장치
KR100615319B1 (ko) 플라즈마 디스플레이 패널
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100592317B1 (ko) 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100592294B1 (ko) 플라즈마 디스플레이 패널
KR100536256B1 (ko) 플라즈마 디스플레이 패널
KR100599779B1 (ko) 플라즈마 디스플레이 패널
KR100649234B1 (ko) 플라즈마 디스플레이 패널
KR100670292B1 (ko) 플라즈마 디스플레이 패널
US20060119545A1 (en) Plasma display panel and driving method thereof
KR20060053521A (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee