KR100758758B1 - 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법 - Google Patents

실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법 Download PDF

Info

Publication number
KR100758758B1
KR100758758B1 KR1020067005133A KR20067005133A KR100758758B1 KR 100758758 B1 KR100758758 B1 KR 100758758B1 KR 1020067005133 A KR1020067005133 A KR 1020067005133A KR 20067005133 A KR20067005133 A KR 20067005133A KR 100758758 B1 KR100758758 B1 KR 100758758B1
Authority
KR
South Korea
Prior art keywords
flow rate
chamber
silicon dioxide
substrate
oxidant
Prior art date
Application number
KR1020067005133A
Other languages
English (en)
Other versions
KR20060095959A (ko
Inventor
리 리
웨이민 리
구르테쥬 에스. 산듀
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20060095959A publication Critical patent/KR20060095959A/ko
Application granted granted Critical
Publication of KR100758758B1 publication Critical patent/KR100758758B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자 층 증착 방법
기판이 증착 챔버 내에 위치된다. 트리메틸실란이 챔버로 유입되고, 실리콘을 포함하는 제 1 화학종 단층이 기판에 화학 흡착하기 효율적인 조건하에서 제 1 비활성 기체가 챔버로 유입된다. 제 1 비활성 기체는 제 1 유량으로 유입된다. 제 1 화학종 단층을 형성한 후, 옥시던트는 챔버로 유입되고, 상기 옥시던트가 제 1 화학종에 반응해 실리콘 다이옥사이드를 포함하는 단층이 기판 위에 형성되기 효율적인 조건하에서 제 2 비활성 기체가 챔버로 유입된다. 상기 제 2 비활성 기체는 제 1 유량보다 작은 제 2 유량으로 유입된다. 실리콘 다이옥사이드를 포함하는 층을 기판 위에 효과적으로 형성하기 위해, 트리메틸실란 및 제 1 비활성 기체의 유입과 옥시던트 및 제 2 비활성 기체의 유입은 연속적으로 반복된다. 다른 구현예와 태양들이 고려된다.

Description

실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자 층 증착 방법{ATOMIC LAYER DEPOSITION METHODS OF FORMING SILICON DIOXIDE COMPRISING LAYERS}
본 발명은 실리콘 다이옥사이드를 포함하는 층을 형성하는 원자 층 증착 방법에 관한 것이다.
집적 회로 제작에 있어 반도체 공정에는 반도체 기판 위에 층을 증착하는 과정이 포함된다. 바람직한 공정은 화학 기체 증착(CVD)과 원자 층 증착(ALD)을 포함한다. CVD와 ALD는 챔버 내의 웨이퍼 홀더나 서셉터(susceptor) 위의 단일 기판에서 수행될 수 있다. 다-기판 챔버 역시 사용될 수 있다. 통상적으로, 반응 기체를 상기 기판의 외부 표면에 걸쳐 균일하게 제공하도록 의도된 챔버 내의 샤워헤드로 하나 이상의 프리커서 기체가 제공된다. 상기 프리커서 기체는 기판 위에 적절한 층을 증착하도록 반응한다. 플라즈마 보강형이 사용될 수도 있다. 플라즈마 보강형이 사용될 경우, 플라즈마는 상기 챔버의 내부나 멀리 떨어진 곳에서 생성, 유지될 수 있다.
반도체 조립에 있어 절연 물질이나 전매 물질로 실리콘 다이옥사이드가 사용되는 것이 일반적이다.
본 발명은 실리콘 다이옥사이드를 포함하는 층을 형성하는 원자 층 증착 방법을 포함한다. 하나의 구현예에서, 하나의 기판이 증착 챔버 내에 위치한다. 실리콘을 포함하는 제 1 화학종 단층을 기판에 화학 흡착하기 효율적인 조건하에서 트리메틸실란이 챔버로 유입되고 제 1 비활성 기체가 챔버로 유입된다. 제 1 비활성 기체가 제 1 유량으로 유입된다. 제 1 화학종 단층이 형성된 후, 옥시던트가 챔버로 유입되고, 옥시던트가 효율적으로 화학 흡착된 제 1 화학종에 반응하여 실리콘 다이옥사이드를 포함하는 단층을 기판 위에 형성하기 위해, 제 2 비활성 기체가 챔버로 유입된다. 제 2 비활성 기체가 제 1 유량보다 작은 제 2 유량으로 유입된다. 효율적으로 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위해, 트리메틸실란 및 제 1 비활성 기체의 유입과, 옥시던트 및 제 2 비활성 기체의 유입이 연속적으로 반복된다.
한 가지 구현예에서, 실리콘 다이옥사이드를 포함하는 층을 형성하는 원자 층 증착 방법에는 증착 챔버 내에 기판을 위치하는 단계가 포함된다. 실리콘을 포함하는 제 1 화학종 단층을 기판에 화학 흡착하기 효율적인 조건하에서 트리메틸실란이 챔버로 유입된다. 제 1 화학종 단층이 형성된 후, 옥시던트가 화학 흡착된 제 1 화학종에 반응하여 실리콘 다이옥사이드를 포함하는 단층을 기판 이에 형성하기 효율적인 조건하에서 옥시던트가 챔버로 유입된다. 상기 옥시던트는 챔버에 2000sccm 이상의 유량으로 유입된다. 효율적으로 실리콘 다이옥사이드를 포함하는 레이어를 기판 위에 형성하기 위해 상기 트리메틸실란과 옥시던트의 유입이 연속적으로 반복된다. 다른 구현예와 태양이 고려된다.
한가지 실시예에서, 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법이 개시된다. 상기 방법은,
증착 챔버 내에 하나의 기판을 제공하는 단계,
(a) 트리메틸실란을 챔버로 유입하고, 비활성 기체를 챔버로 유입하여, 실리콘을 포함하는 제 1 화학종 단층을 기판위에 화학 흡착하는 단계로서, 이때 비활성 기체의 유입은 제 1 유량으로 이뤄지는 단계,
(b) 상기 제 1 화학종 단층을 형성한 후, 트리메틸실란을 챔버로부터 퍼징하기 위해, 상기 비활성 기체가 챔버로 유입되는 동안 트리메틸실란의 챔버 유입을 중단하는 단계,
(c) 트리메틸실란을 챔버로부터 퍼징한 후, 옥시던트를 챔버로 유입하고, 비활성 기체를 챔버로 유입하여, 옥시던트가 상기 화학 흡착된 제 1 화학종에 반응하여 실리콘 다이옥사이드를 포함하는 단층을 기판 위에 형성하는 단계로서, 이때 옥시던트의 유입 중에, 상기 비활성 기체의 유입은 상기 제 1 유량보다 작은 제 2 유량으로 이뤄지는 단계,
(d) 상기 실리콘 다이옥사이드를 포함하는 단층을 형성한 후, 옥시던트를 챔버로부터 퍼징하기 위해, 비활성 기체를 챔버로 유입하는 동안 옥시던트의 챔버 유입을 중단하는 단계, 그리고
실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위해, 상기 (a)단계에서 (d)단계를 연속적으로 반복하는 단계
를 포함하는 것을 특징으로 한다. 이때, 트리메틸실란을 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이뤄질 수 있고, 또는, 옥시던트를 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이뤄질 수 있으며,
또는, 트리메틸실란을 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이뤄지며, 옥시던트를 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이루어질 수 있다.
도 1은 본 발명에 따라 사용되는 증착 챔버를 도식한 도면이다.
도 2는 본 발명에 따라 공정되는 기판의 단면도이다.
도 3은 도 2의 기판이 차례로 공정되는 단계를 도식한다.
본 발명에는 기판(예를 들어 반도체 기판) 위에 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자 층 증착 방법이 포함된다. 본원에서, 용어“반도체 기판”이나 “반도성 기판”은 반도성 물질을 포함하는 임의의 구조를 의미한다. 임의 구조는 반도성 웨이퍼(단독이거나 다른 물질을 위에 포함하거나), 반도성 물질 층(단독이거나 다른 물질을 포함하거나)같은 벌크 반도성 물질을 포함한다(그러나 제한받지 않음). 용어“기판”은 앞에서 설명한 반도성 기판을 포함하는 임의의 기반 구조물을 참조한다(그러나 제한받지 않음). 본 발명이 실리콘 다이옥사이드를 포함하는 층을 형성하는 ALD 방법에 관한 것이지만, ALD가 아닌 다른 방법에 의해 실리콘 다이옥사이드를 포함하는 층 부분이 형성되는 것을 제한하지 않는다. 본 발명의 태양에 따라, 예를 들어, CVD에 의해 증착된 실리콘 다이옥사이드를 포함하는 층 위에 ALD에 의해 실리콘 다이옥사이드를 포함하는 층을 형성하는 것, 그리고 ALD에 의해 형성된 실리콘 다이옥사이드를 포함하는 층 위에 CVD에 의해 실리콘 다이옥사이드를 포함하는 층이 증착되는 것이 고려된다. 다시 말해, 기판 위에 혼합식이거나 균질한 실리콘 다이옥사이드를 포함하는 층을 형성하는 공정에서, 본 발 명은 본 발명의 방법적 태양을 CVD 공정과 조합하는 것도 역시 포함한다.
ALD는 때때로 원자 층 에피택시, 원자 층 공정, 기타 등등에 역시 참조된다. ALD는 기판 위에 매우 얇은 층을 형성하게끔 의도되는 것이 바람직하다. ALD에는 제 1 화학종을 기판에 화학 흡착하기 위해, 최초 기판을 제 1 화학종에 노출하는 과정이 포함된다. 이론상으로, 상기 화학 흡착은 원소나 분자의 두께가 균일한 단층을 전체 노출된 최초 기판 위에 형성한다. 바꿔 말하면, 포화 단층(saturated monolayer)이 형성되는 것이 더 바람직하다는 것이다. 그러나 화학 흡착이 기판의 모든 부분에 걸쳐 발생하지 않을 수 있으며 그에 따라 일반적으로 처음에 불연속적인 단층이 형성된다. 그럼에도 불구하고, 이러한 불완전한 단층은 본원에서 당 분야의 통상의 지식을 가진 사람들이 인식할 수 있는 단층이다. 다양한 응용들에서, 포화 단층만이 적합할 수 있다. 포화 단층은 증착된 층을 상기 층에게 바람직한 특성 및 속성을 나타내면서 생산될 수 있는 층이다.
제 1 화학종에 노출된 후, 상기 제 1 화학종은 기판으로부터 퍼징(purging)되며, 제 2 화학종이 제 1 화학종의 제 1 단층에 화학 흡착되기 위해 제공된다. 그 후 제 2 화학종이 퍼징되고 제 1 화학종에 제 2 화학종 단층이 노출되는 과정이 반복된다. 어떤 경우에, 두 단층은 같은 화학종 단층일 수 있다. 또한, 제 3 화학종이나 그 이상의 화학종이 연속적으로 화학 흡착될 수 있으며, 앞서 설명한 제 1 화학종과 제 2화학종에 대해 퍼징될 수 있다. 덧붙이면, 제 1 화학종, 제 2 화학종, 제 3 화학종 중 하나 이상이 비활성 기체와 혼합되어 반응 챔버 내의 압력 포화 상태를 가속시킬 수 있다. 또는 다른 목적들도 고려될 수 있다.
퍼징은 많은 다양한 기술들을 포함할 수 있는데, 상기 기술에는, 기판 및 단층에 캐리어 기체로 접촉하는 단계나 증착 압력 이하로 압력을 낮춤으로서 기판에 접촉하는 화학종 및 화학 흡착된 화학종의 농도를 감소시키는 단계가 포함된다(그러나 제한받지 않음). 캐리어 기체의 예로는, N2, Ar, He, Ne, Kr, Xe 등이 있다. 퍼징에는, 다른 화학종에 처음 접촉하기 전에, 기판 및 단층에 화학 흡착 부산물이 흡착하도록 해 화학종의 농도가 감소되는 임의의 물질로 접촉하는 단계가 포함될 수 있다. 적합한 퍼징의 양은 당 분야의 통상의 지식을 갖는 자들에게 알려진 바와 같이 실험상으로 결정될 수 있다. 퍼징 시간은 막(film) 성장률의 증가를 산출하는 퍼징 시간에 이를 때까지 연속적으로 감소될 수 있다. 막 성장률의 증가는 비 ALD 공정으로의 변환의 징후일 수 있으며 퍼징 시간 한계를 확립하는데 사용될 수 있다.
ALD는 종종 자기-제한 공정으로 설명된다. 유한 수의 사이트가 제 1 화학종이 화학 흡착될 수 있는 기판 위에 존재한다. 제 2 화학종은 오직 제 1 화학종에만 접착될 수 있으며, 그에 따라 역시 자기-제한할 수 있다. 기판상의 유한 수의 사이트가 모두 제 1 화학종에 접착 되면, 제 1 화학종은 이미 기판에 접착된 제 1 화학종의 다른 사이트에 접착되지 않을 것이다. 한편, 이러한 접착을 촉진하기 위해, ALD를 자기-제한형이 아니도록 변형하기 위해, 공정 상태가 ALD 중에 변화될 수 있다. 따라서 ALD는 화학종의 스택을 사용함에 의해 동시에 둘 이상의 단층을 형성하는 화학종을 또한 포함할 수 있다. 이때, 상기 화학종의 스택은 둘 이상의 원자나 분자 두께의 층을 형성한다. 국부적 화학 반응들이 ALD 중에 발생할 수 있다. 가 령, 유입되는 반응 분자가 기판 위에 단층을 형성하기 보다는 기존 표면으로부터 분자를 변위시킬 수 있다. 이러한 화학 반응의 발생은 표면의 가장 위 단층 내에서만 한정되는 것이 일반적이다.
ALD는 또한 자주 사용되는 온도와 압력의 범위 내에서, 확립된 퍼징 기준에 따라, 한 번에 하나의 단층을 형성하면서, 요구되는 전체 ALD 층의 형성할 수 있다. 그럼에도 불구하고, ALD 조건은 특정 프리커서 기체, 층 구성요소, 증착 장비, 당 분야의 통상의 지식을 갖는 자에게 알려진 기준에 따른 그 밖의 다른 요인들에 따라 크게 변화한다. 온도, 압력의 종래 조건을 유지하고, 퍼징하는 것은 단층 형성과 도출된 전체 ALD 층의 질에 영향을 끼칠 수 있는 불필요한 반응을 최소화시킨다. 따라서 종래의 온도와 압력 범위 밖에서 작업하는 것은 결함 있는 단층의 형성을 초래할 수 있다.
CVD의 통상의 기술은 더 특화된 공정들을 포함한다. 상기 공정으로는 플라즈마 보강형 CVD 등이 있다(그러나 제한받지는 않음). CVD는 일반적으로 비-선택적 증착 물질을 기판 위에 형성하기 위해 사용된다. 전형적인 CVD 공정에서의 하나의 특징은 증착 챔버에서 증착 물질을 형성하기 위해 같이 반응하는 다-화학종이 동시에 존재하는 것이다. 이러한 조건은 ALD 퍼징 조건에 반대되며, 상기 ALD 퍼징 조건에서, 기판은 단일 증착 화학종에 접촉되는데, 상기 단일 증착 화학종은 기판에 화학 흡착되거나, 기판에 먼저 증착된 화학종에 화학 흡착된다. CVD보다는 ALD 화학 흡착이 발생하도록 하는 조건이나 종류의 동시 접촉 다수 화학종들을 ALD 공정 영역이 제공할 수 있다.
같이 반응하는 대신, 상기 화학종이 기판에 화학 흡착되거나, 기판에 먼저 증착된 화학종에 화학 흡착될 수 있으며, 상기 기판 상에서 순차적인 화학종들이 요망 물질의 완전한 층을 형성하기 위해 다음에 화학 흡착될 수 있다.
대부분의 CVD 조건 하에서, 증착은 기판의 구성이나 기판 표면의 특성에 많이 독립적이다. 반면, ALD에서 화학 흡착률은 구성에 의해 영향 받을 수 있다. 예를 들어, 결정 구조나 기판 및 화학 흡착 화학종의 그 밖의 다른 특성들에 의해 영향 받는다.
예를 들자면, 본 발명의 태양에 따라, 실리콘 다이옥사이드를 포함하는 레이어를 기판 위에 형성하는 바람직한 방법을 도 1 내지 3을 참조하여 설명한다. 형성된 층은 실리콘 다이옥사이드를 포함할 수 있다. 도 1은 기판(12)이 위치하는 증착 챔버(10)를 도식한다. 특히 기판(12)은 반도체 기판(13)이다. 스트림 A, B, C를 유입하는 증착 챔버(10)를 도식한다. 물론, 그보다 많거나 적은 프리커서 유입 기체가 제공될 수 있다. 덧붙여, 챔버(10)에 유입되기 전에 유입 기체는 조합되거나 혼합될 수 있다. 샤워헤드나 그 밖의 다른 분출 장치(도면에는 나타나지 않음)가 역시 챔버(10) 내에 제공될 수 있다. 비활성 기체 및 기판의 부산물을 배출하기 위해, 그리고 챔버 압력을 제어하기 위해, 바람직한 진공 제어 배기 라인(16)이 챔버(10)로부터 뻗어나온다. 증착 조건에 플라즈마 생성이 포함될 수 있다. 상기 플라즈마 생성은 하나 이상, 또는 모든 프리커서 기체의 플라즈마 생성이고, 또한 모든 프리커서 기체의 플라즈마 생성이 이뤄지지 않을 수 있다. 덧붙여, 이러한 플라즈마 생성이 챔버(10) 내에서나 챔버에서 멀리 떨어진 곳에서 원격으로 이뤄질 수 있다.
하나의 구현예에서, 실리콘을 포함하는 제 1 화학종 단층을 기판 위에 화학 흡착하기 효율적인 조건하에서, 트리메틸실란이 챔버로 유입되고, 제 1 비활성 기체가 챔버로 유입된다. 도 2는 기판(13)에 접착되어 있는 실리콘과 하나 이상의 잔여 메틸 그룹을 포함하는 바람직한 제 1 화학종 단층(20)을 도식한다. 제 1 비활성 기체에는 헬륨이 포함되는 것이 바람직하다. 물론, 제 1 비활성 기체는 비활성 기체들의 혼합물로도 구성될 수 있다. 예를 들어, 압력 조건은 1 Torr 내지 400 Torr인 것이 바람직하다. 온도 제어 척을 사용해서 예를 들면, 온도 범위는 20℃ 내지 1000℃인 것이 바람직하다.
비활성 기체는 제 1 유량으로 유입된다. 본 발명은 내부 체적 5200㎤을 갖는 반응기 및 챔버를 제공한다. 2초마다, 트리메틸실란이 175 sccm의 유량으로, 헬륨이 8000 sccm의 유량으로 유입된다. 반응기 압력은 100 Torr이고, 척 온도는 125℃이다.
제 1 화학종 단층을 형성한 후, 옥시던트를 화학 흡착된 제 1 화학종에 반응시키고, 실리콘 다이옥사이드를 포함하는 단층을 기판 위에 형성하기 효율적인 조건하에서 상기 옥시던트가 챔버로 유입되고, 제 2 비활성 기체가 상기 챔버에 유입된다. 하나의 구현예에서, 유입된 제 2 비활성 기체는 제 1 유량보다 작은 제 2 유량으로 유입된다. 도 2는 옥시던트의 산소 원자를 갖는 메틸 그룹의 변위나 대체에 의해 형성되는 실리콘 다이옥사이드를 포함하는 단층(25)을 도식한다.
챔버에 옥시던트를 유입하기에 앞서, 접착되지 않은 트리메틸실란이 반응기 로부터 퍼징된다. 하나의 바람직한 구현예에서, 제 1 활성화 기체가 챔버로 유입되는 동안, 챔버로부터 트리메틸실란을 효과적으로 퍼징하는 시간 주기를 위해서, 트리메틸실란의 챔버 유입을 중지함으로써 구현된다. 트리메틸실란이 퍼징되는 중의 이러한 비활성 기체 유입 유량은 최초 화학 흡착 동안의 비활성 기체와 같은 유량일 수도 있고 다른 유량일 수 있다.
제 1 비활성 기체 및 제 2 비활성 기체는 서로 같은 기체일 수도 있고 다른 기체일 수도 있다. 덧붙여, 상기 옥시던트 유입에 의해, 챔버 내에서 플라즈마가 내포되지 않을 수도 있고, 챔버 내에서 플라즈마가 내포될 수도 있으며, 원격 플라즈마에 의해 챔버에 유입되기 전에 활성화될 수도 있다.
옥시던트가 유입되는 동안의 비활성 기체의 제 2 유량은, 트리메틸실란 유입 동안 제 1 비활성 기체가 챔버로 유입되는 유량인, 제 1 유량의 50% 이하인 것이 바람직하며, 40% 이하인 것은 더 바람직하다. 덧붙여, 제 2 유량은 제 1 유량의 25% 이상인 것이 바람직하며, 제 1 유량의 30% 이상인 것은 더욱 바람직하며, 제 1 유량의 35% 이상인 것은 더 더욱 바람직하다.
제 1 비활성 기체 유입의 제 1 유량보다 낮은 제 2 비활성 기체의 제 2 유량을 갖고, 트리메틸실란을 이용하는 ALD에 의해, 실리콘 다이옥사이드를 포함하는 층을 형성하는 것은 더 완전하고 연속적인 실리콘 다이옥사이드 단층 형성을 도출할 수 있다. 예를 들어, 기판 위에 형성된 단층의 포화도를 정하는 통상의 방식은 각각 반응하는 프리커서 기체 유입 사이클이 한번 지난 후의 단층의 평균 두께를 참조하는 것이다. 예를 들어, 기판 위에 형성된 포화도 100%의 실리콘 다이옥사이 드 단층의 두께는 약 3 옹스트롬 내지 약 4 옹스트롬의 두께로 기대될 수 있다. 통상 종래의 실리콘 다이옥사이드 ALD 공정에서는 약 1 옹스트롬 이하의 기판을 가로지르는 평균 두께가 도출되며, 기판 위에 평균 1/3 이하의 커버리지를 제공한다. 본 발명의 바람직한 태양 및 구현예에 따라, 실리콘 다이옥사이드를 포함하는 각 단층이 두께 2 옹스트롬 이상으로 형성되며, 두께 3 옹스트롬은 더욱 바람직하다.
하나의 바람직한 구현예에서, 고정된 트리메틸실란 유입은 제 1 시간 주기 동안 발생하며, 옥시던트 유입은 제 1 시간 주기보다 긴 제 2 시간 주기 동안 발생한다. 하나의 바람직한 구현예에서, 제 2 시간 주기는 제 1 시간 주기의 2배이다. 하나의 바람직한 구현예에서, 제 2 시간 주기는 2.5초 이상이며, 반면에 제 1 시간 주기는 2.5초보다 크기 않다. 예를 들어, 트리메틸실란 유입 시간 주기는 1초 내지 5초이며, 특히 2초가 더 바람직하다. 예를 들어 옥시던트 유입 시간 주기는 1초 내지 10초이며, 특히 5초가 더 바람직하다.
온도와 압력의 예를 들어 보면, 옥시던트 유입 중의 조건은 트리메틸실란 유입 중의 조건과 같을 수도 있고 다를 수도 있다. 하나의 바람직한 간편한 구현예에서, 옥시던트는 5000sccm 유량으로 유입된, 12부피%의 O3와 88부피%의 O2의 조합을 포함한다. 비활성 기체는 3000sccm 유량으로 유입되는 헬륨이며, 상기 헬륨은 트리메틸실란 유입 중 이 비활성 기체의 유량에 대해 37.5부피%를 차지한다. 기판이나 척의 온도가 125℃이며, 내부 반응기 압력은 약 100Torr에 유지된다. 상기 공정은 5초간 지속된다. 물론, 존재하든지, 곧 존재할 임의의 옥시던트가 교대로 사용될 수 있다. 예를 들어, 활성 산소, H2O, H2O2, NO, N2O, 등이 있다.
실리콘 다이옥사이드가 포함된 층을 기판 위에 효율적으로 형성하기 위해, 옥시던트 및 제 2 비활성 기체 유입과 함께, 트리메틸실란 및 제 1 비활성 기체 유입은 연속적으로 반복된다. 도 1에서 상기 실리콘 다이옥사이드가 포함된 층을 도식한다.
하나의 바람직한 실시예에서, 챔버로부터의 퍼징은 실리콘 다이옥사이드가 포함된 층을 형성한 후에, 옥시던트를 사용해 발생된다. 하나의 바람직한 구현예에서, 챔버로부터 옥시던트를 효율적으로 퍼징하기 위해, 제 2 비활성 기체를 챔버로 유입하는 동안에 옥시던트 유입을 중지함으로써 상기 퍼징이 발생한다. 비활성 기체 유입의 바람직한 시간 주기의 예는 2초 내지 10초이며, 특히 5초가 특정 예이다. 물론, 제 1 유량으로 트리메틸실란을 퍼징하는 제 1 비활성 유입 시간 주기는, 옥시던트를 퍼징하는 제 2 비활성 기체 유입 시간 주기와 같을 수도 있고 다를 수도 있다.
본 발명의 또 다른 태양에 따라, 앞서 설명한 내용과는 별개로, 본 발명은 실리콘 다이옥사이드가 포함된 층을 기판 위에 형성하는 방법에는 실리콘을 포함하는 제 1 화학종 단층을 기판 위에 화학 흡착하기 효율적인 조건하에서, 챔버로 트리메틸실란을 유입하는 방법이 포함된다. 트리메틸실란 유입 중에, 비활성 기체가 챔버로 유입될 수 있다. 제 1 화학종 단층 형성 후, 옥시던트가 화학 흡착된 제 1 화학종에 반응하고 기판위에 실리콘 다이옥사이드를 포함하는 단층을 형성하기 효 율적인 조건하에서, 옥시던트가 챔버로 유입된다. 옥시던트 유입 중에, 비활성 기체가 챔버에 유입될 수도 있고 유입되지 않을 수도 있다. 상기 옥시던트는 챔버에 2000sccm 이상의 유량으로 유입되며, 3000sccm 이상의 유량이 바람직하고, 4000sccm 이상의 유량은 더 바람직하다. 그리고 5000sccm 이상의 유량은 가장 바람직하다. 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 효율적으로 트리메틸실란과 옥시던트 유입은 연속적으로 반복된다.
종래의 실리콘 다이옥사이드 ALD 공정 중에, 챔버로 유입되는 옥시던트의 유량은 2000sccm 이하이며, 특히 1000sccm 이하이다. 본원에서는 증가된 옥시던트 유입 유량과 반응기 부피의 독립성을 제공함으로써 더 완전하거나, 포화된 실리콘 다이옥사이드의 단층이 기판 위에 형성될 수 있으며, 이는 첫 번째 실시예에 관련되어 서술되어 있다.

Claims (49)

  1. 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법에 있어서, 상기 방법은,
    증착 챔버 내에 하나의 기판을 제공하는 단계,
    트리메틸실란을 챔버로 유입하고, 제 1 비활성 기체의 챔버 유입이 제 1 유량으로 이뤄지며, 실리콘을 포함하는 제 1 화학종 단층을 기판 위에 화학 흡착시키는 단계,
    상기 제 1 화학종 단층을 형성한 후, 옥시던트를 챔버로 유입하고 제 2 비활성 기체를 챔버로 유입하여, 옥시던트가 화학 흡착된 제 1 화학종에 반응하여 실리콘 다이옥사이드를 포함하는 단층을 기판 위에 형성하는 단계로서, 이때 제 2 비활성 기체의 유입은 상기 제 1 유량보다 작은 제 2 유량으로 이뤄지는 단계, 그리고
    기판 위에 실리콘 다이옥사이드를 포함하는 층을 형성하기 위해, 상기 트리메틸실란 및 제 1 비활성 기체의 유입 단계와 옥시던트 및 제 2 비활성 기체의 유입 단계가 연속적으로 반복되는 단계
    를 포함하는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  2. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 50%를 넘지 않는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원 자 층 증착 방법.
  3. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 40%를 넘지 않는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  4. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 25% 내지 50%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  5. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 25% 내지 40%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  6. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 30% 내지 40%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  7. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 35% 내지 40%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  8. 제 1항에 있어서, 상기 제 1 비활성 기체와 상기 제 2 비활성 기체는 서로 같음을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  9. 제 1항에 있어서, 상기 제 1 비활성 기체와 상기 제 2 비활성 기체는 서로 다름을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  10. 제 1항에 있어서, 각각의 실리콘 다이옥사이드를 포함하는 단층이 평균 두께 2 옹스트롬 이상으로 형성됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  11. 제 1항에 있어서, 각각의 실리콘 다이옥사이드를 포함하는 단층이 평균 두께 3 옹스트롬 이상으로 형성됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  12. 제 1항에 있어서, 상기 옥시던트는 2000sccm 이상의 유량으로 반응기에 유입됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  13. 제 1항에 있어서, 상기 옥시던트는 3000sccm 이상의 유량으로 반응기에 유입됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  14. 제 1항에 있어서, 상기 옥시던트는 4000sccm 이상의 유량으로 반응기에 유입됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  15. 제 1항에 있어서, 상기 옥시던트는 5000sccm 이상의 유량으로 반응기에 유입됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  16. 제 1항에 있어서, 상기 옥시던트의 유입은 챔버 내에 플라즈마 없이 이뤄짐을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  17. 제 1항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 35% 내지 40%이며, 각각의 실리콘 다이옥사이드를 포함하는 단층은 평균 두께 3 옹스트롬 이상으로 형성되며, 상기 옥시던트는 반응기에 2000sccm의 유량으로 유입됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  18. 제 1항에 있어서, 상기 트리메틸실란의 유입은 제 1 시간 주기 동안 이뤄지고 상기 옥시던트의 유입은 제 2 시간 주기 동안 이뤄지며, 상기 제 2 시간 주기는 상기 제 1시간 주기보다 길다는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  19. 제 18항에 있어서, 상기 제 2 시간 주기는 상기 제 1 시간 주기의 2배 이상임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  20. 제 18항에 있어서, 상기 제 2 시간 주기는 2.5초 이상이며, 상기 제 1 시간 주기는 2.5초보다 크지 않음을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  21. 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법에 있어서, 상기 방법은,
    증착 챔버 내에 하나의 기판을 제공하는 단계,
    (a) 트리메틸실란을 챔버로 유입하고, 비활성 기체를 챔버로 유입하여, 실리콘을 포함하는 제 1 화학종 단층을 기판위에 화학 흡착하는 단계로서, 이때 비활성 기체의 유입은 제 1 유량으로 이뤄지는 단계,
    (b) 상기 제 1 화학종 단층을 형성한 후, 트리메틸실란을 챔버로부터 퍼징하기 위해, 상기 비활성 기체가 챔버로 유입되는 동안 트리메틸실란의 챔버 유입을 중단하는 단계,
    (c) 트리메틸실란을 챔버로부터 퍼징한 후, 옥시던트를 챔버로 유입하고, 비활성 기체를 챔버로 유입하여, 옥시던트가 상기 화학 흡착된 제 1 화학종에 반응하여 실리콘 다이옥사이드를 포함하는 단층을 기판 위에 형성하는 단계로서, 이때 옥시던트의 유입 중에, 상기 비활성 기체의 유입은 상기 제 1 유량보다 작은 제 2 유량으로 이뤄지는 단계,
    (d) 상기 실리콘 다이옥사이드를 포함하는 단층을 형성한 후, 옥시던트를 챔버로부터 퍼징하기 위해, 비활성 기체를 챔버로 유입하는 동안 옥시던트의 챔버 유입을 중단하는 단계, 그리고
    실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위해, 상기 (a)단계에서 (d)단계를 연속적으로 반복하는 단계
    를 포함하는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  22. 제 21항에 있어서, 트리메틸실란을 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이뤄짐을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  23. 제 21항에 있어서, 옥시던트를 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이뤄짐을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  24. 제 21항에 있어서, 트리메틸실란을 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이뤄지며, 옥시던트를 퍼징하는 동안, 상기 비활성 기체의 유입은 제 1 유량으로 이루어짐을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  25. 제 21항에 있어서, 각각의 실리콘 다이옥사이드를 포함하는 단층은 2 옹스트롬 이상의 평균두께로 형성됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  26. 제 21항에 있어서, 각각의 실리콘 다이옥사이드를 포함하는 단층은 3 옹스트롬 이상의 평균두께로 형성됨을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  27. 제 21항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 50% 이하임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  28. 제 21항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 40% 이하임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  29. 제 21항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 25% 내지 40%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  30. 제 21항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 30% 내지 40%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  31. 제 21항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 35% 내지 40%임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  32. 제 21항에 있어서, 상기 옥시던트는 2000sccm의 유량으로 반응기에 유입되는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  33. 제 21항에 있어서, 상기 제 2 유량은 상기 제 1 유량의 35% 내지 40%이며, 각각의 실리콘 다이옥사이드를 포함하는 단층은 3 옹스트롬 이상의 평균 두께로 형성되며, 그리고 상기 옥시던트는 2000sccm의 유량으로 반응기로 유입되는 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  34. 제 21항에 있어서, 상기 옥시던트의 유입은 챔버 내에 플라즈마 없이 이뤄짐을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  35. 제 21항에 있어서, (a) 유입 단계는 제 1 시간 주기 동안 이뤄지고 (c) 유입 단계는 제 2 시간 주기 동안 이뤄지며, 상기 제 2 시간 주기는 상기 제 1 시간 주기보다 긴 것을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  36. 제 35항에 있어서, 상기 제 2 시간 주기는 상기 제 1 시간 주기의 2배 이상임을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위에 형성하기 위한 원자 층 증착 방법.
  37. 제 35항에 있어서, 제 2 시간 주기는 2.5초 이상이며, 제 1 시간 주기는 2.5초보다 크지 않음을 특징으로 하는 실리콘 다이옥사이드를 포함하는 층을 기판 위 에 형성하기 위한 원자 층 증착 방법.
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
KR1020067005133A 2003-09-23 2004-09-08 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법 KR100758758B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/669,667 US7018469B2 (en) 2003-09-23 2003-09-23 Atomic layer deposition methods of forming silicon dioxide comprising layers
US10/669,667 2003-09-23
PCT/US2004/029478 WO2005033359A2 (en) 2003-09-23 2004-09-08 Atomic layer deposition methods of forming silicon dioxide comprising layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007215A Division KR100753276B1 (ko) 2003-09-23 2004-09-08 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법

Publications (2)

Publication Number Publication Date
KR20060095959A KR20060095959A (ko) 2006-09-05
KR100758758B1 true KR100758758B1 (ko) 2007-09-14

Family

ID=34313736

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077007215A KR100753276B1 (ko) 2003-09-23 2004-09-08 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법
KR1020067005133A KR100758758B1 (ko) 2003-09-23 2004-09-08 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077007215A KR100753276B1 (ko) 2003-09-23 2004-09-08 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법

Country Status (8)

Country Link
US (1) US7018469B2 (ko)
EP (1) EP1664374B1 (ko)
JP (1) JP4348445B2 (ko)
KR (2) KR100753276B1 (ko)
CN (1) CN100577864C (ko)
AT (1) ATE511555T1 (ko)
TW (1) TWI253117B (ko)
WO (1) WO2005033359A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US7105065B2 (en) * 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7692222B2 (en) * 2006-11-07 2010-04-06 Raytheon Company Atomic layer deposition in the formation of gate structures for III-V semiconductor
CN101215692B (zh) * 2008-01-04 2010-06-02 清华大学 多反应腔原子层沉积装置和方法
US7858535B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Methods of reducing defect formation on silicon dioxide formed by atomic layer deposition (ALD) processes and methods of fabricating semiconductor structures
US8501268B2 (en) * 2010-03-09 2013-08-06 Micron Technology, Inc. Methods of forming material over a substrate and methods of forming capacitors
US8288811B2 (en) * 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
CN104911561B (zh) * 2015-04-14 2017-12-26 中国计量科学研究院 制备高厚度均匀性纳米/亚微米SiO2薄膜的方法
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10494715B2 (en) * 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10319586B1 (en) * 2018-01-02 2019-06-11 Micron Technology, Inc. Methods comprising an atomic layer deposition sequence
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107302A2 (en) * 1999-12-07 2001-06-13 Applied Materials, Inc. Method and apparatus for reducing fixed charges in a semiconductor device
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US20030064607A1 (en) * 2001-09-29 2003-04-03 Jihperng Leu Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US7374617B2 (en) * 2002-04-25 2008-05-20 Micron Technology, Inc. Atomic layer deposition methods and chemical vapor deposition methods
US6713873B1 (en) * 2002-11-27 2004-03-30 Intel Corporation Adhesion between dielectric materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107302A2 (en) * 1999-12-07 2001-06-13 Applied Materials, Inc. Method and apparatus for reducing fixed charges in a semiconductor device
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US20030064607A1 (en) * 2001-09-29 2003-04-03 Jihperng Leu Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics

Also Published As

Publication number Publication date
JP2007506863A (ja) 2007-03-22
TWI253117B (en) 2006-04-11
WO2005033359A2 (en) 2005-04-14
CN1856592A (zh) 2006-11-01
US7018469B2 (en) 2006-03-28
KR20070040852A (ko) 2007-04-17
ATE511555T1 (de) 2011-06-15
KR100753276B1 (ko) 2007-08-29
EP1664374A2 (en) 2006-06-07
US20050061234A1 (en) 2005-03-24
WO2005033359A3 (en) 2005-06-23
EP1664374B1 (en) 2011-06-01
CN100577864C (zh) 2010-01-06
JP4348445B2 (ja) 2009-10-21
TW200518225A (en) 2005-06-01
KR20060095959A (ko) 2006-09-05

Similar Documents

Publication Publication Date Title
US7067438B2 (en) Atomic layer deposition method of forming an oxide comprising layer on a substrate
KR100758758B1 (ko) 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법
US7431966B2 (en) Atomic layer deposition method of depositing an oxide on a substrate
US7393562B2 (en) Deposition methods for improved delivery of metastable species
US7077904B2 (en) Method for atomic layer deposition (ALD) of silicon oxide film
US8372481B2 (en) Methods of forming material on a substrate, and a method of forming a field effect transistor gate oxide on a substrate
KR20020002579A (ko) 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20090039083A (ko) 루테늄 막 형성 방법
US20170107614A1 (en) Multi-Step Atomic Layer Deposition Process for Silicon Nitride Film Formation
KR20090092728A (ko) 원자층 증착 기술을 이용한 도핑 방법
US20060251815A1 (en) Atomic layer deposition methods
US8163648B2 (en) Atomic layer deposition methods
TWI839376B (zh) 原子層沉積(ald)製程之沉積速率的增加方法
US20060046477A1 (en) Plasma processing, deposition, and ALD methods
US7208412B2 (en) Method of forming metal oxide and semimetal oxide
KR19990006021A (ko) 반도체 소자의 금속배선 형성방법
CN111876749A (zh) 改善炉管工艺中硅片薄膜厚度差异的方法
KR20210055348A (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 13