KR100758306B1 - 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템 - Google Patents

소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템 Download PDF

Info

Publication number
KR100758306B1
KR100758306B1 KR1020060083170A KR20060083170A KR100758306B1 KR 100758306 B1 KR100758306 B1 KR 100758306B1 KR 1020060083170 A KR1020060083170 A KR 1020060083170A KR 20060083170 A KR20060083170 A KR 20060083170A KR 100758306 B1 KR100758306 B1 KR 100758306B1
Authority
KR
South Korea
Prior art keywords
value
bit
soft
channel
signal
Prior art date
Application number
KR1020060083170A
Other languages
English (en)
Other versions
KR20070061283A (ko
Inventor
장대익
오덕길
현광민
윤동원
박상규
Original Assignee
한국전자통신연구원
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 한양대학교 산학협력단 filed Critical 한국전자통신연구원
Priority to US12/096,119 priority Critical patent/US8116406B2/en
Priority to PCT/KR2006/005260 priority patent/WO2007066985A1/en
Publication of KR20070061283A publication Critical patent/KR20070061283A/ko
Application granted granted Critical
Publication of KR100758306B1 publication Critical patent/KR100758306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한 다치 레벨 QAM 수신시스템에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 고차변조된 수신 신호로부터 데이터를 복원하기 위해 수신 심벌 신호를 각 비트별 소프트 비트 매트릭 정보로 변환하여 터보 혹은 LDPC 복호 등 반복 복호기로 소프트 비트 매트릭 정보를 전달해주기 위한, 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한 다치 레벨 QAM 수신시스템을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 소프트 비트 매트릭 발생 장치에 있어서, 복조된 I(Inphase) 채널 혹은 Q(Quadrature) 채널의 아날로그 심벌 신호를 디지털 신호로 변환하기 위한 아날로그/디지털 신호 변환수단; 상기 변환된 디지털 신호를 심벌간 간격 결정 기준값을 이용하여 스케일링하기 위한 스케일링수단; 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산하기 위한 양의정수 변환수단; 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 부호를 결정하기 위한 부호결정수단; 및 상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정 보로 변환하기 위한 비트별 정보 변환수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 소프트 비트 매트릭 발생 장치를 이용한 다치 레벨 QAM 수신시스템 등에 이용됨.
그레이(Gray) 부호, 소프트 비트 매트릭, 대수 우도비, I 채널, Q 채널, 스케일러, 양의 정수

Description

소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한 다치 레벨 ＱＡＭ 수신시스템{Apparatus for Generating Soft Bit Metric and its method, and M-ary QAM receive system using it}
도 1 은 정사각 QAM 중의 하나인 그레이 부호화된 M=16인 16-QAM의 신호 성상도,
도 2 는 본 발명에 따른 소프트 비트 매트릭 발생 장치를 이용한 다치 레벨 QAM 수신시스템의 일실시예 구성도,
도 3 은 본 발명에 따라 그레이 부호화된 I 또는 Q 신호에 대한 8-PAM 성상도의 소프트 비트 매트릭 발생 원리를 나타낸 설명도,
도 4 는 본 발명에 따라 그레이 부호화된 I 또는 Q 신호에 대한 8-PAM 성상도의 b 2 비트 소프트 비트 매트릭 발생 원리를 나타낸 설명도,
도 5 는 본 발명에 따른 소프트 비트 매트릭 발생 장치의 일실시예 구성도,
도 6 은 본 발명에 따른 소프트 비트 매트릭 발생 장치 중 k번째 비트의 소프트 비트 매트릭 연산부의 일실시예 설명도,
도 7 은 본 발명을 적용하기 위한 64-QAM의 신호 성상도이다.
* 도면의 주요 부분에 대한 부호의 설명
51 : 아날로그/디지털 변환기 52 : 스케일러
53 : 양의정수 변환기 54 : 부호 결정기
55 : 소프트 비트 매트릭 연산부
본 발명은 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한 다치 레벨(Multi-Level, M-ary) QAM(Quadrature Amplitude Modulation) 수신시스템에 관한 것으로, 더욱 상세하게는 고차변조된 수신 신호로부터 데이터를 복원하기 위해 수신 심벌 신호를 각 비트별 소프트 비트 매트릭 정보로 변환하여 터보 혹은 LDPC(Low Density Product Code) 복호 등 반복 복호기로 소트 비트 매트릭 정보를 전달해주기 위한, 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한 다치 레벨 QAM 수신시스템에 관한 것이다.
터보부호(Turbo code) 혹은 LDPC(Low Density Product Code, 이하 LDPC)를 이용하여 채널 부호화를 하는 경우에 수신부에서는 반복 복호(iterative decoding) 기법을 이용한다. 그러나, 여러 개의 비트(bit)들이 한 개의 심벌(symbol)로 표현되는 다치 레벨 QAM으로 변조된 신호는 심벌 단위로 전송되기 때문에 반복 복호를 위해서는 필연적으로 심벌 신호를 비트별 정보로 변환해 주어야 한다. 이러한 비트별 정보는 연판정 복호(soft decoding), 소프트 매트릭(soft metric), 대수우도비(log likelihood ratio), 소프트 디매핑(soft demapping) 처리 과정 등을 통해 변환된다.
따라서, 본 발명은 그레이 매핑(Gray Mapping) 방법을 이용하여 log2M 개의 비트들을 한 개의 심벌로 전송하는 M-ary QAM 수신시스템에 있어서 도 2에 나타낸 것과 같이 수신된 심벌 신호를 각 비트별 소프트비트 매트릭 정보로 변환(I 또는 Q 채널)하여 터보 혹은 LDPC 복호 등 반복복호기로 소프트 비트 매트릭 정보를 전달하기 위한 것이다.
심벌 신호를 비트 신호로 변환하는 방법에는 일반적으로 MAP(Maximum A Posterior) 방식과 신호 공간 분할을 이용하는 방법이 있다. MAP 방식은 수식 연산이 복잡하기 때문에 MAP에 대수 계산을 적용한 log-MAP으로 발전하였고, log-MAP 방식은 Max-Log-MAP 방식으로 더욱 설계 복잡도를 낮추는 알고리즘으로 변화되었다. 신호 공간 분할 방식은 송신되는 신호의 성상도(costellation) 위치에 따라 신호 공간을 구분할 수 있도록 기하학적 공간 구분 수식을 이용하는 것으로 성상도에 따라 구현방법이 많이 달라진다.
일반적으로 구현 복잡도를 낮추기 위해 사용되는 방식으로는 메모리를 이용한 LUT(Look-Up Table) 방식이 있으나 오차가 존재하고, 특히 능동적으로 변조 방식을 변환하는 변조기법인 AMC(Adaptive Modulation and Coding) 기법을 사용할 경우에는 심벌배치에 따라 여러가지의 LUT를 보유하고 선택된 변조 기법에 따라 LUT 를 갱신해야 하는 문제점을 안고 있다.
또한, 높은 성능을 나타내는 기존의 MAP는 지수(exponential) 계산이 필요하고 MAP에 대해 대수(log)를 취한 log-MAP 방식은 지수 연산을 해야하는 단점이 있고, log-MAP을 근사화한 Max-Log-MAP 또한 설계 복잡도가 크다. 특히 신호공간을 이용한 방식의 경우에도 심벌의 배치에 따라 LUT를 구성해야하는 문제점을 가진다.
따라서, 고차 변조된 신호 수신에 있어서 효율적이고 안정적인 통신 품질을 유지하기 위해서는 반복 복호 기법이 필수적이다. 이 반복 복호 기법은 이진 전송에 기초한 것이기 때문에 고차 변조된 심벌 신호를 수신했을 경우 수신 시스템에서 이진 반복 복호 기법을 효과적으로 이용하기 위해서는 이 심벌 신호를 비트별 정보로 변환시키는 것은 필수적이다.
특히, QAM 변조 방식은 동일한 대역폭을 가장 효율적으로 이용할 수 있는 변조 방식이다. 그러나, QAM 전송은 페이딩이나 잡음들의 영향을 많이 받고 안정적인 수신 성능을 확보하기 위해서는 높은 신호대 잡음비(SNR: signal to noise ratio)가 요구된다. 이런 단점을 보완하기 위해서 반복 복호화 기법을 이용하면 터보 부호나 LDPC 등 채널 부호화의 높은 부호화 이득을 얻을 수 있기 때문에 광대역 전송에 적합한 전송시스템이 된다. 이렇게 고차 변조된 QAM 신호에 대해서 반복 복호 기법을 이용하기 위해서는 전송된 심벌 신호를 비트 정보로 변환시키는 소프트 비트 매트릭 발생이 필수적이다.
따라서, 이 비트별 정보로 변환시키는 소프트 비트 매트릭 발생은 복잡한 수식 처리 과정을 필요로 하므로, 이 수식 처리 과정의 구현 복잡도를 줄이고 효율 적으로 소프트 비트 매트릭 정보를 발생킬 수 있는 방안이 필수적으로 요구된다.
본 발명은 상기와 같은 요구에 부응하기 위하여 제안된 것으로, 고차변조된 수신 신호로부터 데이터를 복원하기 위해 수신 심벌 신호를 각 비트별 소프트 비트 매트릭 정보로 변환하여 터보 혹은 LDPC 복호 등 반복 복호기로 소프트 비트 매트릭 정보를 전달해주기 위한, 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한 다치 레벨 QAM 수신시스템을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 소프트 비트 매트릭 발생 장치에 있어서, 복조된 I(Inphase) 채널 혹은 Q(Quadrature) 채널의 아날로그 심벌 신호를 디지털 신호로 변환하기 위한 아날로그/디지털 신호 변환수단; 상기 변환된 디지털 신호를 심벌간 간격 결정 기준값을 이용하여 스케일링하기 위한 스케일링수단; 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산하기 위한 양의정수 변환수단; 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 부 호를 결정하기 위한 부호결정수단; 및 상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정보로 변환하기 위한 비트별 정보 변환수단을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 소프트 비트 매트릭 발생 방법에 있어서, 아날로그/디지털 변환기를 통해 변환된 디지털 신호를 심벌간 간격 결정 기준값을 이용하여 스케일링하는 스케일링 단계; 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산하고, 부호를 결정하는 단계; 및 상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정보로 변환하는 비트별 정보 변환단계를 포함하여 이루어진 것을 특징으로 한다.
한편, 본 발명은, 소프트 비트 매트릭 발생 장치를 이용한 다치 레벨 QAM 수신시스템에 있어서, I(Inphase) 채널 및 Q(Quadrature) 채널 각각의 심벌 신호를 복구하기 위한 I/Q 복조수단; I 채널 심벌 신호를 비트별 소프트 비트 매트릭 정보로 변환하기 위한 I 채널 소프트 비트 매트릭 생성수단; Q 채널 심벌 신호를 비트별 소프트 비트 매트릭 정보로 변환하기 위한 Q 채널 소프트 비트 매트릭 생성수단; I 및 Q 비트 매트릭 정보를 병렬/직렬 변환하기 위한 병렬/직렬 데이터 변환수단; 및 직렬 변환된 I 및 Q 비트 매트릭 정보를 반복 복호화하기 위한 반복복호수단을 포함하여 이루어진 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
송신되는 M-ary QAM 신호는 m=log2 M 개의 비트들이 모여 한 개의 부호어(codeword)를 형성하고 이것은 송신될 한 개의 신호 심벌로 구성된다. 이때, 심벌을 구성하는 비트들은 그레이 매핑 규칙에 따라 할당된다. 이때, M 개의 신호점을 갖는 2차원 그레이 부호화 신호 공간은 서로 동일한 신호 특성을 갖는 각각 1차원 공간으로 표현되는 N 개의 신호점을 갖는 I(Inphase) 채널과 L 개의 신호점을 갖는 Q(Quadrature) 채널로 분리가 되고, 이 채널은 각각 그레이 부호화된 PAM(Pulse Amplitude Modulation) 신호 공간이 된다. 이때, I 채널과 Q 채널에 배치된 신호점의 수가 같으면 정사각(square) QAM, 서로 다르면 직사각(rectangular) QAM이 된다.
도 1 은 정사각 QAM 중의 하나인 그레이 부호화된 M=16인 16-QAM의 신호 성상도로서, 정사각 QAM 중의 하나인 16-QAM의 신호 성상도를 보여준다.
따라서, I 채널과 Q 채널은 각각의 독립적인 PAM으로 인식하고 PAM에 대한 소프트 비트 매트릭 발생을 이용하여 QAM의 소프트 비트 매트릭을 발생시킬 수 있 다.
도 2 는 본 발명에 따른 소프트 비트 매트릭 발생 장치를 이용한 다치 레벨 QAM 수신시스템의 일실시예 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 소프트 비트 매트릭 발생 장치를 이용한 다치 레벨 QAM 수신시스템은, I 채널과 Q 채널 각각의 심벌 정보를 복조하기 위한 I/Q 복조기(201)와, I/Q 복조기(201)를 통해 전달되는 I 채널 및 Q 채널의 심벌 신호를 각 비트별 소프트 비트 매트릭 정보로 변환하기 위한 I 채널 및 Q 채널 소프트 비트 매트릭 발생 장치(202, 203)와, I 채널 및 Q 채널 소프트 비트 매트릭 발생 장치(202, 203)를 통해 출력된 I 채널과 Q 채널의 비트 매트릭 신호를 병렬/직렬 데이터 변환기(204)를 통해 반복 복호하기 위한 반복 복호기(205)를 포함한다.
즉, 본 발명에 따른 다치 레벨 QAM 수신시스템은 수신된 신호를 I/Q 복조기(201)에서 복조하는 수신기 장치로, I 채널과 Q 채널 각각의 심벌 정보를 복구하는 I/Q 복조기(201)의 출력을 I 채널 PAM 신호의 소프트 비트 매트릭 발생기(202)와 Q 채널 PAM 신호의 소프트 비트 매트릭 발생기(203)로 입력시켜 후술되는 도 5에 의해 I 채널과 Q 채널로 소프트 비트 매트릭을 생성하고, 출력된 I 와 Q 비트 매트릭 신호를 병렬/직렬 데이터 변환기(204)를 거쳐 반복 복호기(205)로 입력시킨다. 이때, I 채널 소프트 비트 매트릭 발생기(202)와 Q 채널 소프트 비트 매트릭 발생기(203)는 각각이 PAM용 소프트 비트 매트릭 발생기로 모두 구조면에서 동일하다.
PAM 신호 공간상의 신호점 수가 N 개이고, 각 신호점이 K 비트로 구성된 부호어의 심벌 데이터는 1차원 신호 공간의 성상도상의 한 점에 사상된다. 이때, 각 심벌에 비트 값들을 배정할 때 그레이(Gray) 매핑 규칙을 적용하면 부호어를 구성하는 비트에 경계값을 기준으로 좌/우 신호 공간은 선대칭 관계를 갖는다.
도 3 은 본 발명에 따라 그레이 부호화된 I 또는 Q 신호에 대한 8-PAM 성상도의 소프트 비트 매트릭 발생 원리를 나타낸 설명도로서, I와 Q 채널에서 공통으로 사용하는 것으로 그레이 부호화된 8-PAM신호의 성상도와 각 비트별 그룹을 나타낸 것이다.
도 3에서 심벌을 구성하는 비트들 중 각 비트 값의 배치는 PAM 신호 공간에서 볼 때 원점 0을 기준으로 좌우 대칭이 된다.
예를 들어, 원점 0을 기준으로 G1(b1) 그룹과 G2(b1) 그룹에서 각 신호점에 할당된 비트 b1의 값은 서로 대칭이고, 또 각 심벌에 배치된 비트 b2의 값들은 0점을 기준으로 G1(b2)과 G2(b2)는 G3(b2)와 G4(b2) 간에 서로 대칭이고, G1(b2)와 G2(b2), 그리고 G3(b2)와 G4(b2)는 각각 -4d 와 +4d 를 기준으로 또 서로 대칭인 성질을 갖는다. 또, 좌측 신호 공간에 존재하는 b1 의 신호 공간은 -4d 만큼, 우측의 신호공간은 +4d 만큼 도 3(a)의 2-PAM 신호 공간 혹은 b0 신호 공간의 원점을 기준으로 하여 좌표축 이동을 시킨 것과 동일함을 알 수 있다. 따라서, 각 그룹의 신호 공간은 2-PAM의 신호 공간에서 비트 값의 배치와 동일하거나 선대칭임을 알 수 있고, 신호 공간 간의 좌표 이동 관계가 있음을 확인할 수 있다.
수신된 그레이 부호화된 N-PAM 신호는 하기의 [수학식 1]과 같다.
Figure 112006062866457-pat00001
여기서, s 는 송신된 N-PAM 심벌, α 는 채널 이득, n 은 평균이 0이고, 분산이 σ2 인 가산 백색 가우시안 잡음(AWGN: additive white Gaussian noise)을 의미한다. α가 확률적으로 안정적(상수)이라면 수신 신호 z 는 AWGN 채널을 통해 수신된 신호가 된다.
AWGN 채널에서 I 또는 Q 채널 중 하나인 PAM 신호를 수신 했을 때, 대수 우도비(LLR : Log Likelihood Ratio) 시험을 수행하면 하기의 [수학식 2]와 같이 표현된다.
Figure 112006062866457-pat00002
여기서, bk 는 수신신호 심벌의 k번째 비트값, z는 수신신호, A는 + 기준 신호값, B는 - 기준 신호값, σ2 는 AWGN 잡음의 분산이다.
상기의 [수학식 2]는 대수 계산을 해야 하기 때문에 구현 복잡도가 높아진다. 따라서, 여기에 근사 수식인 하기의 [수학식 3]을 상기의 [수학식 2]에 적용하면 하기의 [수학식 4]가 된다.
Figure 112006062866457-pat00003
Figure 112006062866457-pat00004
상기의 [수학식 4]는 일반적으로 Max-Log-MAP 알고리즘으로 널리 알려져 있으나, 수학식 max(·) 혹은 min(·)는 경우의 수를 고려하기 때문에 변조 차수 N 의 증가에 따라 복잡도를 증가시키는 요인이 된다. 그러므로, 상기에서 설명한 여러가지 결과들을 근거로 정리하면 하기의 [수학식 5]와 같은 결과를 얻을 수 있다.
Figure 112006062866457-pat00005
[수학식 5]에서
1)
Figure 112006062866457-pat00006
는 수신된 심벌 영역에 대해 k번째 비트의 그룹을 좌표축 이동 거리만큼 보정한 값
2)
Figure 112006062866457-pat00007
는 보정된 심벌값
Figure 112006062866457-pat00008
의 부호값
Figure 112006062866457-pat00009
을 의미
3) m k 는 그룹의 k 비트 배열 형태가 2-PAM과의 일치여부(일치:+1, 불일치:-1)
4) d min ,k 는 수신된 신호가 속하는 해당 비트 그룹에서 비트 경계값과 가장 가까운 거리 값
5) d max ,k 는 수신된 심벌이 가지는 그룹 영역에서 비트 경계값과 가장 먼 거리 값을 의미한다.
d max ,k = d min ,k +2d가 된다.
상기의 [수학식 5]에서 사용되는 d min ,k 와 d max ,k 의 계산의 예를 비트 b1 에 대해 적용해보면 도 3(b)의 신호 공간에서
1) S-1, S-4, S1 또는 S4 중 한 영역에 수신 값이 존재하는 경우에는
Figure 112006062866457-pat00010
2) S-2, S-3, S2 또는 S3 중 한 영역에 수신 값이 존재하는 경우에는
Figure 112006062866457-pat00011
상기의 [수학식 5]를 이용한 소프트 비트 매트릭 계산 과정을 비트 b1 에 대해서 수신 신호가 도 3(b)의 영역중 S1, 0 < z ≤ 2d 에 속한다면 상기의 [수학식 5]에서 사용되는 파라메터들로부터 하기의 [수학식 6]과 같이 계산된다.
Figure 112006062866457-pat00012
따라서, 이 예에서의 소프트 비트 매트릭인 LLR은 하기의 [수학식 7]과 같이 결정된다.
Figure 112006062866457-pat00013
상기의 [수학식 7]의 결과는 상기의 [수학식 4]를 이용하여 얻은 결과와 동일하다.
도 4에서는 상기 도3에 의해 설명된 b1 의 소프트 비트 매트릭을 발생시키기 위한 원리 설명과 동일한 방법으로 8-PAM의 신호 심벌을 구성하는 비트들 중 b2의 소프트 비트 매트릭 발생 과정을 설명한 것이다.
본 발명은 상기 도 2의 M-ary QAM 수신시스템에서 I 채널 및 Q 채널 소프트비트 매트릭 발생기(202, 203)에 관한 것으로, 도 5의 소프트 비트 매트릭 연산부(대수 우도비 생성기(b0 내지 bk -1))(55)인 도 6을 포함한다.
본 발명은 상기에서 제시된 [수학식 5]에 근거한 것이며, I 또는 Q 채널에 공통으로 사용할 수 있는 수식으로 N-PAM 소프트 비트 매트릭 발생을 위한 구현 알고리즘 블록을 후술되는 도 5에 나타내었다.
도 5 는 본 발명에 따른 소프트 비트 매트릭 발생 장치의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 본 발명에 따라 I 또는 Q 채널에 공통으로 사용할 수 있는 소프트 비트 매트릭 발생 장치는, 복조된 I(Inphase) 채널 혹은 Q(Quadrature) 채널의 아날로그 심벌 신호를 디지털 신호로 변환하기 위한 아날로그/디지털 변환기(51)와, 상기 변환된 디지털 신호를 심벌간 간격 결정 기준값([수학식 5]와 같이 신호점 위치를 결정하는데 사용되는 기준값임(예, d))을 이용하여 스케일링하기 위한 스케일러(52)와, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산하기 위한 양의정수 변환기(53)와, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 부호를 결정하기 위한 부호결정기(54) 및 상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정보로 변환하기 위한 소프트 비트 매트릭 연산부(55)를 포함한다.
여기서, 양의 정수 변환기(53)에서 출력된 값은 R = (r0, r1, … , rK -1)2으로 표현되며 (…)2 은 이진수 표현을 의미하고, rk 는 이진수 표현의 각 자리수에 존재하는 값을 나타낸다. 또한 r0 는 이진수 표현상에서 MSB(Most Significant Bit)이다. 후술되는 도 6은 상기 도 5의 소프트 비트 매트릭 연산부(55)에서 구현되는 k 번째 비트의 소프트 비트 매트릭 연산 과정을 상세하게 설명한 것이다.
도 6 은 본 발명에 따른 소프트 비트 매트릭 발생 장치 중 k번째 비트의 소 프트 비트 매트릭 연산부(대수 우도비 생성기(b0 내지 bk -1))(55)의 일실시예 설명도이다.
도 6에 도시된 바와 같이, 본 발명에 따른 소프트 비트 매트릭 발생 장치 중 k번째 비트의 소프트 비트 매트릭 연산부(55)는, 상기 양의 정수(R)를 이용하여, 좌표축 이동을 위한 값(좌표 공간 이동값)을 계산하기 위한 좌표 이동값 생성기(즉, 상기 양의 정수(R)를 이용하여, 수신 신호가 신호 공간에서 포함되는 그룹을 결정하고, 이에 따라 해당 그룹의 비트 결정 경계를 원점으로 이동시킬 거리를 계산함)(601)와, 상기 양의 정수(R)를 이용하여, 2-PAM의 비트값 배치의 형태가 선대칭 또는 같은 형태인지 여부를 결정하기 위한 K비트의 2-PAM 비트와의 일치여부 판단부(602)와, 상기 좌표 공간 이동값과 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z) 및 상기 계산된 양의 정수(R)를 이용하여 새로운 수신신호 보정 심벌값을 생성하기 위한 보정값 생성기(603)와, 상기 수신신호 보정 심벌값의 부호값을 생성하기 위한
Figure 112006062866457-pat00014
의 부호값 생성기(604)와, 상기 수신신호 보정 심벌값의 절대값(좌표 이동 결정값의 절대값)을 생성하기 위한
Figure 112006062866457-pat00015
의 절대값 생성기(605)와, 상기 좌표 이동 결정값의 절대값을 이용하여 해당 그룹에서 비트경계값과 가장 가까운 거리값(최소 거리값)을 결정하기 위한 해당 그룹에서 비트 경계값과 가장 가까운 값 생성기(606)와, 상기 최소 거리값을 이용하여 그룹 영역에서 비트경계값과 가장 먼 거리값(최대 거리값)을 결정하기 위한 그룹 영역에서 비트경계값과 가장 먼거리 값 생성기(607)와, 상기 최소 거리값과 상기 '좌표 이동 결정값의 절대값'을 뺄셈 연 산하기 위한 실수 뺄셈기(608)와, 실수 뺄셈기(608)의 연산 결과값과 상기 최대 거리값을 곱셈 연산하기 위한 실수 곱셈기(609)와, K비트의 2-PAM 비트와의 일치여부 판단부(602)와
Figure 112006062866457-pat00016
의 부호값 생성기(604)의 결정 결과를 비트 곱셈 연산하기 위한 비트 곱셈기(610)와, 비트 곱셈기(610)의 연산 결과값과 상기 결정된 부호값(Q)을 비트 곱셈 연산하기 위한 비트 곱셈기(611)와, 비트 곱셈기(611)의 연산 결과값에 따라, 실수 곱셈기(609)의 연산 결과값을 소프트 비트 매트릭(LLR) 정보로 부호 변환하기 위한 실수 곱셈기(612)를 포함한다.
즉, 본 발명에 따른 소프트 비트 매트릭 연산부(55)는 상기 도 5의 스케일러(52), 양의 정수 변환기(53), 부호 결정기(54)에서 계산되어 제공해주는 z, R, Q 신호를 가지고 각 비트별 소프트 비트 매트릭을 연산한다.
좌표 이동값 생성기(Dk)(601)는 상기 도 3 및 도 4의 설명과 하기의 [수학식 8]과 같은 방법으로 수신된 신호가 신호 공간에서 포함되는 그룹을 결정하고 이에 따라 해당 그룹의 비트 결정 경계를 원점(0점)으로 이동시킬 거리를 계산한다.
Figure 112006062866457-pat00017
여기서, (r0, r1, … , rK -1)2는 양의 정수 변환기(603)에서 출력된 R = (r0, r1, … , rK -1)2의 2진표현이다.
도 6에서 2-PAM의 비트 값 배치의 형태가 선대칭 또는 같은 형태 여부를 결정하는 K비트의 2-PAM 비트와의 일치여부 판단부(mk)(602)는 하기의 [수학식 9]와 같이 계산된다.
Figure 112006062866457-pat00018
여기서, mk 값이 "+1"이면 일치, "-1"이면 불일치를 의미한다. 수신신호의 보정값 생성기(
Figure 112006062866457-pat00019
)(603)에서는 좌표 이동값 생성기(601)에서 계산된 좌표 공간 이동값(Dk)과 도 5의 스케일러(52) 및 양의 정수 변환기(53)에서 결정된 z와 R에 의해 도 3 또는 도 4에 의해 새로운 수신신호 보정 심벌값(
Figure 112006062866457-pat00020
)을 생성한다.
또한, 보정값 생성기(603)에 의해 새롭게 만들어진 수신신호 보정값(
Figure 112006062866457-pat00021
)을 이용하여
Figure 112006062866457-pat00022
의 부호값 생성기(604)에 의해
Figure 112006062866457-pat00023
의 부호값(Gk)을 생성하고
Figure 112006062866457-pat00024
의 절대값 생성기(605)에 의해
Figure 112006062866457-pat00025
의 절대값(
Figure 112006062866457-pat00026
)을 생성한다.
Figure 112006062866457-pat00027
의 절대값 생성기(605)에 의해 생성된 Ak를 이용하여 해당 그룹에서 비트경계값과 가장 가까운 값 생성기(606)에 의해 비트경계값과 가장 가까운 거리값(dmin,k/2)을 결정한다.
해당 그룹에서 비트경계값과 가장 가까운 값 생성기(606)에 의해 결정된 생성된 가까운 거리값(dmin,k/2)을 이용하여 그룹영역에서 비트경계값과 가장 먼 거리값 생성기(607)에 의해 비트경계값과 가장 먼거리값(dmax,k)을 결정한다.
한편, 해당 그룹에서 비트경계값과 가장 가까운 값 생성기(606)으로부터 결정된 비트 경계값과 가장 가까운 거리값(dmin,k/2)과
Figure 112006062866457-pat00028
의 절대값 생성기(605)로부터 결정된 좌표이동 결정값
Figure 112006062866457-pat00029
의 절대값(
Figure 112006062866457-pat00030
)의 차는 실수 뺄셈기(608)에 의해 계산되며, 실수 뺄셈기(608)의 계산 결과와 그룹영역에서 비트경계값과 가장 먼 거리값 생성기(607)에 의해 계산된 비트경계값과 가장 먼거리 값(dmax ,k/2)은 실수 곱셈기(609)에 의해 계산된다. K 비트의 2-PAM 비트와의 일치 여부 판단부(602)와 보정값 생성기(603)의 결정 결과는 비트곱셈기(610)에 의해 계산되고, 부호 결정기(54)에 의해 결정된 수신신호의 부호값(Qk)은 비트곱셈기(610)에서 결정된 값과 비트곱셈기(611)에 의해 곱해진다. 실수 곱셈기(612)는 실수 곱셈기(609)의 연산 결과를 비트곱셈기(611)의 결과에 따라 부호 변환하도록 한다.
상기한 바와 같은 구조를 갖는 본 발명에 따른 소프트 비트 매트릭 발생 장 치(도 5 및 도 6)의 동작 과정을 순차적으로 설명하면 다음과 같다.
1) 수신된 2차원 신호는 도 2의 I/Q 복조기(201)를 통하여 심벌이 복구된다.
2) 복구된 심벌 신호가 각각 독립적으로 I 채널 소프트 비트 매트릭 발생 장치(202)와 Q 채널 소프트 비트 매트릭 발생 장치(203)로 입력되면 I 채널과 Q 채널 각각이 다음 알고리즘에 따라 독립적으로 비트 매트릭을 발생한다.
3) 수신된 PAM 심벌 신호는 아날로그/디지털 변환기(51)를 거치고 스케일러(502)로부터 신호점 위치를 결정하는데 사용되는 기준 값으로 스케일링한다.
4) 3)의 출력을 양의정수 변환기(503)를 통하여 정수(R = (r0, r1, … , rK-1)2)를 계산한다.
5) 4)의 출력을 이용하여 좌표 이동값 생성기(601)로부터 좌표축 이동을 위한 값을 계산한다.
6) 4)의 출력을 이용하여 K비트의 2-PAM 비트와의 일치 여부 판단부(602)로부터 2-PAM의 비트 값 배치의 형태가 선대칭 또는 같은 형태인지의 여부를 결정한다.
7) b0에 대해서는 3)의 출력인 수신된 심벌 값을 이용하여
Figure 112006062866457-pat00031
의 부호값 생성기(604)로부터 부호값을 취한다.
8) 5)에서 계산한 좌표축 이동값을 이용하여 보정값 생성기(603)로부터 좌표축을 이동하여 수신된 심벌값을 보정한다.
9) 보정된 심벌 값의 부호를
Figure 112006062866457-pat00032
의 부호값 생성기(604)로부터 Gk = sign(
Figure 112006062866457-pat00033
)와 같이 결정하고 비트 곱셈기(610)와 비트 곱셈기(611)에 의해 Gk와 mk의 부호값을 결정한다.
10) 8)의 출력을 이용하여 해당 그룹에서 비트 경계값과 가장 가까운 값 생성기(606)와 그룹 영역에서 비트 경계값과 가장 먼거리 값 생성기(607)로부터 dmax,k/2와 dmin ,k/2를 계산한다.
11) 이들 결과를 이용하여 실수 곱셈기(612)로부터 각 비트별 소프트 비트 매트릭 LLR을 계산한다.
본 발명에서 제안한 알고리즘을 이용하여 도 7과 같은 64-QAM신호 공간에서의 수신 신호들이 존재할 때의 연산 결과를 하기의 [표 1]과 같이 나타내었다.
Figure 112006062866457-pat00034
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 비트들을 모아 심벌을 구성할 때 일반적으로 많이 적용하는 그레이(Gray) 매핑 방식을 이용한 M-ary QAM 신호 수신에 있어서 이 심벌 신호를 비트별 정보로 변환할 때 Max-Log-MAP 알고리즘을 사용함으로써, 설계 복잡도를 낮출 수 있는 효과가 있다.
특히, 본 발명은 변조 차수인 M에 대하여 M이 증가되는 경우에도 구조의 변경없이 증가된 비트 수 만큼 계산 경로를 추가하거나 혹은 동일 경로를 반복 사용할 수 있는 효과가 있다.

Claims (11)

  1. 소프트 비트 매트릭 발생 장치에 있어서,
    복조된 I(Inphase) 채널 혹은 Q(Quadrature) 채널의 아날로그 심벌 신호를 디지털 신호로 변환하기 위한 아날로그/디지털 신호 변환수단;
    상기 변환된 디지털 신호를 심벌간 간격 결정 기준값을 이용하여 스케일링하기 위한 스케일링수단;
    상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산하기 위한 양의정수 변환수단;
    상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 부호를 결정하기 위한 부호결정수단; 및
    상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정보로 변환하기 위한 비트별 정보 변환수단
    을 포함하는 소프트 비트 매트릭 발생 장치.
  2. 제 1 항에 있어서,
    상기 소프트 비트 매트릭 발생 장치는,
    I 채널 및 Q 채널에 공통으로 사용되는 PAM(Pulse Amplitude Modulation)용 소프트 비트 매트릭 발생기인 것을 특징으로 하는 소프트 비트 매트릭 발생 장치.
  3. 제 2 항에 있어서,
    상기 비트별 정보 변환수단은,
    상기 양의 정수(R)를 이용하여, 좌표축 이동을 위한 값(좌표 공간 이동값)을 계산하기 위한 좌표 이동값 생성수단;
    상기 양의 정수(R)를 이용하여, 2-PAM의 비트값 배치의 형태가 선대칭 또는 같은 형태인지 여부를 결정하기 위한 2-PAM 비트와의 일치여부 판단수단;
    상기 좌표 공간 이동값과 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z) 및 상기 계산된 양의 정수(R)를 이용하여 새로운 수신신호 보정 심벌값을 생성하기 위한 수신신호 보정값 생성수단;
    상기 수신신호 보정 심벌값의 부호값을 생성하기 위한 부호값 생성수단;
    상기 수신신호 보정 심벌값의 절대값(좌표 이동 결정값의 절대값)을 생성하기 위한 절대값 생성수단;
    상기 좌표 이동 결정값의 절대값을 이용하여 해당 그룹에서 비트경계값과 가장 가까운 거리값(최소 거리값)을 결정하기 위한 제1 거리값 결정수단;
    상기 최소 거리값을 이용하여 그룹 영역에서 비트경계값과 가장 먼 거리값(최대 거리값)을 결정하기 위한 제2 거리값 결정수단;
    상기 최소 거리값과 상기 '좌표 이동 결정값의 절대값'을 뺄셈 연산하기 위 한 제1 연산수단;
    상기 제1 연산수단의 연산 결과값과 상기 최대 거리값을 곱셈 연산하기 위한 제2 연산수단;
    상기 2-PAM 비트와의 일치여부 판단수단과 상기 수신신호 부호값 생성수단의 결정 결과를 비트 곱셈 연산하기 위한 제3 연산수단;
    상기 제3 연산수단의 연산 결과값과 상기 결정된 부호값(Q)을 비트 곱셈 연산하기 위한 제4 연산수단; 및
    상기 제4 연산수단의 연산 결과값에 따라, 상기 제2 연산수단의 연산 결과값을 소프트 비트 매트릭(LLR) 정보로 부호 변환하기 위한 제5 연산수단
    을 포함하는 소프트 비트 매트릭 발생 장치.
  4. 제 3 항에 있어서,
    상기 소프트 비트 매트릭(LLR) 정보는,
    하기의 [수학식 1]을 이용하여 계산되는 것을 특징으로 하는 소프트 비트 매트릭 발생 장치.
    [수학식 1]
    Figure 112006062866457-pat00035
    (여기서,
    Figure 112006062866457-pat00036
    는 수신된 심벌 영역에 대해 k번째 비트의 그룹을 좌표축 이동 거리만큼 보정한 값,
    Figure 112006062866457-pat00037
    는 보정된 심벌값
    Figure 112006062866457-pat00038
    의 부호값(
    Figure 112006062866457-pat00039
    ), m k 는 그룹의 k 비트 배열 형태가 2-PAM과의 일치여부(일치:+1, 불일치:-1), d min ,k 는 수신된 신호가 속하는 해당 비트 그룹에서 비트 경계값과 가장 가까운 거리 값, d max ,k 는 수신된 심벌이 가지는 그룹 영역에서 비트 경계값과 가장 먼 거리 값, d max ,k = d min ,k +2d임)
  5. 제 4 항에 있어서,
    상기 [수학식 1]에 사용되는 파라미터 중 좌표축 이동을 위한 계산을 위해 하기의 [수학식 2]를 이용하는 것을 특징으로 하는 소프트 비트 매트릭 발생 장치.
    [수학식 2]
    Figure 112006062866457-pat00040
    (여기서, (r0, r1, … , rK -1)2는 양의 정수 변환기에서 출력된 R = (r0, r1, … , rK -1)2의 2진 표현임)
  6. 제 4 항에 있어서,
    상기 [수학식 1]에 사용되는 파라미터 중 신호 공간 상의 비트값 배치의 형태를 판단하기 위한 계산을 위해 하기의 [수학식 3]을 이용하는 것을 특징으로 하는 소프트 비트 매트릭 발생 장치.
    [수학식 3]
    Figure 112006062866457-pat00041
    (여기서, mk 값이 "+1"이면 일치, "-1"이면 불일치를 의미함)
  7. 소프트 비트 매트릭 발생 방법에 있어서,
    아날로그/디지털 변환기를 통해 변환된 디지털 신호를 심벌간 간격 결정 기준값을 이용하여 스케일링하는 스케일링 단계;
    상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산 하고, 부호를 결정하는 단계; 및
    상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정보로 변환하는 비트별 정보 변환단계
    를 포함하는 소프트 비트 매트릭 발생 방법.
  8. 제 7 항에 있어서,
    상기 비트별 정보 변환단계는,
    상기 양의 정수(R)를 이용하여, 좌표축 이동을 위한 값(좌표 공간 이동값)을 계산하고 2-PAM의 비트값 배치의 형태가 선대칭 또는 같은 형태인지 여부를 결정하는 단계;
    상기 좌표 공간 이동값과 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z) 및 상기 계산된 양의 정수(R)를 이용하여 새로운 수신신호 보정 심벌값을 생성하는 수신신호 보정값 생성단계;
    상기 수신신호 보정 심벌값의 부호값 및 절대값(좌표 이동 결정값의 절대값)을 생성하는 단계;
    상기 좌표 이동 결정값의 절대값을 이용하여 해당 그룹에서 비트경계값과 가장 가까운 거리값(최소 거리값)을 결정하는 제1 거리값 결정단계;
    상기 최소 거리값을 이용하여 그룹 영역에서 비트경계값과 가장 먼 거리값 (최대 거리값)을 결정하는 기 위한 제2 거리값 결정단계;
    상기 최소 거리값과 상기 '좌표 이동 결정값의 절대값'을 뺄셈 연산하고, 연산된 결과값과 상기 최대 거리값을 곱셈 연산하는 제1 연산단계;
    2-PAM 비트와의 일치여부 판단수단과 수신신호 부호값 생성수단의 결정 결과를 비트 곱셈 연산하고, 연산된 결과값과 상기 결정된 부호값(Q)을 비트 곱셈 연산하는 제2 연산단계; 및
    상기 제2 연산단계의 연산 결과값에 따라, 상기 제1 연산단계의 연산 결과값을 소프트 비트 매트릭(LLR) 정보로 부호 변환하는 단계
    를 포함하는 소프트 비트 매트릭 발생 방법.
  9. 소프트 비트 매트릭 발생 장치를 이용한 다치 레벨 QAM(Quadrature Amplitude Modulation) 수신시스템에 있어서,
    I(Inphase) 채널 및 Q(Quadrature) 채널 각각의 심벌 신호를 복구하기 위한 I/Q 복조수단;
    I 채널 심벌 신호를 비트별 소프트 비트 매트릭 정보로 변환하기 위한 I 채널 소프트 비트 매트릭 생성수단;
    Q 채널 심벌 신호를 비트별 소프트 비트 매트릭 정보로 변환하기 위한 Q 채널 소프트 비트 매트릭 생성수단;
    I 및 Q 비트 매트릭 정보를 병렬/직렬 변환하기 위한 병렬/직렬 데이터 변환 수단; 및
    직렬 변환된 I 및 Q 비트 매트릭 정보를 반복 복호화하기 위한 반복복호수단
    을 포함하는 다치 레벨 QAM 수신시스템.
  10. 제 9 항에 있어서,
    상기 I 채널 소프트 비트 매트릭 생성수단과 상기 Q 채널 소프트 비트 매트릭 생성수단은,
    I 채널 및 Q 채널에 공통으로 사용되는 PAM(Pulse Amplitude Modulation)용 소프트 비트 매트릭 발생기인 것을 특징으로 하는 다치 레벨 QAM 수신시스템.
  11. 제 10 항에 있어서,
    상기 PAM용 소프트 비트 매트릭 발생기는,
    복조된 I(Inphase) 채널 혹은 Q(Quadrature) 채널의 아날로그 심벌 신호를 디지털 신호로 변환하기 위한 아날로그/디지털 신호 변환수단;
    상기 변환된 디지털 신호를 심벌간 간격 결정 기준값을 이용하여 스케일링하기 위한 스케일링수단;
    상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 양의 정수(R)를 계산하기 위한 양의정수 변환수단;
    상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)의 부호를 결정하기 위한 부호결정수단; 및
    상기 계산된 양의 정수(R) 및 상기 결정된 부호값(Q)을 바탕으로, 상기 스케일링된 디지털 I 혹은 Q 채널 심벌 신호(Z)를 각 비트별 소프트 비트 매트릭 정보로 변환하기 위한 비트별 정보 변환수단
    을 포함하는 다치 레벨 QAM 수신시스템.
KR1020060083170A 2005-12-08 2006-08-30 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템 KR100758306B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/096,119 US8116406B2 (en) 2005-12-08 2006-12-07 Apparatus and method for generating soft bit metric and M-ary QAM receiving system using the same
PCT/KR2006/005260 WO2007066985A1 (en) 2005-12-08 2006-12-07 Apparatus and method for generating soft bit metric and m-ary qam receiving system using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050119590 2005-12-08
KR1020050119590 2005-12-08

Publications (2)

Publication Number Publication Date
KR20070061283A KR20070061283A (ko) 2007-06-13
KR100758306B1 true KR100758306B1 (ko) 2007-09-12

Family

ID=38357217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083170A KR100758306B1 (ko) 2005-12-08 2006-08-30 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템

Country Status (2)

Country Link
US (1) US8116406B2 (ko)
KR (1) KR100758306B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751506B2 (en) * 2005-12-01 2010-07-06 Samsung Electronics Co., Ltd. Method for the soft bit metric calculation with linear MIMO detection for LDPC codes
KR100888860B1 (ko) * 2007-12-07 2009-03-17 한국전자통신연구원 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치
GB0805054D0 (en) 2008-03-18 2008-04-16 Cambridge Silicon Radio Ltd Method and apparatus for performing log-likelihood calculations
US8184745B2 (en) * 2008-12-04 2012-05-22 Altobridge Limited System and method of generating soft bits
US20140270000A1 (en) * 2013-03-14 2014-09-18 Research In Motion Limited Computation of Reliability Values
US11971826B2 (en) 2021-09-16 2024-04-30 Sandisk Technologies Llc Architecture and data path options for compression of soft bit data in non-volatile memories
US11971829B2 (en) * 2021-09-16 2024-04-30 Sandisk Technologies Llc On-the-fly compression scheme for soft bit data in non-volatile memory
US11901019B2 (en) 2021-09-16 2024-02-13 Sandisk Technologies Llc Use of data latches for compression of soft bit data in non-volatile memories
US11894068B2 (en) 2021-09-16 2024-02-06 Sandisk Technologies Llc Efficient sensing of soft bit data for non-volatile memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840483A2 (en) 1996-10-31 1998-05-06 Advanced Digital Television Broadcasting Laboratory Soft decision method and receiver
US6347122B1 (en) 1998-01-13 2002-02-12 Agere Systems Guardian Corp. Optimal complement punctured convolutional codes for use in digital audio broadcasting and other applications
GB2379143A (en) 2001-08-23 2003-02-26 Korea Electronics Telecomm Soft bit value calculation for bit decoding
KR20040111571A (ko) * 2002-05-03 2004-12-31 아이비큐티 디지털 코포레이션 디지털 정보 송신 방법, 송신기, 정보 신호 수신 방법 및정보 신호를 수신하는 수신기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994011955A1 (en) * 1992-11-06 1994-05-26 Pericle Communications Company Adaptive data rate modem
CA2404984A1 (en) * 2000-04-04 2001-10-11 Comtech Telecommunications Corp. Enhanced turbo product code decoder system
KR20020051549A (ko) 2000-12-22 2002-06-29 오길록 반복 복호기에서 양자화 및 미터릭 계산방법
US7245666B1 (en) * 2003-04-03 2007-07-17 Qualcomm, Inc. Soft symbol decoding for MIMO communication systems with reduced search complexity
US7529323B2 (en) * 2005-06-06 2009-05-05 The Aerospace Corporation Quaternary precoded continuous phase modulation soft bit metric demodulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840483A2 (en) 1996-10-31 1998-05-06 Advanced Digital Television Broadcasting Laboratory Soft decision method and receiver
US6347122B1 (en) 1998-01-13 2002-02-12 Agere Systems Guardian Corp. Optimal complement punctured convolutional codes for use in digital audio broadcasting and other applications
GB2379143A (en) 2001-08-23 2003-02-26 Korea Electronics Telecomm Soft bit value calculation for bit decoding
KR20040111571A (ko) * 2002-05-03 2004-12-31 아이비큐티 디지털 코포레이션 디지털 정보 송신 방법, 송신기, 정보 신호 수신 방법 및정보 신호를 수신하는 수신기

Also Published As

Publication number Publication date
US20080285685A1 (en) 2008-11-20
KR20070061283A (ko) 2007-06-13
US8116406B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
KR100758306B1 (ko) 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템
KR100651570B1 (ko) 이동통신 시스템의 수신기에서 디코딩을 위한 로그 근사율연산 방법 및 장치
JP5955481B2 (ja) 軟判定値生成装置及び軟判定値生成方法
JP3741703B2 (ja) １６−ａｒｙＱＡＭ変調方式を使用する通信システムにおける復調装置及び方法
EP1275214A1 (en) Decoding system and method for digital communications
EP1195908A2 (en) Method and apparatus for processing modulation symbols for soft input decoders
EP2974196B1 (en) Method and apparatus for encoding and decoding for frequency and quadrature-amplitude modulation in wireless communication system
EP2281376B1 (en) Method and digital communication device for calculating soft information for received QAM symbols
JP2005503725A (ja) データ通信システムでのチャネル復号器の入力軟性決定値計算装置及び方法
EP2362597B1 (en) Process for performing log-likelihood-ratio clipping in a soft-decision near-ML detector, and detector for doing the same
JP4596180B2 (ja) 通信用受信機におけるターボデコーダ用のソフトビットの計算
EP2346223B1 (en) Calculation of log-likelihood ratios in a demodulator
KR20060049445A (ko) 디코딩 방법 및 디코딩 회로
US8559566B2 (en) Method and apparatus for decomposing received symbol signal modulated with bit reflected gray code in bit information
US20040096007A1 (en) Method for generating soft bit information from gray coded signals
KR100651202B1 (ko) 연판정 복조 장치 및 그 방법
CN101437012A (zh) 一种格雷正交幅度调制下低复杂度的软解调方法
CN115987745A (zh) 一种低复杂度正交幅度调制十字星座解映射方法
WO2007066985A1 (en) Apparatus and method for generating soft bit metric and m-ary qam receiving system using the same
CN109639618B (zh) 一种适用于高阶正交幅度调制信号的低复杂度软输出解调方法
JP2005500747A (ja) ８−ａｒｙＰＳＫ変調方式を使用する通信システムにおける復調装置
JP6510058B2 (ja) 非均一なｑａｍ信号の復調
JP6731771B2 (ja) デマッピング処理回路、チップ、及び受信装置
JP2021072614A (ja) シンボル判定器及び再送信装置
KR20090003636A (ko) 무선통신 시스템의 심볼 디맵핑 장치 및 방법 및 이를 위한수신기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110831

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee