KR100753080B1 - Internal voltage generator - Google Patents
Internal voltage generator Download PDFInfo
- Publication number
- KR100753080B1 KR100753080B1 KR1020050133959A KR20050133959A KR100753080B1 KR 100753080 B1 KR100753080 B1 KR 100753080B1 KR 1020050133959 A KR1020050133959 A KR 1020050133959A KR 20050133959 A KR20050133959 A KR 20050133959A KR 100753080 B1 KR100753080 B1 KR 100753080B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal power
- signal
- pull
- unit
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Abstract
본 발명은 전류소모가 적으며 안정적이 내부전원을 공급하기 위한 내부전원 공급장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 내부전원의 공급단을 풀업 구동하기 위한 풀업 드라이버; 상기 내부전원의 공급단을 풀다운 구동하기 위한 풀다운 드라이버; 상기 내부전원에 대응되는 제1 피드백전압이 기준전압 보다 낮을 경우 상기 풀업 드라이버를 턴온시키기 위한 풀업 드라이빙 제어수단; 및 상기 내부전원에 대응되는 전압 레벨을 갖되, 상기 제1 피드백전압 보다 낮은 전압 레벨을 갖는 제2 피드백전압이 상기 기준전압 보다 높은 경우 상기 풀다운 드라이버를 턴온시키기 위한 풀다운 드라이빙 제어수단을 구비하는 내부전원 생성장치를 제공한다.The present invention is to provide an internal power supply device for supplying the internal power stably low current consumption, the present invention for this purpose pull-up driver for driving the power supply of the internal power supply; A pull-down driver for driving the supply terminal of the internal power supply; Pull-up driving control means for turning on the pull-up driver when the first feedback voltage corresponding to the internal power supply is lower than a reference voltage; And a pull-down driving control means for turning on the pull-down driver when the second feedback voltage having a voltage level corresponding to the internal power source and having a voltage level lower than the first feedback voltage is higher than the reference voltage. Provide a generator.
내부전원, 비교, 상승제한, 전류소모, 안정 Internal power supply, comparison, rising limit, current consumption, stable
Description
도 1은 종래기술에 따른 내부전원 생성장치의 회로도.1 is a circuit diagram of an internal power generator according to the prior art.
도 2는 도 1의 동작 파형도.2 is an operational waveform diagram of FIG. 1.
도 3은 본 발명의 제1 실시 예에 따른 내부전원 생성장치의 회로도.3 is a circuit diagram of an internal power generator according to a first embodiment of the present invention.
도 4는 도 3의 동작 파형도.4 is an operational waveform diagram of FIG. 3.
도 5는 본 발명의 제2 실시 예에 따른 내부전원 생성장치의 회로도.5 is a circuit diagram of an internal power generator according to a second embodiment of the present invention.
도 6은 도 5의 디바이딩부의 내부 회로도.6 is an internal circuit diagram of the divider of FIG. 5;
도 7은 도 6의 선택부의 내부 회로도.7 is an internal circuit diagram of a selector of FIG. 6.
도 8은 도 5의 신호 생성부의 내부 회로도.8 is an internal circuit diagram of a signal generator of FIG. 5;
도 9는 다른 실시 예에 따른 도 5의 디바이딩부의 내부 회로도.9 is an internal circuit diagram of the divider of FIG. 5 according to another exemplary embodiment.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
300 : 풀업 드라이빙 제어부300: pull-up driving control unit
400 : 풀다운 드라이빙 제어부400: pull-down driving control
420, 460 : 제2 피드백부420 and 460: second feedback unit
440 : 제2 제어신호 생성부440: second control signal generator
480 : 테스트부480: test unit
본 발명은 반도체 설계 기술에 관한 것으로, 특히 내부전원 생성장치에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor design technology, and more particularly, to an internal power generator.
반도체 메모리소자의 공급전압은 세대가 지날수록 낮아지고 있다. 이러한 과정에서 안정적인 메모리의 동작 특성을 얻기 위한 여러가지 기술들이 제안되어 있는데, 이중 전압 다운 컨버터를 이용한 내부전원 공급장치도 다양한 형태로 만들어 진다.The supply voltage of the semiconductor memory device is decreasing with generations. In this process, various techniques have been proposed to obtain stable operating characteristics of the memory, and an internal power supply using a dual voltage down converter is also made in various forms.
한편, 일반적인 내부전원 공급장치 내 풀업 및 풀다운 드라이버의 응답 특성이나, 회로 구성 및 동작 환경 상의 차이로 인하여 목표값보다 지나치게 상승되는 경우가 발생한다. 이 불안정한 내부전원으로 인한 다양한 불량들이 발생할 수 있고, 특히 내부전원의 변화에 의한 불량은 동작 환경에 민감하게 반응하므로 안정적인 동작 성능을 확보하기 어렵다.On the other hand, due to the response characteristics of the pull-up and pull-down drivers in the general internal power supply, or the difference in circuit configuration and operating environment, it sometimes rises too much above the target value. Various defects may occur due to this unstable internal power source, and in particular, a defect caused by a change in the internal power source is sensitive to the operating environment, and thus it is difficult to secure stable operating performance.
따라서, 이렇게 상승된 전압을 디스차지 시켜 원하는 목표값이 되도록 하는 블록을 포함하는 내부전원 생성장치를 도면을 참조하여 구체적으로 살펴보도록 한다.Therefore, an internal power generator including a block for discharging the voltage thus increased to a desired target value will be described in detail with reference to the accompanying drawings.
도 1은 종래기술에 따른 내부전원 생성장치의 회로도이다.1 is a circuit diagram of an internal power generator according to the prior art.
도 1을 참조하면, 종래기술에 내부전원 생성장치는 내부전원(VINT)의 공급단을 풀업 구동하기 위한 풀업 드라이버(PM1)와, 내부전원(VINT)의 공급단을 풀다운 구동하기 위한 풀다운 드라이버(NM1)와, 기준전압(VR)에 비해 내부전원의 레벨이 낮을 경우 풀업 드라이버(PM1)를 턴온시키기 위한 풀업 제어부(10)와, 기준전압(VR)에 비해 내부전원(VINT)의 레벨이 높은 경우 풀다운 드라이버(NM1)를 턴온시키기 위한 풀다운 제어부(20)를 구비한다.Referring to FIG. 1, in the related art, an internal power generator generates a pull-up driver PM1 for driving a supply stage of an internal power supply VINT, and a pull-down driver for pulling down a supply terminal of an internal power supply VINT ( NM1 and the pull-
그리고 풀업 제어부(10)는 내부전원(VINT)의 레벨에 대해 일정한 레벨을 갖는 제1 피드백전압(Vfd1)을 생성하기 위한 제1 피드백부(12)와, 기준전압(VR)과 제1 피드백전압(Vfd1)을 비교하여 풀업 드라이빙 신호(DRV_ONB)를 생성하기 위한 제1제어신호 생성부(14)를 구비한다.The pull-up
제1 피드백부(12)는 내부전원(VINT)과 접지전원(VSS)의 공급단 사이에 MOS트랜지스터로 구현된 액티브 저항이 직렬 연결되어 구현된다. 이렇게 출력되는 제1 피드백전압(Vfd1)은 내부전원(VINT)의 레벨에 1/2비율을 갖는다.The
제1 제어신호 생성부(14)는 제1 피드백전압(Vfd1)과 기준전압(VR)의 레벨 차이를 비교하여, 제1 피드백전압(Vfd1)의 레벨이 기준전압(VR)보다 낮은 경우 풀업 드라이빙신호(DRV_ONB)를 논리레벨 'L'로 활성화시키는 제1 비교기를 포함한다.The first
풀다운 제어부(20)는 내부전원(VINT)의 레벨에 대해 일정한 레벨을 갖는 제2 피드백전압(Vfd2)을 생성하기 위한 제2 피드백부(22)와, 구동오프신호(DIS_ENB)에 응답하여 기준전압(VR)과 제2 피드백전압(Vfd2)을 비교하여 풀다운 드라이빙 신호(DIS_ON)를 생성하기 위한 제2 제어신호 생성부(24)를 구비한다.The pull-
제2 피드백부(22)는 내부전원(VINT)과 접지전원(VSS)의 공급단 사이에 MOS트랜지스터로 구현된 액티브 저항이 직렬 연결되어 구현된다. 이렇게 출력되는 제2 피드백전압(Vfd2)은 내부전원(VINT)의 레벨에 1/2비율을 가져, 제1 피드백전압(Vfd1)과 동일한 레벨을 갖는다.The
제2 제어신호 생성부(24)는 구동오프신호(DIS_ENB)의 비활성화 시 제2 피드백전압(Vfd2)과 기준전압(VR)의 레벨 차이를 비교하여, 제2 피드백전압(Vfd2)의 레벨이 기준전압(VR)보다 높은 경우 풀다운 드라이빙신호(DIS_ON)를 논리레벨 'H'로 활성화시키는 제2 비교기(24a)와, 구동오프신호(DIS_ENB)의 활성화 시 풀다운 드라이빙신호(DIS_ON)를 논리레벨 'L'로 비활성화시키기 위한 오프부(NM2)를 구비한다.The second control signal generator 24 compares the level difference between the second feedback voltage Vfd2 and the reference voltage VR when the driving off signal DIS_ENB is inactivated, so that the level of the second feedback voltage Vfd2 is referenced. When the voltage VR is higher than the
오프부(NM2)는 구동오프신호(DIS_ENB)를 게이트 입력으로 가지며 제2 비교기(24a)의 출력노드와 접지전원(VSS)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)를 구비한다.The off portion NM2 has an NMOS transistor NM2 having a drive-off signal DIS_ENB as a gate input and having a drain-source path between an output node of the
도 2는 도 1의 동작 파형도로서, 이를 참조하여 종래기술에 따른 내부전원 생성장치의 구동을 살펴보도록 한다.FIG. 2 is an operation waveform diagram of FIG. 1, and looks at the driving of the internal power generator according to the related art with reference to this.
도 2에 도시된 바와 같이, 읽기나 쓰기 동작의 수행으로 인해 내부전원(VINT)의 큰 소모가 발생하게 되면, 내부전원(VINT_실제)의 레벨이 목표값(VINT_목표값) 보다 하강하게 된다.As shown in FIG. 2, when a large consumption of the internal power supply VINT occurs due to the execution of a read or write operation, the level of the internal power supply VINT_actual is lower than the target value VINT_target value. do.
따라서, 제1 피드백부(12)에 의한 제1 피드백전압(Vfd1) 역시 기준전압(VR) 보다 레벨이 하강하므로, 제1 비교기(14)가 풀업 드라이빙신호(DRV_ONB)를 논리레벨 'L'로 활성화 시키게 된다. 따라서, 풀업 드라이버(PM1)가 액티브되어 내부전원 (VINT)을 공급하므로 내부전원(VINT_실제)의 레벨이 상승한다.Accordingly, since the first feedback voltage Vfd1 by the
이와같이 내부전원(VINT_실제)의 레벨이 목표 값(VINT_목표값) 이하로 하강하면, 풀업 제어부(10) 및 풀업 드라이버(PM1)가 액티브되어 내부전원(VINT)을 공급하여 내부전원(VINT_실제)이 목표값 이상으로 상승되도록 한다.As such, when the level of the internal power supply (VINT_actual) falls below the target value (VINT_target value), the pull-
또한, 내부전원(VINT_실제)의 레벨이 목표값 이상으로 상승하게 되면, 제2 피드백부(22)에 의한 제2 피드백전압(Vfd2)이 기준전압(VR)보다 상승하게 된다.In addition, when the level of the internal power supply VINT_real is higher than or equal to the target value, the second feedback voltage Vfd2 by the
따라서, 제2 비교기(24a)가 구동오프신호(DIS_ENB)의 비활성화 시 제2 피드백전압(Vfd2)이 기준전압(VR) 보다 상승하는 것을 감지하여 풀다운 드라이빙신호(DIS_ON)를 논리레벨 'H'로 활성화한다. 따라서, 풀다운 드라이버(NM1)가 액티브되어 내부전원(VINT)의 공급단을 풀다운 구동하므로, 내부전원(VINT_실제)이 목표값(VINT_목표값) 이상으로 상승되지 않도록 한다.Accordingly, when the
전술한 바와 같은 과정을 반복하여, 내부전원(VINT_실제)의 레벨이 목표값(VINT_목표값)에 대응되는 레벨로 유지되도록 한다.By repeating the above-described process, the level of the internal power supply VINT_real is maintained at a level corresponding to the target value VINT_target value.
그런데, 실제적으로 제1 및 제2 비교기(14, 24a)의 응답 특성이 동일하지 않고, 풀다운 드라이빙신호(DIS_ON) 및 풀업 드라이빙신호(DRV_ONB)가 가진 로딩이 다르다. 때문에, 제1 및 제2 비교기(14, 24a)의 풀업 및 풀다운 드라이빙신호(DRV_ONB, DIS_ON)의 천이 특성에 있어서 각기 다른 지연시간과, 다른 기울기로 천이한다.However, the response characteristics of the first and
또한, 각 풀업 및 풀다운 드라이버(PM1, NM1)와, 각 피드백부(12, 22)의 환경이 다르고, 동일한 환경이라 할지라도 풀업 드라이버(PM1)와 풀다운 드라이버 (NN1)가 스위칭하는 순간 두 드라이버가 동시에 턴온되는 구간이 발생된다. 이 경우, 풀다운 드라이버(PM1)와, 풀업 드라이버(NM1) 사이에 직접적인 전류(Idirect) 소모가 발생되어 전체적인 전류소모의 증가를 가져와 제품 경쟁력을 약화시킨다.In addition, the environment of each of the pull-up and pull-down drivers PM1 and NM1 and the
따라서, 이러한 경우에 시간적으로 내부전원의 사용이 많은 경우를 피해 풀다운 드라이버를 구동시키기 위해, 제2 비교기의 동작을 지연시켜 구동되도록 하기도 하지만, 기본적으로 제1 및 제2 비교기의 감지동작이 수행되는 동안에는 풀업 드라이버 및 풀다운 드라이버가 동시에 턴온되는 구간의 발생은 필연적인 것 이다. 이로 인한 추가 전류소모는 피할 수 없다.Therefore, in this case, the drive of the second comparator may be delayed to drive the pull-down driver to avoid the use of the internal power in time, but basically, the sensing operation of the first and second comparators is performed. During this time, the occurrence of a section in which the pull-up driver and the pull-down driver are turned on at the same time is inevitable. As a result, additional current consumption is inevitable.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 전류소모가 적으며 안정적이 내부전원을 공급하기 위한 내부전원 공급장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide an internal power supply device for supplying internal power with low current consumption and stability.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 내부전원 공급장치는 내부전원의 공급단을 풀업 구동하기 위한 풀업 드라이버; 상기 내부전원의 공급단을 풀다운 구동하기 위한 풀다운 드라이버; 상기 내부전원에 대응되는 제1 피드백전압이 기준전압 보다 낮을 경우 상기 풀업 드라이버를 턴온시키기 위한 풀업 드라이빙 제어수단; 및 상기 내부전원에 대응되는 전압 레벨을 갖되, 상기 제 1 피드백전압 보다 낮은 전압 레벨을 갖는 제2 피드백전압이 상기 기준전압 보다 높은 경우 상기 풀다운 드라이버를 턴온시키기 위한 풀다운 드라이빙 제어수단을 포함한다.An internal power supply apparatus according to an aspect of the present invention for achieving the above technical problem is a pull-up driver for driving the supply stage of the internal power supply; A pull-down driver for driving the supply terminal of the internal power supply; Pull-up driving control means for turning on the pull-up driver when the first feedback voltage corresponding to the internal power supply is lower than a reference voltage; And a pull-down driving control means for turning on the pull-down driver when the second feedback voltage having a voltage level corresponding to the internal power source and having a voltage level lower than the first feedback voltage is higher than the reference voltage.
본 발명의 타 측면에 따른 내부전원 공급장치는 내부전원의 공급단을 풀업 구동하기 위한 풀업 드라이버; 상기 내부전원의 공급단을 풀다운 구동하기 위한 풀다운 드라이버; 상기 내부전원에 대응되는 제1 피드백전압을 통해 기준전압 보다 낮을 경우 상기 풀업 드라이버를 턴온시키기 위한 풀업 드라이빙 제어수단; 선택신호를 생성하기 위한 테스트부와, 상기 내부전원에 대응되는 복수의 전압 레벨 중 하나를 상기 선택신호에 응답하여 제2 피드백전압으로 전달하기 위한 피드백부와, 상기 제2 피드백전압의 레벨이 상기 기준전압 보다 높은 경우 상기 풀다운 드라이버를 턴온시키기 위한 제어신호 생성부를 포함하는 풀다운 드라이빙 제어수단을 포함한다.According to another aspect of the present invention, an internal power supply device includes: a pull-up driver for driving a supply end of an internal power supply; A pull-down driver for driving the supply terminal of the internal power supply; Pull-up driving control means for turning on the pull-up driver when it is lower than a reference voltage through a first feedback voltage corresponding to the internal power source; A test unit for generating a selection signal, a feedback unit for transferring one of a plurality of voltage levels corresponding to the internal power supply to a second feedback voltage in response to the selection signal, and a level of the second feedback voltage And a pull-down driving control means including a control signal generator for turning on the pull-down driver when the reference voltage is higher than the reference voltage.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3은 본 발명의 제1 실시 예에 따른 내부전원 생성장치의 회로도이다.3 is a circuit diagram of an internal power generator according to a first embodiment of the present invention.
도 3을 참조하면, 본 발명의 제1 실시 예에 따른 내부전원 생성장치는 내부전원(VINT)의 공급단을 풀업 구동하기 위한 풀업 드라이버(100)와, 내부전원(VINT)의 공급단을 풀다운 구동하기 위한 풀다운 드라이버(200)와, 내부전원(VINT)에 대 응되는 제1 피드백전압(Vfd1)이 기준전압(VR) 보다 낮을 경우 풀업 드라이버(100)를 턴온시키기 위한 풀업 드라이빙 제어부(300)와, 내부전원(VINT)에 대응되는 전압 레벨을 갖되, 제1 피드백전압(Vfd1) 보다 낮은 전압 레벨을 갖는 제2 피드백전압(Vfd2)이 기준전압(VR) 보다 높은 경우 풀다운 드라이버(200)를 턴온시키기 위한 풀다운 드라이빙 제어부(400)를 구비한다.Referring to FIG. 3, the internal power generator according to the first embodiment of the present invention pulls down a pull-up
그리고 풀업 드라이빙 제어부(300)는 내부전원(VINT)의 레벨에 대해 일정한 레벨을 갖는 제1 피드백전압(Vfd1)을 생성하기 위한 제1 피드백부(320)와, 기준전압(VR)과 제1 피드백전압(Vfd1)을 비교하여 풀업 드라이빙 신호(DRV_ONB)를 생성하기 위한 제1 제어신호 생성부(340)를 구비한다.The pull-up driving
이때, 출력되는 제1 피드백전압(Vfd1)은 내부전원(VINT)의 레벨에 대해 1/2비율을 갖는다.At this time, the output first feedback voltage Vfd1 has a ratio of 1/2 to the level of the internal power supply VINT.
제1 제어신호 생성부(340)는 제1 피드백전압(Vfd1)과 기준전압(VR)의 레벨 차이를 차동 입력으로 가져, 제1 피드백전압(Vfd1)의 레벨이 기준전압(VR)보다 낮은 경우 풀업 드라이빙신호(DRV_ONB)를 논리레벨 'L'로 활성화시키는 비교기를 포함한다.The first
또한, 풀다운 드라이빙 제어부(400)는 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이에 직렬 연결된 패시브 소자의 저항을 통해 제2 피드백전압(Vfd2)을 생성하기 위한 제2 피드백부(420)와, 구동오프신호(DIS_ENB)에 응답하여 기준전압(VR)과 제2 피드백전압(Vfd2)을 비교하여 풀다운 드라이빙 신호(DIS_ON)를 생성하기 위한 제2 제어신호 생성부(440)를 구비한다.In addition, the pull-down
제2 피드백부(420)는 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이에 직렬 연결된 제1 및 제2 저항(RA, RB)를 구비하여, 제1 및 제2 저항(RA, RB)의 연결노드에 걸린 전압을 제2 피드백전압(Vfd2)으로 전달한다.The
이때, 제2 피드백전압(Vfd2)은 제1 및 제2 저항(RA, RB) 비율에 의해 결정되는데, 이를 수식으로 살펴보면, 하기 수학식 1과 같다.At this time, the second feedback voltage Vfd2 is determined by the ratios of the first and second resistors R A and R B , which are represented by
이때, RB < RA 가 성립하므로, 제2 피드백전압(Vfd2)은 내부전원(VINT)의 레벨에 대해 1/2비율보다 작은 레벨을 갖게 되므로, 제2 피드백전압(Vfd2)은 제1 피드백전압(Vfd1)에 비해 낮은 전압 레벨을 갖는다.At this time, R B Since R A is established, since the second feedback voltage Vfd2 has a level smaller than 1/2 of the level of the internal power supply VINT, the second feedback voltage Vfd2 is the first feedback voltage Vfd1. Have a lower voltage level.
제2 제어신호 생성부(440)는 구동오프신호(DIS_ENB)의 비활성화 시 제2 피드백전압(Vfd2)과 기준전압(VR)의 레벨 차이를 비교하여, 제2 피드백전압(Vfd2)의 레벨이 기준전압(VR)보다 높은 경우 풀다운 드라이빙신호(DIS_ON)를 논리레벨 'H'로 활성화시키는 비교기(442)와, 구동오프신호(DIS_ENB)의 활성화 시 풀다운 드라이빙신호(DIS_ON)를 논리레벨 'L'로 비활성화시키기 위한 오프부(NM4)를 구비한다.The second
오프부(NM4)는 구동오프신호(DIS_ENB)를 게이트 입력으로 가지며 비교기(442)의 출력노드와 접지전원(VSS)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM4)를 구비한다.The off portion NM4 has a driving off signal DIS_ENB as a gate input and includes an NMOS transistor NM4 having a drain-source path between an output node of the
참고적으로, 구동오프신호(DIS_ENB)는 액티브커맨드(ACT)와 같이 내부전원의 소모가 많이 발생되는 신호에 동기되어 비활성화되며, 프리차지커맨드(PCG)와 같이 내부전원의 소모가 발생되지 않을 경우 이에 동기되어 활성화된다.For reference, the driving off signal DIS_ENB is deactivated in synchronization with a signal that consumes a lot of internal power, such as an active command ACT, and when the internal power is not consumed, such as a precharge command PCG. It is activated in synchronization with this.
이와같이, 본 발명에 따른 내부전원 생성장치는 제1 피드백전압(Vfd1) 보다 낮은 제2 피드백전압(Vfd2)을 사용하므로서, 풀다운 드라이버(PM2) 및 풀업 드라이버(NM3)와 동시에 턴온되어 직접적인 전류소모가 발생되지 않도록 한다.As such, since the internal power generator according to the present invention uses the second feedback voltage Vfd2 lower than the first feedback voltage Vfd1, the internal power generator is turned on simultaneously with the pull-down driver PM2 and the pull-up driver NM3 to directly reduce current consumption. Do not occur.
도 4는 도 3의 동작 파형도로서, 이를 참조하여 내부전원 생성장치의 동작을 간략히 살펴보도록 한다.FIG. 4 is an operation waveform diagram of FIG. 3, with reference to this, to briefly describe an operation of an internal power generator.
먼저, 소자 내에서 발생된 내부전원(VINT)의 소모로 인해 내부전원(VINT_실제)의 레벨이 목표값(VINT_목표값) 이하로 하강하게 된다.First, the level of the internal power supply VINT_actual is lowered below the target value VINT_target value due to the consumption of the internal power supply VINT generated in the device.
따라서, 제1 피드백부(340)에 의한 제1 피드백전압(Vfd1)의 레벨이 기준전압(VR) 보다 하강하므로, 제1 비교기(340)가 풀업 드라이빙신호(DRV_ONB)를 논리레벨 'L'로 활성화 시키므로 풀업 드라이버(100)가 액티브되어 내부전원(VINT)을 공급한다.Therefore, since the level of the first feedback voltage Vfd1 by the
풀업 드라이버(100)의 풀업 구동에 의해 내부전원(VINT_실제)의 레벨이 상승하게 된다.By the pull-up driving of the pull-up
이때, 내부전원(VINT_실제)의 레벨이 목표값(VINT_목표값) 보다 상승하는 시점에 동일하게 제1 피드백전압(Vfd1)도 기준전압(VR) 보다 상승하게 되므로, 제1 비교기(340)가 풀업 드라이빙신호(DRV_ONB)를 논리레벨 'H'로 천이시키게 된다. 이러한 천이 과정 동안에도 풀업 드라이빙신호(DRV_ONB)가 논리레벨 'H'로 판별되기 전까지는 풀업 드라이버(100)가 소정시간 구동되기 때문에, 풀업 드라이버(100)가 턴오프되기 전 까지는 내부전원(VINT_실제)의 레벨이 상승하게 된다.At this time, since the first feedback voltage Vfd1 also rises above the reference voltage VR at the time when the level of the internal power supply VINT_real is higher than the target value VINT_target value, the first comparator 340. ) Causes the pull-up driving signal DRV_ONB to transition to a logic level 'H'. Even during this transition process, since the pull-up
따라서, 제2 피드백전압(Vfd2)의 레벨이 기준전압(VR) 보다 상승하게 되면, 제2 비교기(442)가 풀다운 드라이빙신호(DIS_ON)를 논리레벨 'H'로 활성화시킨다. 그러나, 제2 피드백전압(Vfd2)의 레벨이 제1 피드백전압(Vfd1)에 비해 낮기 때문에, 풀업 드라이빙신호(DRV_ONB)의 활성화 구간과 풀다운 드라이빙신호(DIS_ON)의 활성화 구간이 중복되진 않는다.Therefore, when the level of the second feedback voltage Vfd2 rises above the reference voltage VR, the
이어, 풀업 드라이빙신호(DIS_ON)에 액티브된 풀다운 드라이버(200)가 내부전원(VINT)의 공급단을 풀다운 구동하며, 이는 제2 피드백전압(Vfd2)의 레벨이 기준전압(VR) 보다 낮아질 때까지 이뤄진다.Subsequently, the pull-down
이와같이, 본 발명에 따른 내부전원 공급장치는 내부전원(VINT)의 상승 레벨을 제한하기 위한 제2 피드백전압(Vfd2)을, 하강레벨을 제한하기 위한 제1 피드백전압(Vfd1) 보다 낮게 하므로서, 풀업 드라이버(100) 및 풀다운 드라이버(200)가 동시에 턴온되지 않는다. 따라서, 드라이버가 동시에 턴온되어 직접적인 전류()가 흘러 발생되는 전류소모가 없다.As described above, the internal power supply apparatus according to the present invention pulls up the second feedback voltage Vfd2 for limiting the rising level of the internal power supply VINT lower than the first feedback voltage Vfd1 for limiting the falling level.
한편, 도 5는 본 발명의 제2 실시 예에 따른 내부전원 생성장치의 회로도이다.5 is a circuit diagram of an internal power generator according to a second embodiment of the present invention.
도 5를 참조하면, 본 발명의 제2 실시 예에 따른 내부전원 생성장치는 내부전원(VINT)의 공급단을 풀업 구동하기 위한 풀업 드라이버(100)와, 내부전원(VINT)의 공급단을 풀다운 구동하기 위한 풀다운 드라이버(200)와, 내부전원(VINT)에 대 응되는 제1 피드백전압(Vfd1)을 통해 기준전압(VR) 보다 낮을 경우 풀업 드라이버(100)를 턴온시키기 위한 풀업 드라이빙 제어부(300)와, 선택신호(SEL1 ~ M)를 생성하기 위한 테스트부(480)와, 내부전원(VINT)에 대응되는 복수의 전압 레벨 중 하나를 선택신호(SEL0 ~ 5)에 응답하여 제2 피드백전압(Vfd2)으로 전달하기 위한 피드백부(460)와, 제2 피드백전압(Vfd2)의 레벨이 기준전압(VR) 보다 높은 경우 풀다운 드라이버(200)를 턴온시키기 위한 제2 제어신호 생성부(440)를 포함하는 풀다운 드라이빙 제어부(400)를 구비한다.Referring to FIG. 5, the internal power generator according to the second exemplary embodiment of the present invention pulls down a pull-up
그리고 제2 피드백부(460)는 내부전원(VINT)에 대해 일정한 레벨을 갖는 복수의 신호를 생성하기 위한 디바이딩부(462)와, 선택신호(SEL1 ~ M)에 응답하여 복수의 신호 중 하나를 선택하여 제2 피드백전압(Vfd2)으로 전달하기 위한 선택부(464)를 포함한다.The
테스트부(480)는 테스트신호(EN0 ~ L)를 생성하기 위한 신호 생성부(484)와, 테스트신호(EN0 ~ L)를 디코딩하여 복수의 선택신호(SEL0 ~ 5) 중 하나를 활성화시키기 위한 디코딩부(482)를 포함한다.The test unit 480 decodes the
제2 실시 예에 따른 내부전원 생성장치는 제1 실시 예에 따른 내부전원 생성장치에 비해 피드백부(460) 및 테스트부(480)를 더 포함하므로서, 피드백전압의 레벨을 선택할 수 있어, 내부전원(VINT)의 상승 레벨을 제한하기 위해 가장 효과적인 제2 피드백전압(Vfd2)의 레벨을 알 수 있다.The internal power generator according to the second exemplary embodiment further includes a
한편, 제2 실시 예에 따른 내부전원 생성장치는 테스트부(480) 및 제2 피드백부(460)만을 더 포함하므로, 이에 관해서만 다음 도면을 참조하여 구체적으로 살 펴보도록 한다.On the other hand, since the internal power generator according to the second embodiment further includes only the test unit 480 and the
도 6은 도 5의 디바이딩부(462)의 내부 회로도이다.6 is an internal circuit diagram of the
도면에 도시된 바와 같이, 디바이딩부(462)는 내부전원(VINT)의 공급단과 접지전원(VSS)의 공급단 사이에 직렬 연결된 복수의 패시브 소자의 저항(R1, R2 ~ RN)을 포함하여, 각 연결노드에 걸린 전압을 각각 출력한다.As shown in the drawing, the
따라서, 디바이딩부(462)는 직렬 연결된 복수의 패시브 소자의 저항(R1, R2 ~ RN)을 통해 내부전원(VINT)을 디바이딩하여 복수의 출력신호(V1, V2, ~ VM -1, VM)로 출력한다.Accordingly, the dividing
도 7은 도 6의 선택부(464)의 내부 회로도로서, 선택부(464)는 해당 선택신호(SEL1 ~ M)의 활성화에 응답하여 디바이딩부(462)의 출력신호(V1, V2, ~ VM -1, VM) 중 하나를 제2 피드백전압(Vfd2)으로 전달하기 위한 복수의 스위치를 포함한다.FIG. 7 is an internal circuit diagram of the
동작을 살펴보면, 예를 들어, 선택신호 SEL2이 활성화되면, 스위치가 활성화되어 해당 디바이딩부(462)의 출력신호(V2)가 제2 피드백신호(Vfd2)로 출력된다.Referring to the operation, for example, when the selection signal SEL2 is activated, the switch is activated to output the output signal V2 of the
이때, 출력되는 제2 피드백신호(Vfd2)의 전압 레벨은 하기 수학식 2와 같다.In this case, the voltage level of the output second feedback signal Vfd2 is expressed by
이와같이, 제2 피드백부(460)에 의해 출력되는 제2 피드백전압(Vfd2)은 인가되는 선택신호(SEL1 ~ M)에 따라 그 레벨을 달리한다.As such, the second feedback voltage Vfd2 output by the
도 8은 도 5의 신호 생성부(484)의 내부 회로도이다.8 is an internal circuit diagram of the
도 8을 참조하면, 신호 생성부(484)는 해당 테스트신호(EN0 ~ L)를 생성하기 위한 복수의 신호 생성부(484a, 484b)를 포함한다. 제1 신호 생성부(484a)를 예시로서 살펴보면, 제1 신호 생성부(484a)는 인가된 입력신호를 통해 테스트모드 및 해당 테스트신호의 인가를 감지하기 위한 테스트 감지부(1)와, 퓨즈옵션부(2)과, 퓨즈옵션부(2)과 테스트감지부(1)의 출력신호를 인가받아 제1 테스트신호(EN0)를 생성하기 위한 출력부(3)를 구비한다.Referring to FIG. 8, the
출력부(3)는 퓨즈옵션부(2)의 출력신호를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호와 테스트감지부(1)의 출력신호를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시켜 제1 테스트신호(EN0)로 출력하기 위한 인버터(I1)를 포함한다.The output unit 3 has an inverter I1 for inverting the output signal of the
신호 생성부(484a)는 테스트모드에서 인가된 어드레스를 감지하여 해당 테스트신호(EN0)를 활성화시키거나, 입력과는 관계없이 퓨즈옵션부(2)가 설정된 경우 해당 테스트신호(EN0)를 활성화 시킨다.The
다음에서는 도 5 내지 도 8에 도시된 제2 실시 예에 따른 내부전원 생성장치의 동작 중, 특히, 제2 피드백전압(Vfd2)을 선택하는 과정에 대해서 살펴보도록 한다.Next, a process of selecting the second feedback voltage Vfd2 during the operation of the internal power generator according to the second embodiment shown in FIGS. 5 to 8 will be described.
먼저, 테스트부(480)는 테스트모드에서 인가되는 어드레스를 통해 해당 선택신호(EN0 ~ L)를 활성화시킨다. 따라서, 디바이딩부(462)에 의해 내부전원에 대해 일정한 레벨을 가지고 출력되는 복수의 출력신호(V1, V2, ~ VM -1, VM) 중 해당 선택신호(SEL0 ~ M)에 대응되는 신호가 선택부(464)에 의해 제2 피드백신호(Vfd2)로 출력된다.First, the test unit 480 activates the corresponding selection signals EN0 to L through an address applied in the test mode. Accordingly, a signal corresponding to the corresponding selection signals SEL0 to M among the plurality of output signals V1, V2, ˜V M −1 , V M output by the dividing
한편, 이렇게 선택된 제2 피드백전압(Vfd2)의 레벨이 기준전압(VR) 이상으로 상승하게 되면, 제2 비교기(442)가 풀다운 드라이빙신호(DIS_ON)를 활성화시켜 풀다운 드라이버(200)를 액티브시킨다.Meanwhile, when the level of the selected second feedback voltage Vfd2 rises above the reference voltage VR, the
전술한 바와 같이, 테스트모드에서 제2 피드백전압(Vfd2)의 레벨을 다양하게 선택하고, 이에 따른 내부전원 생성장치의 구동 및 전류소모를 테스트할 수 있다. 좋은 효율을 갖는 제2 피드백전압(Vfd2)이 설정되며, 디바이딩부(462)의 해당 출력신호가 제2 피드백전압(Vfd2)으로 항상 출력되도록 퓨즈옵션을 설정한다.As described above, the level of the second feedback voltage Vfd2 may be variously selected in the test mode, and thus driving and current consumption of the internal power generator may be tested. The second feedback voltage Vfd2 having a good efficiency is set, and the fuse option is set so that the corresponding output signal of the
따라서, 제2 실시 예에 따른 내부전원 생성장치는 테스트모드를 통해 적은 전류소모를 갖는 피드백전압의 레벨을 선택하고, 칩의 재설계 과정 없이 이를 설정할 수 있다.Therefore, the internal power generator according to the second embodiment may select the level of the feedback voltage with a small current consumption through the test mode, and set it without a chip redesign process.
한편, 제2 실시 예의 내부전원 생성장치와 같이, 직렬 연결되는 복수의 패시브 소자의 저항을 포함하는 디바이딩부(462)를 구비하면, 스태틱 커런트(Static Current)가 증가하는 문제점이 있다.On the other hand, like the internal power generator of the second embodiment, when the
따라서, 도 9에 도시된 바와 같이, 디바이딩부(462) 내 저항(RN)과 접지전원(VSS)의 공급단 사이에 구동오프신호(DIS_ENB)에 구동되는 스위치를 더 포함하면, 스태틱 커런트를 줄일 수 있다.Therefore, as shown in FIG. 9, if the switch further includes a switch driven between the resistor R N in the divider 462 and the supply terminal of the ground power source VSS, the drive off signal DIS_ENB. Can be reduced.
한편, 도 9에서는 제2 실시 예에 따른 내부전원 생성장치의 디바이딩부(462)만을 예시하였으나, 이는 제1 실시 예에 따른 본 발명의 제2 피드백부(420)에도 적용할 수 있으며, 스태틱 전류의 감소라는 동일한 효과를 얻을 수 있다.Meanwhile, in FIG. 9, only the
전술한 본 발명은 내부전원의 풀업 및 풀다운 구동을 제어하기 위한 제1 및 제2 피드백전압의 레벨을 다르게 하므로서, 풀업 드라이버 및 풀다운 드라이버가 함께 턴온되어 발생되는 전류소모를 줄인다. 또한, 가장 전류소모가 적은 피드백전압의 레벨을 테스트하고, 칩의 재설계 없이 설정이 가능하다.The present invention described above reduces the current consumption generated by turning on the pull-up driver and the pull-down driver together by varying the levels of the first and second feedback voltages for controlling the pull-up and pull-down driving of the internal power supply. In addition, it can test the level of feedback voltage with the lowest current consumption and set it without redesigning the chip.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 본 발명은 피드백전압의 레벨 조절을 통해, 풀업 드라이버 및 풀다운 드라이버가 동시에 턴온되어 발생되는 전류소모를 줄이면서도 안정적인 내부전원을 공급할 수 있다.The present invention described above can supply stable internal power while reducing current consumption caused by simultaneously turning on the pull-up driver and the pull-down driver by adjusting the level of the feedback voltage.
Claims (25)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/529,253 US20070069808A1 (en) | 2005-09-29 | 2006-09-29 | Internal voltage generator |
TW095136305A TWI313009B (en) | 2005-09-29 | 2006-09-29 | Internal voltage generator |
US12/479,055 US7843256B2 (en) | 2005-09-29 | 2009-06-05 | Internal voltage generator |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050091678 | 2005-09-29 | ||
KR20050091678 | 2005-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070036572A KR20070036572A (en) | 2007-04-03 |
KR100753080B1 true KR100753080B1 (en) | 2007-08-31 |
Family
ID=38158726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050133959A KR100753080B1 (en) | 2005-09-29 | 2005-12-29 | Internal voltage generator |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100753080B1 (en) |
TW (1) | TWI313009B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101094383B1 (en) * | 2009-12-14 | 2011-12-15 | 주식회사 하이닉스반도체 | Internal voltage generator |
KR101937268B1 (en) * | 2017-10-11 | 2019-04-09 | 현대오트론 주식회사 | Real-time slope control appartus for voltage regulator and operating method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040049939A (en) * | 2002-12-05 | 2004-06-14 | 삼성전자주식회사 | Internal voltage down converter in semiconductor memory device |
-
2005
- 2005-12-29 KR KR1020050133959A patent/KR100753080B1/en active IP Right Grant
-
2006
- 2006-09-29 TW TW095136305A patent/TWI313009B/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040049939A (en) * | 2002-12-05 | 2004-06-14 | 삼성전자주식회사 | Internal voltage down converter in semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20070036572A (en) | 2007-04-03 |
TWI313009B (en) | 2009-08-01 |
TW200723291A (en) | 2007-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7843256B2 (en) | Internal voltage generator | |
US7315478B2 (en) | Internal voltage generator for a semiconductor memory device | |
US8625380B2 (en) | Internal voltage generating circuit of phase change random access memory device and method thereof | |
KR100795014B1 (en) | Internal voltage generator of semiconductor memory device | |
US7772916B2 (en) | Internal voltage generator of semiconductor device and method for generating internal voltage | |
KR101086858B1 (en) | Non-volatile Semiconductor Memory Circuit For Generating Write Voltage | |
KR100909636B1 (en) | Dual power up signal gernerator | |
US9323260B2 (en) | Internal voltage generation circuits and semiconductor devices including the same | |
KR100753080B1 (en) | Internal voltage generator | |
KR20130072085A (en) | Reference voltage generator in semiconductor integrated circuit | |
KR100753407B1 (en) | Semiconductor with blind scheme | |
KR20080043500A (en) | A high voltage detector and a high voltage generator using the same | |
KR100904426B1 (en) | Circuit of internal voltage generation | |
TW201007758A (en) | Sense amplifier driving control circuit and method | |
US7764112B2 (en) | Internal voltage discharge circuit and its control method | |
KR101153793B1 (en) | Apparatus for generating internal voltage | |
KR20180047209A (en) | Reference selecting circuit | |
US20100033210A1 (en) | Data Output Circuit | |
CN114079448A (en) | Device configured to perform power gating operations | |
US20090147593A1 (en) | Output driver of semiconductor memory apparatus | |
JP2010232848A (en) | Start-up circuit of internal power supply of semiconductor memory | |
US20070070720A1 (en) | Voltage generator for use in semiconductor device | |
KR100925391B1 (en) | Discharge Circuit of Semiconductor Memory Apparatus | |
KR100825021B1 (en) | Inner-voltage generator | |
KR20040110317A (en) | Circuit and method of generating power-up signal in a semiconductor device and method of testing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 12 |