KR100747582B1 - Apparatus and method for processing of image data in digital multimedia broadcasting system - Google Patents

Apparatus and method for processing of image data in digital multimedia broadcasting system Download PDF

Info

Publication number
KR100747582B1
KR100747582B1 KR1020050009196A KR20050009196A KR100747582B1 KR 100747582 B1 KR100747582 B1 KR 100747582B1 KR 1020050009196 A KR1020050009196 A KR 1020050009196A KR 20050009196 A KR20050009196 A KR 20050009196A KR 100747582 B1 KR100747582 B1 KR 100747582B1
Authority
KR
South Korea
Prior art keywords
image data
image
processor
stored
multimedia broadcasting
Prior art date
Application number
KR1020050009196A
Other languages
Korean (ko)
Other versions
KR20060088336A (en
Inventor
송승철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050009196A priority Critical patent/KR100747582B1/en
Publication of KR20060088336A publication Critical patent/KR20060088336A/en
Application granted granted Critical
Publication of KR100747582B1 publication Critical patent/KR100747582B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/53—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers
    • H04H20/57—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers for mobile receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/11—Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 디지털 방송 수신 시스템에서 영상 데이터를 처리하는 방법 및 장치에 관한 것으로, 본 발명에 따라 디지털 방송 시스템에서 영상 데이터를 처리하는 방법은 출력 신호의 형태로 변환된 영상 데이터를 수신하여 저장하는 단계; 상기 저장되는 영상 데이터가 기 설정된 일정 영역 이상이면, 외부에 기 저장한 영상 데이터를 읽어 가도록 요청하는 단계; 및 상기 요청에 따라 외부에서 영상 데이터를 수신하여 디스플레이하는 단계를 포함함을 특징으로 한다.The present invention relates to a method and apparatus for processing image data in a digital broadcast receiving system. According to the present invention, a method for processing image data in a digital broadcasting system includes receiving and storing image data converted into an output signal. ; Requesting to read externally stored image data when the stored image data is greater than or equal to a predetermined region; And receiving and displaying image data from the outside according to the request.

따라서, 본 발명에 따르면 외부에 먹스를 쓰지 않게 되어 추가적인 단가 상승과 전력 소모를 줄일 수 있는 효과가 있다. Therefore, according to the present invention, the mux is not used externally, thereby increasing the additional cost and reducing power consumption.

영상 버퍼 메모리, 영상 쓰기부, 제어기, 호스트 인터페이스Image Buffer Memory, Image Write Unit, Controller, Host Interface

Description

디지털 멀티미디어 방송 시스템의 영상 데이터 처리 방법 및 장치{Apparatus and method for processing of image data in digital multimedia broadcasting system}Apparatus and method for processing of image data in digital multimedia broadcasting system

도 1은 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 구성도1 is a block diagram of a digital multimedia broadcasting system according to the prior art

도 2는 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 또 다른 구성도2 is another configuration diagram of a digital multimedia broadcasting system according to the prior art.

도 3은 종래 기술에 따른 디지털 멀티미디어 방송 수신칩의 내부 구성도3 is an internal configuration diagram of a digital multimedia broadcasting receiving chip according to the prior art

도 4는 본 발명에 따른 디지털 멀티미디어 방송 시스템의 구성도4 is a block diagram of a digital multimedia broadcasting system according to the present invention

도 5는 본 발명에 따른 디지털 멀티미디어 방송 수신칩의 내부 구성도5 is a diagram illustrating an internal configuration of a digital multimedia broadcasting receiver chip according to the present invention.

도 6은 본 발명에 따른 디지털 멀티미디어 방송 수신칩의 영상 데이터 전송 과정을 도시한 순서도6 is a flowchart illustrating a video data transmission process of a digital multimedia broadcasting receiving chip according to the present invention.

*도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

10 : 프로세서 20 : 디지털 멀티미디어 방송 수신칩10: processor 20: digital multimedia broadcasting receiving chip

100 : 트랜스포터 110 : 비디오 복호기100: transporter 110: video decoder

120 : 메모리 제어부 130 : 메모리120: memory controller 130: memory

140 : 그래픽 블럭 150 : 비디오 디스플레이 프로세서140: graphics block 150: video display processor

160 : 오디오 복호기 170 : 브릿지160: audio decoder 170: bridge

180 : 호스트 인터페이스 200 : 영상 쓰기부180: host interface 200: image writing unit

210 : 영상 버퍼 메모리 220 : 제어기210: image buffer memory 220: controller

230 : 브릿지230: the bridge

본 발명은 디지털 멀티미디어 방송 시스템에 관한 것으로, 보다 상세하게는 상기 시스템 내부의 영상 데이터 전송 방법 및 장치에 관한 것이다.The present invention relates to a digital multimedia broadcasting system, and more particularly, to a method and apparatus for transmitting image data in the system.

디지털 멀티미디어 방송은 이동 수신이 가능한 디지털 방송으로 주로 이동통신 단말기를 통해 디지털 방송을 수신하는 것이다.Digital multimedia broadcasting is a digital broadcasting capable of mobile reception, and mainly receives digital broadcasting through a mobile communication terminal.

도 1은 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 구성도를 나타내었다. 상기 시스템은 크게 프로세서(processor, 10), 디지털 멀티미디어 방송 수신칩(20), 먹스(mux, 25), 디스플레이부(30)로 구성된다.1 is a block diagram of a digital multimedia broadcasting system according to the prior art. The system is largely composed of a processor (10), a digital multimedia broadcasting receiver chip 20, a mux (25), and a display unit (30).

상기 프로세서(10)는 이동통신 단말기 전체의 제어를 수행하는 부분으로 일반적인 CPU로서의 기능 뿐만 아니라 이동통신 단말기에 필요한 여러 가지 기능을 수행하는 역할을 한다.The processor 10 is a part for controlling the entire mobile communication terminal and serves to perform various functions required for the mobile communication terminal as well as a function of a general CPU.

상기 디지털 멀티미디어 방송 수신칩(20)은 외부로부터 디지털 멀티미디어 방송 영상을 수신하고 이를 복호하여 디스플레이 하는 기능을 수행한다. 상기 디지털 멀티미디어 방송 수신칩(20)은 이러한 수신 기능과 복호를 위해 내부에 전용 DSP(digital signal processor; 디지털 신호처리 프로세서)를 가지고 있다.The digital multimedia broadcasting receiving chip 20 performs a function of receiving a digital multimedia broadcasting image from the outside, decoding the same, and displaying the digital multimedia broadcasting image. The digital multimedia broadcasting receiving chip 20 has a dedicated digital signal processor (DSP) for decoding and receiving such functions.

상술한 디지털 멀티미디어 방송 시스템은 종래의 이동통신 단말기의 영상(이동통신 단말기의 메뉴 등)과 디지털 멀티미디어 방송 영상을 함께 디스플레이 할 수 있어야 한다.The digital multimedia broadcasting system described above should be able to display the image of the conventional mobile communication terminal (menu of the mobile communication terminal, etc.) and the digital multimedia broadcasting image together.

이를 위해 도 1에서는 디스플레이부(30)에 외부에 먹스(25)를 장착하여 디스플레이하고 있다.To this end, in FIG. 1, the mux 25 is mounted on the display unit 30 and displayed on the outside.

그러나, 도 1과 같은 종래 기술에 따른 디지털 멀티미디어 방송 시스템은 외부에 먹스(25)를 추가하여야 하기 때문에 디지털 멀티미디어 방송 시스템의 전체 칩 사이즈가 커지게 되고 또한 이로 인해 전력 소모도 커지게 되는 문제점이 있다.However, the digital multimedia broadcasting system according to the prior art as shown in FIG. 1 has a problem in that the overall chip size of the digital multimedia broadcasting system is increased because of the need to add a mux 25 to the outside, and thus the power consumption is also increased. .

또, 디지털 멀티미디어 방송 화면과 이동 통신 단말기의 메뉴 화면이 동시에 디스플레이 되지 않는다.In addition, the digital multimedia broadcasting screen and the menu screen of the mobile communication terminal are not simultaneously displayed.

상술한 문제점을 해결하기 위해 새로운 구성을 사용한 것이 도 2이다.2 is used to solve the above-mentioned problem.

도 2는 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 또 다른 구성도로서, 디지털 멀티미디어 방송 수신칩(20)이 프로세서(10)의 출력을 입력으로 받아 디지털 멀티미디어 방송 화면과 이동 통신 단말기 화면을 모두 디스플레이부(30)로 전송하여 디스플레이 하는 구조를 제안하고 있다.2 is another configuration diagram of a digital multimedia broadcasting system according to the related art, in which a digital multimedia broadcasting receiving chip 20 receives an output of a processor 10 and displays both a digital multimedia broadcasting screen and a mobile communication terminal screen. A structure for transmitting and displaying at 30 is proposed.

그러나, 상기 도 2의 경우에도 디지털 멀티미디어 방송을 시청하지 않는 경우에도 항상 디지털 멀티미디어 방송 수신칩(20)의 전원을 온(On) 상태로 유지하고 있어야 하기 때문에 전력 소모가 커지게 되는 문제점이 있다.However, even in the case of FIG. 2, even when the digital multimedia broadcasting is not watched, power consumption of the digital multimedia broadcasting receiving chip 20 must be kept on.

상기 도 1과 같은 경우에는 디지털 멀티미디어 방송을 시청하지 않는 경우에는 디지털 멀티미디어 방송 수신칩(20)의 전원을 오프(off)하면 되므로, 상기 도 2에서와 같은 문제가 없으나, 외부에 추가된 먹스(mux)로 인하여 칩 사이즈가 커지고 전력 소모가 많아지는 문제점이 있다.In the case of FIG. 1, when the digital multimedia broadcasting receiver is not watched, the digital multimedia broadcasting receiver chip 20 needs to be turned off. Thus, there is no problem as shown in FIG. Due to mux), there is a problem that the chip size increases and power consumption increases.

그러므로, 상술한 종래 기술의 문제점을 해결하고자 전력 소모도 적고 외부에 별도의 소자를 사용하지 않는 방식으로 이동 통신 단말기상의 영상과 디지털 멀티미디어 방송을 함께 수신할 수 있는 구조가 요청된다.Therefore, in order to solve the above-mentioned problems of the prior art, a structure that can receive a video and a digital multimedia broadcasting on a mobile communication terminal in a manner that consumes less power and does not use a separate device is required.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명은 디지털 멀티미디어 방송 수신칩의 영상 출력을 프로세서에 전송하는 경우 상기 프로세서가 직접 메모리 액세스(direct memory access)를 할 수 있는 영상 메모리 버퍼(buffer)를 사용하여 영상 데이터를 전송하는 방법 및 장치를 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the present invention provides an image memory buffer in which the processor can perform direct memory access when the image output of the digital multimedia broadcasting receiver chip is transmitted to the processor. The present invention provides a method and apparatus for transmitting image data.

상기 목적을 달성하기 위하여, 본 발명에 따라 디지털 방송 시스템(digital broadcasting system)에서 영상 데이터를 처리(processing)하는 방법에 있어서, 출력 신호의 형태로 변환된 영상 데이터를 수신하여 저장하는 단계; 상기 저장되는 영상 데이터가 기 설정된 일정 영역 이상이면, 외부에 기 저장한 영상 데이터를 읽어 가도록 요청하는 단계; 및 상기 요청에 따라 외부에서 영상 데이터를 수신하여 디스플레이하는 단계를 포함함을 특징으로 한다.
이때, 상기 저장된 영상 데이터가 기 설정된 일정 영역 이상인지 판단하는 단계를 더 포함할 수 있다.
그리고 상기 판단 결과 일정 영역 이상이 아니면, 상기 저장된 영상 데이터가 영상의 마지막 부분인지 판단하는 단계를 더 포함할 수 있다.
또한, 상기 판단 결과 영상의 마지막 부분이면, 외부에 상기 저장된 영상 데이터를 읽어 가도록 요청할 수 있다.
그리고 상기 요청은 외부에서 직접 메모리 액세스(direct memory access)를 통해 상기 저장된 영상 데이터를 읽어 가도록 인터럽트(interrupt)를 발생할 수 있다.
본 발명에 따라 구성한 영상 데이터를 처리하는 디지털 방송 수신 시스템의 일 예는, 기 저장된 영상 데이터를 수신하여 출력 신호의 형태로 변환하는 비디오 디스플레이 프로세서; 상기 변환된 영상 데이터를 일시 저장하는 메모리부; 및 상기 저장된 영상 데이터를 전송하기 위해 외부와 인터페이싱하는 인터페이스부를 구비하는 디지털 방송 수신부와, 시스템 전체 제어와 함께 영상 데이터를 상기 디지털 방송 수신부에 직접 메모리 액세스하여 수신하여 디스플레이하도록 제어하는 프로세서를 구비하는 것을 특징으로 한다.
이때, 상기 메모리부는, 상기 변환된 영상 데이터를 저장하는 영상버퍼 메모리; 상기 비디오 디스플레이 프로세서로부터 출력 신호의 형태로 변환된 영상 데이터를 상기 영상버퍼 메모리에 저장하도록 제어하는 영상 쓰기부; 상기 영상버퍼 메모리에 기 설정된 일정 영역이상 영상 데이터가 저장된 경우 상기 프로세서에 상기 영상버퍼 메모리를 읽어 가도록 요청하도록 제어하는 제어기; 및 상기 요청을 상기 프로세서로 전달하기 위해 기 구비된 버스 간의 액세스를 제어하는 브릿지를 더 구비할 수 있다.In order to achieve the above object, according to the present invention, a method for processing image data in a digital broadcasting system, the method comprising: receiving and storing the image data converted in the form of an output signal; Requesting to read externally stored image data when the stored image data is greater than or equal to a predetermined region; And receiving and displaying image data from the outside according to the request.
In this case, the method may further include determining whether the stored image data is greater than or equal to a predetermined predetermined area.
The method may further include determining whether the stored image data is the last part of the image, if it is not a predetermined area or more as a result of the determination.
In addition, if the determination result is the last part of the image, it may be requested to read the stored image data to the outside.
The request may generate an interrupt to read the stored image data through direct memory access.
An example of a digital broadcast reception system for processing video data constructed according to the present invention includes a video display processor for receiving pre-stored video data and converting the video data into a form of an output signal; A memory unit which temporarily stores the converted image data; And a digital broadcast receiving unit having an interface unit for interfacing with the outside for transmitting the stored image data, and a processor controlling the digital data receiving unit to directly receive and display the image data with system-wide control. It features.
In this case, the memory unit, an image buffer memory for storing the converted image data; An image writing unit for controlling to store the image data converted in the form of an output signal from the video display processor in the image buffer memory; A controller configured to request the processor to read the image buffer memory when the image data of a predetermined area or more is stored in the image buffer memory; And a bridge that controls access between buses that are provided to forward the request to the processor.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀 두고자 한다.In addition, the terminology used in the present invention is a general term that is currently widely used as possible, but in certain cases, the term is arbitrarily selected by the applicant, and in this case, since the meaning is described in detail in the corresponding part of the present invention, a simple term It is to be clear that the present invention is to be understood as a meaning of terms rather than names.

종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.The same components as in the prior art are given the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.

먼저, 도 3은 디지털 멀티미디어 방송 수신칩(20)의 내부 구성을 나타낸 블럭도이다.First, Figure 3 is a block diagram showing the internal configuration of the digital multimedia broadcasting receiving chip 20.

상기 도 3에서의 흐름을 살펴보면, 입력 스트림이 디지털 멀티미디어 방송 수신칩(20)에 수신되면, 트랜스포터(100)는 입력되는 스트림 중 오디오 신호와 비디오 신호를 분리하고 상기 비디오 신호는 비디오 복호기(110)로, 상기 오디오 신호는 메모리 버스를 통해 오디오 복호기(160)로 전송한다.Referring to the flow of FIG. 3, when an input stream is received by the digital multimedia broadcasting receiving chip 20, the transporter 100 separates an audio signal and a video signal among the input streams, and the video signal is a video decoder 110. , The audio signal is transmitted to the audio decoder 160 through the memory bus.

상기 오디오 복호기(160)는 메모리 버스를 통해 오디오 신호를 수신, 복호하여 오디오 출력을 내보낸다.The audio decoder 160 receives and decodes an audio signal through a memory bus and outputs an audio output.

상기 비디오 복호기(110)에서는 상기 트랜스포터(100)로부터 수신한 비디오 신호를 복호하여 메모리 버스와 메모리 제어부(120)를 거쳐 메모리(130)에 저장한다.The video decoder 110 decodes the video signal received from the transporter 100 and stores the decoded video signal in the memory 130 via the memory bus and the memory controller 120.

상술한 과정을 거쳐 상기 메모리(130)에 저장되면, 그래픽 블럭(140)과 비디오 디스플레이 프로세서(video display processor, 150)에서 메모리 버스를 통해 영상 신호를 각각 읽어들인다.When stored in the memory 130 through the above-described process, the graphic block 140 and the video display processor 150 read the image signals through the memory bus.

상기 그래픽 블럭(140)은 상기 메모리(130)로부터 복호된 상기 영상 신호를 읽어들여 이 중 그래픽 관련 데이터를 따로 처리한다.The graphic block 140 reads the video signal decoded from the memory 130 and processes graphic related data separately.

상기 비디오 디스플레이 프로세서(150)는 상기 읽어 들인 영상 데이터를 출력 신호의 형태에 맞게 변환하여 출력한다.The video display processor 150 converts the read image data according to a form of an output signal and outputs the converted image data.

그리고 수신된 영상 데이터를 프로세서(10)에서 읽어들이기 위해서는 메모리 버스, 브릿지(170), 호스트 버스, 호스트 인터페이스(180)를 거쳐 프로세서(10)가 호스트 인터페이스 버스를 통해 직접 읽어 가야 한다.In order to read the received image data from the processor 10, the processor 10 must read the data directly through the host interface bus through the memory bus, the bridge 170, the host bus, and the host interface 180.

그러나, 상기 프로세서(10)가 직접 읽어간 메모리(130)의 영상 데이터는 변환된 비디오 디스플레이 프로세서(150)의 출력이 아니라 메모리(130)에 저장된 영 상 데이터를 읽어간다.However, the image data of the memory 130 directly read by the processor 10 reads the image data stored in the memory 130, not the output of the converted video display processor 150.

즉, 메모리에 저장된 영상 데이터는 YCbCr 형태로서 이를 그대로 디스플레이 할 수는 없고, 이를 프로세서에서 직접 RGB 데이터로 변환하여야만 디스플레이 할 수 있다. That is, the image data stored in the memory may not be displayed as it is in the form of YCbCr, and may be displayed only when it is converted to RGB data directly by the processor.

그러므로, 상기 프로세서(10)는 상기 YCbCr 형태의 영상 데이터를 RGB 형태의 데이터로 변환하는 과정을 거쳐야 한다.Therefore, the processor 10 must go through the process of converting the image data of the YCbCr type into the data of the RGB type.

상기에서 YCbCr이라 함은 Y는 영상 데이터의 밝기 성분을 나타내고, Cb와 Cr은 칼라성분을 나타낸다.In the above description, YCbCr indicates that Y represents a brightness component of the image data, and Cb and Cr represent color components.

상기에서 RGB라 함은 적색(R), 녹색(G), 파랑색(B)에 의하여 색을 정의하는 색 모델 또는 색 표시 방식으로 빛의 3원색인 적녹청을 혼합하여 색을 나타내는 방식이다.In the above, RGB is a color model or color display method that defines colors by red (R), green (G), and blue (B), and displays colors by mixing red cyan, which is the three primary colors of light.

상술한 도 3과 같은 일반적인 구성 블럭에서는 메모리 버스와 브릿지(170)를 거쳐 메모리(130)에 저장된 영상 데이터를 읽어 가야 하기 때문에 시스템의 전체 성능이 저하될 수 있으며, 상기 프로세서(10)가 제 시간에 영상 데이터를 읽어 가지 못하게 되는 경우도 발생할 수 있다.In the general configuration block as shown in FIG. 3, since the image data stored in the memory 130 must be read through the memory bus and the bridge 170, the overall performance of the system may be degraded. In some cases, the image data may not be read.

또한, 상술한 바와 같이 메모리(130)에 저장되어 있는 YCbCr의 형태의 영상 데이터를 프로세서(10)가 직접 RGB 데이터로 변환해야 디스플레이 할 수 있어 상기 프로세서(10)에 많은 부담을 주게 된다.In addition, as described above, the image data in the form of YCbCr stored in the memory 130 may be displayed by the processor 10 by directly converting the RGB data into the RGB data, which causes a great burden on the processor 10.

따라서, 본 발명에서는 이와 같은 문제점을 해결하기 위해 디지털 멀티미디어 방송 수신칩(20) 내에 영상 전용의 버퍼 메모리(210)를 두어 상기 비디오 디스 플레이 프로세서(150)의 변환된 영상 출력을 저장하고 이를 상기 프로세서(10)가 직접 메모리 액세스하는 구조를 제안한 것이다.Accordingly, in the present invention, in order to solve such a problem, an image-specific buffer memory 210 is provided in the digital multimedia broadcasting receiver chip 20 to store the converted video output of the video display processor 150 and to store the converted video output. 10 proposes a structure for direct memory access.

도 4는 본 발명에 따라 구성한 디지털 멀티미디어 방송 수신칩(20)의 블록도의 일 예를 도시한 것이다. 이하에서는 상술한 도 1 또는 도 2와 상이한 부분을 위주로 하여 설명하되, 동일한 부분에 대한 설명은 상술한 도 1 또는 도 2의 설명을 원용한다.4 shows an example of a block diagram of a digital multimedia broadcasting receiving chip 20 constructed in accordance with the present invention. Hereinafter, a description will be given focusing on a different part from the above-described FIG. 1 or FIG. 2, and the description of the same parts uses the above-described description of FIG. 1 or 2.

이는 종래 기술과 다르게 외부에 먹스를 사용(도 1)하거나 디지털 멀티미디어 방송 수신칩(20)이 메인(main)이 되는 것(도 2)이 아니라 프로세서(10)가 메인이 되어 디지털 멀티미디어 방송 수신칩(20)의 출력을 호스트 인터페이스 버스를 통해 상기 프로세서로 전송하는 것을 특징으로 한다.This is different from the prior art by using a mux to the outside (Fig. 1) or the digital multimedia broadcasting receiving chip 20 is not the main (Fig. 2), but rather the processor 10 is the main digital multimedia broadcasting receiving chip The output of 20 is transmitted to the processor through a host interface bus.

본 발명에 따르면, 프로세서가 메인이 되는바 디지털 멀티미디어 방송 수신칩(20)에서 호스트 인터페이스 버스를 통해 영상 데이터를 상기 프로세서로 전송해줘야 하는데, 이와 관련해서 상기 디지털 멀티미디어 방송 수신칩(20)의 상세 구성을 살펴볼 필요가 있다.According to the present invention, the processor is the main bar to transmit the image data to the processor via the host interface bus from the digital multimedia broadcasting receiving chip 20, in this regard the detailed configuration of the digital multimedia broadcasting receiving chip 20 It is necessary to take a look.

도 5는 본 발명에 따른 디지털 멀티미디어 방송 수신칩(20)의 내부 구성도이다.5 is an internal configuration diagram of a digital multimedia broadcasting receiving chip 20 according to the present invention.

본 발명에 따르면, 디지털 멀티미디어 방송 수신칩(20) 내부에 영상 버퍼 메모리를 갖는 구성을 나타낸다.According to the present invention, a configuration having an image buffer memory inside the digital multimedia broadcasting receiver chip 20 is shown.

상기 도 3의 디지털 멀티미디어 방송 수신칩(20)에 대해 본 발명에서는 영상 버퍼 메모리(210)와 영상 쓰기 블록(210), 로컬 버스와 이를 제어해 주는 제어기(220)를 추가하였다.For the digital multimedia broadcasting receiver chip 20 of FIG. 3, an image buffer memory 210, an image writing block 210, a local bus and a controller 220 controlling the same are added.

이하 상기 도 3의 일반적인 구성 블럭과 차이가 나는 본 발명의 특징을 가지 는 부분을 위주로 설명한다.Hereinafter, a description will be given focusing on a part having the features of the present invention that differs from the general building block of FIG.

상기 영상 쓰기부(200)는 상기 비디오 디스플레이 프로세서(150)를 거쳐 YCbCr 형태에서 RGB의 형태로 변환된 영상 출력 신호를 입력으로 받아 이를 영상 버퍼 메모리(210)에 쓰도록 제어 해주는 역할을 한다.The image writing unit 200 receives the image output signal converted from the YCbCr form into the RGB form via the video display processor 150 and controls the image writing unit 200 to write it to the image buffer memory 210.

상기 변환된 영상 출력 신호는 일반적인 디지털 RGB 형태의 출력으로써, RGB 데이터 각각 8비트(즉, 총 24 비트), 수평 동기 신호, 수직 동기 신호로 구성되어 있다.The converted image output signal is an output of a general digital RGB format, and is composed of 8 bits (ie, 24 bits in total) of RGB data, a horizontal sync signal, and a vertical sync signal.

상기 도 3에서의 구성에서는 메모리(130)로부터 직접 읽어 들여 이를 프로세서(10)가 직접 YCbCr 형태에서 디지털 RGB 형태로 변환하여 프로세서(10)에 부담이 컸으나, 본 발명에 따르면 상기 비디오 디스플레이 프로세서(150)에서 이미 디지털 RGB 형태로 변환된 신호를 따로 저장했다가 이를 프로세서(10)가 읽어 들임으로써 상기 도 3에서와 같이 프로세서(10)가 직접 변환을 할 필요가 없게 되어 상기 프로세서(10)의 부담이 많이 줄어든다.In the configuration of FIG. 3, the processor 10 directly reads the memory from the memory 130 and converts it directly from the YCbCr form to the digital RGB form. However, according to the present invention, the video display processor 150 according to the present invention. In FIG. 3, a signal that has been converted into a digital RGB form is stored separately, and the processor 10 reads the signal, thereby eliminating the need for the processor 10 to directly convert as shown in FIG. 3. This decreases a lot.

상기 영상 버퍼 메모리(210)는 상기 영상 쓰기부(200)로부터 영상 데이터를 수신하여 이를 메모리에 쓰는 것으로, 일반적인 SRAM과 같은 구조의 메모리이며 랜덤(random)하게 읽기/쓰기가 가능한 구조이다.The image buffer memory 210 receives image data from the image write unit 200 and writes the image data to the memory. The image buffer memory 210 is a memory having a structure similar to that of a general SRAM and can be read / written randomly.

상기 영상 버퍼 메모리(210)의 크기는 칩 전체의 게이트 사이즈(gate size)를 고려하여 수신칩(20)에 설정하는 값으로 예를 들어, 전체 출력 영상의 1/4 정도까지 저장할 수 있는 크기로 할 수 있다.The size of the image buffer memory 210 is a value that is set in the receiving chip 20 in consideration of the gate size of the entire chip. For example, the image buffer memory 210 may store up to about 1/4 of the entire output image. can do.

왜냐하면, 전체 영상을 모두 저장하게 한다면 영상 버퍼 메모리(210)로 인하 여 칩 전체의 게이트 사이즈(gate size)가 커지게 되어 칩 단가가 상승할 수 있기 때문이다.This is because, if the entire image is stored, the gate size of the entire chip is increased due to the image buffer memory 210, thereby increasing the chip unit price.

예를 들어, 영상의 크기가 320 x 240 인 경우 영상 버퍼 메모리의 크기는 320 x 60 으로 한다.For example, when the size of the image is 320 x 240, the size of the image buffer memory is 320 x 60.

상기 제어기(220)는 로컬 버스를 통한 액세스를 제어해 주기 위한 블록으로서, 즉 상기 수신칩(20)에 설정된 일정영역 이상 영상 버퍼 메모리에 영상 픽셀 데이터가 쓰여지면 이를 읽어 들여야 하는데, 프로세서가 항상 감시할 수 없으므로 상기 제어기(220)에서 호스트 인터페이스(180)로 인터럽트를 전송하여 프로세서(10)가 영상 데이터를 읽어가도록 직접 메모리 액세스를 요청하도록 하는 역할을 하는 것을 특징으로 한다.The controller 220 is a block for controlling access through a local bus, that is, when image pixel data is written to an image buffer memory over a predetermined area set in the receiving chip 20, the controller 220 must read the image pixel data, which is always monitored by a processor. Since the controller 220 may transmit an interrupt from the controller 220 to the host interface 180, the processor 220 may request a direct memory access to read the image data.

상기 로컬 버스는 본 발명의 특징 부분인 영상 버퍼 메모리에 접근하기 위한 버스로 임의의 버스를 사용하면 되고, 이는 영상 데이터를 저장하는 측면과 상기 프로세서(10)에서 영상 데이터를 읽어 들이는 측면의 연결 부분 역할을 한다.The local bus may use an arbitrary bus as a bus for accessing an image buffer memory, which is a feature of the present invention, which is connected to a side for storing image data and a side for reading image data from the processor 10. It plays a part.

상기 호스트 버스는 브릿지(230)를 통하여 로컬 버스와 호스트 인터페이스(180)를 연결하고 이를 통하여 영상 버퍼 메모리(210)를 액세스 하도록 한다.The host bus connects the local bus and the host interface 180 through the bridge 230 and thereby accesses the image buffer memory 210.

상술한 바와 같이 영상 데이터를 읽어 가도록 요청 받은 프로세서(10)는 직접 메모리 액세스를 통해 영상 버퍼 메모리(210)에 쓰여된 영상 데이터를 로컬 버스, 브릿지(230), 호스트 인터페이스(180)를 거쳐 호스트 인터페이스 버스를 통해 받아 이를 프로세서 내부의 전용 메모리에 저장하게 된다.As described above, the processor 10 that is requested to read the image data reads the image data written to the image buffer memory 210 through the direct memory access via the local bus, the bridge 230, the host interface 180, and the host interface. It is received by the bus and stored in a dedicated memory inside the processor.

상술한 바와 같이 수신칩(20) 내부에 상기 영상 전용 버퍼 메모리(210)을 둠으로써, 본 발명에 의해 프로세서(10)는 메모리 버스를 통하지 않고 바로 영상 데이터를 제시간에 읽어갈 수 있고, 또한 이미 변환된 데이터를 저장했다가 읽어들임으로써 다시 변환할 필요가 없어 프로세서(10)에 부담을 덜 줄 수 있다.By providing the image-only buffer memory 210 inside the receiving chip 20 as described above, according to the present invention, the processor 10 can immediately read image data in time without passing through the memory bus. By storing and reading the already converted data, there is no need to convert again, thereby reducing the burden on the processor 10.

도 6은 본 발명에 따른 디지털 멀티미디어 방송 수신칩(20)의 영상 데이터 전송 과정을 도시한 순서도이다.6 is a flowchart illustrating a video data transmission process of the digital multimedia broadcasting receiving chip 20 according to the present invention.

상기 본 발명에 따른 영상 데이터 전송 과정을 살펴보면, 먼저 영상 쓰기부(200)는 비디오 디스플레이 프로세서(150)로부터 디지털 RGB 데이터로 변환된 영상 출력 신호인 영상 프레임의 픽셀 데이터를 수신하여 영상 버퍼 메모리(210)에서 쓰도록(write) 한다(S10).Referring to the image data transmission process according to the present invention, first, the image writing unit 200 receives pixel data of an image frame, which is an image output signal converted into digital RGB data, from the video display processor 150 to receive an image buffer memory 210. To write (S10).

다음으로, 상기 영상 버퍼 메모리(210)에 쓰여진 픽셀 데이터를 읽을 것인지 판단하는 단계인데, 상기 읽을 것인지 판단은 먼저 영상 버퍼 메모리(210)에 쓰여진 픽셀 데이터의 양이 수신칩(20)에 설정된 일정 영역 이상 채워졌는지 판단하는 제 1 단계(S20 단계)와 상기 제 1 단계 판단 후 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터인지 판단하는 제 2 단계(S30)를 포함하여 두 단계에 걸쳐 판단한다.Next, the step of determining whether to read the pixel data written to the image buffer memory 210, the determination of whether to read the first predetermined amount of pixel data written in the image buffer memory 210 is set in the receiving chip 20 The determination is made in two steps, including a first step (S20) of determining whether an error is filled and a second step (S30) of determining whether the pixel data written after the first step is the last pixel data of the image frame.

상기 제 1 단계 판단 결과 픽셀 데이터 양이 수신칩(20)에 설정된 일정영역 이상 채워졌다면 제어기(220)는 호스트 인터페이스(180)로 인터럽트를 전송하고, 상기 인터럽트를 수신한 호스트 인터페이스(180)는 프로세서(10)에게 영상 픽셀 데이터를 읽어 가도록 직접 메모리 액세스 요청하고 상기 제 2 단계는 판단하지 않는다(S40).As a result of the first step determination, if the amount of pixel data is more than a predetermined area set in the receiving chip 20, the controller 220 transmits an interrupt to the host interface 180, and the host interface 180 receiving the interrupt is a processor. The memory 10 directly requests the memory access to read the image pixel data, and the second step is not determined (S40).

그러나, 만약 상기 제 1 단계 판단 결과 영상 버퍼 메모리(210)에 쓰여진 픽셀 데이터 양이 수신칩(20)에 설정된 일정영역 이상 채워지지 않았다면 상기 제 2 단계를 판단하게 된다(S20).However, if the pixel data amount written in the image buffer memory 210 is not filled over a predetermined area set in the reception chip 20 as a result of the first step determination, the second step is determined (S20).

상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터가 아닌 경우에는 상기 영상 버퍼 메모리(210)에 픽셀 데이터를 쓰도록 피드백한다(S30).If the pixel data written as a result of the second step determination is not the last pixel data of the image frame, the pixel data is fed back to write the pixel data to the image buffer memory 210 (S30).

그러나, 만약 상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀인 경우에는 제어기(220)는 호스트 인터페이스(180)로 인터럽트를 전송하고, 상기 인터럽트를 수신한 호스트 인터페이스(180)는 프로세서(10)에게 영상 픽셀 데이터를 읽어 가도록 직접 메모리 액세스 요청한다(S40).However, if the pixel data written as a result of the second step determination is the last pixel of the image frame, the controller 220 transmits an interrupt to the host interface 180, and the host interface 180 receiving the interrupt is a processor ( 10, direct memory access request to read image pixel data (S40).

상기 직접 메모리 액세스 요청을 받은 프로세서(10)는 영상 픽셀 데이터를 직접 메모리 액세스를 통하여 영상 픽셀 데이터를 받아 프로세서 전용 영상 메모리에 저장하였다가 이를 디스플레이 하게 된다(S60).Upon receiving the direct memory access request, the processor 10 receives the image pixel data through the direct memory access, stores the image pixel data in the processor-specific image memory, and displays the image pixel data (S60).

상기 프로세서(10)가 읽어 들이는 과정은 영상 버퍼 메모리(210)에 쓰여진 영상 픽셀 데이터를 로컬 버스로 보내면, 이를 브릿지(230)를 통해 호스트 버스로 나가고 호스트 버스에 데이터가 실리면 호스트 인터페이스(180)는 이를 다시 받아 호스트 인터페이스 버스를 통해 프로세서(10)가 읽어간다.The processor 10 reads the image pixel data written in the image buffer memory 210 to the local bus, and then outputs the image pixel data to the host bus through the bridge 230 and the host interface 180 when the data is loaded on the host bus. ) Is received again and read by the processor 10 through the host interface bus.

그리고, 마지막으로 모든 영상 픽셀 데이터가 전송되었는지를 판단하는데, 만약 판단 결과 모든 영상 픽셀 데이터가 전송된 것이 아니라면 다시 S10 단계로 돌아가 영상 버퍼 메모리(210)에 픽셀 데이터를 쓰고, 상기 판단 결과 모든 영상 픽셀 데이터가 전송되었다면 상기 과정을 종료하게 된다(S70).Finally, it is determined whether all the image pixel data has been transmitted. If the determination result does not indicate that all the image pixel data has been transmitted, the process returns to step S10 to write the pixel data to the image buffer memory 210, and as a result of the determination, all the image pixels. If data is transmitted, the process is terminated (S70).

상술한 동작을 매 프레임마다 반복하여 수행함으로써 디지털 멀티미디어 방송 영상을 시청하게 된다. 디지털 멀티미디어 방송을 수신하지 않는 경우에는 디지털 멀티미디어 방송 수신칩(20)의 전원을 오프시켜 전력소모를 없앨 수도 있다.The above-described operation is repeatedly performed every frame to watch digital multimedia broadcasting images. When the digital multimedia broadcasting is not received, power consumption of the digital multimedia broadcasting receiving chip 20 may be turned off.

본 발명을 상술한 실시 예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art as can be seen from the appended claims, and such modifications are within the scope of the present invention.

상기에서 설명한 본 발명에 따른 디지털 멀티미디어 방송 수신 시스템에서 영상 데이터를 처리하는 방법 및 장치에 따르면,According to the method and apparatus for processing image data in the digital multimedia broadcasting receiving system according to the present invention described above,

첫째, 디지털 멀티미디어 방송 수신칩 내부에 영상 데이터용 버퍼 메모리를 사용하여 디지털 멀티미디어 방송 영상을 프로세서에 전달하게 함으로써 외부에 먹스를 사용하지 않게 되어 추가적인 단가 상승과 전력 소모를 줄일 수 있으며 디지털 멀티미디어 방송을 시청하기 위해 추가적인 장치가 필요없는 효과가 있다.First, by using the buffer memory for image data inside the digital multimedia broadcasting receiver chip to transmit the digital multimedia broadcasting image to the processor, it does not use mux to the outside, thereby reducing additional unit cost and power consumption, and watching digital multimedia broadcasting. The effect is that no additional device is required to do this.

둘째, 디지털 멀티미디어 방송 화면과 이동 통신 단말기 화면을 하나의 화면에 디스플레이하기가 매우 용이하며, 디지털 멀티미디어 방송 시청시에 디지털 멀티미디어 방송 화면을 프로세서가 쉽게 캡쳐할 수 있는 효과가 있다.Second, it is very easy to display the digital multimedia broadcasting screen and the mobile communication terminal screen on one screen, and the processor can easily capture the digital multimedia broadcasting screen when viewing the digital multimedia broadcasting.

Claims (9)

디지털 방송 시스템에서 영상 데이터를 처리하는 방법에 있어서,In the method for processing image data in a digital broadcasting system, 출력 신호의 형태로 변환된 영상 데이터를 수신하여 저장하는 단계;Receiving and storing image data converted in the form of an output signal; 상기 저장되는 영상 데이터가 기 설정된 일정 영역 이상이면, 외부에 기 저장한 영상 데이터를 읽어 가도록 요청하는 단계; 및Requesting to read externally stored image data when the stored image data is greater than or equal to a predetermined region; And 상기 요청에 따라 외부에서 영상 데이터를 수신하여 디스플레이하는 단계를 포함함을 특징으로 하는 방법.And receiving and displaying image data from the outside according to the request. 제 1항에 있어서,The method of claim 1, 상기 저장된 영상 데이터가 기 설정된 일정 영역 이상인지 판단하는 단계를 더 포함하는 것을 특징으로 하는 방법.And determining whether the stored image data is greater than or equal to a predetermined predetermined area. 제 2항에 있어서,The method of claim 2, 상기 판단 결과 일정 영역 이상이 아니면, 상기 저장된 영상 데이터가 영상의 마지막 부분인지 판단하는 단계를 더 포함하는 것을 특징으로 하는 방법.And determining whether the stored image data is the last part of the image if the determination result is not greater than a predetermined area. 제 3항에 있어서,The method of claim 3, wherein 상기 판단 결과 영상의 마지막 부분이면, 외부에 상기 저장된 영상 데이터를 읽어 가도록 요청하는 것을 특징으로 하는 방법.If the determination result is the last part of the image, requesting to read the stored image data externally. 제 1항 또는 제 4항에 있어서,The method according to claim 1 or 4, 상기 요청은 외부에서 직접 메모리 액세스를 통해 상기 저장된 영상 데이터를 읽어 가도록 인터럽트를 발생하는 것을 특징으로 하는 방법.And wherein said request generates an interrupt to read the stored image data through direct memory access from outside. 영상 데이터를 처리하는 디지털 방송 수신 시스템에서,In a digital broadcast reception system for processing image data, 기 저장된 영상 데이터를 수신하여 출력 신호의 형태로 변환하는 비디오 디스플레이 프로세서;A video display processor configured to receive pre-stored image data and convert the pre-stored image data into a form of an output signal; 상기 변환된 영상 데이터를 일시 저장하는 메모리부; 및A memory unit which temporarily stores the converted image data; And 상기 저장된 영상 데이터를 전송하기 위해 외부와 인터페이싱하는 인터페이스부를 구비하는 디지털 방송 수신부와,A digital broadcast receiver having an interface for interfacing with the outside for transmitting the stored image data; 시스템 전체 제어와 함께 영상 데이터를 상기 디지털 방송 수신부에 직접 메모리 액세스하여 수신하여 디스플레이하도록 제어하는 프로세서를 구비하는 것을 특징으로 하는 시스템.And a processor for controlling to receive and display the image data by directly accessing the digital broadcast receiver with the system-wide control. 제 6항에 있어서,The method of claim 6, 상기 메모리부는,The memory unit, 상기 변환된 영상 데이터를 저장하는 영상버퍼 메모리;An image buffer memory for storing the converted image data; 상기 비디오 디스플레이 프로세서로부터 출력 신호의 형태로 변환된 영상 데이터를 상기 영상버퍼 메모리에 저장하도록 제어하는 영상 쓰기부;An image writing unit for controlling to store the image data converted in the form of an output signal from the video display processor in the image buffer memory; 상기 영상버퍼 메모리에 기 설정된 일정 영역이상 영상 데이터가 저장된 경우 상기 프로세서에 상기 영상버퍼 메모리를 읽어 가도록 요청하도록 제어하는 제어기; 및A controller configured to request the processor to read the image buffer memory when the image data of a predetermined area or more is stored in the image buffer memory; And 상기 요청을 상기 프로세서로 전달하기 위해 기 구비된 버스 간의 액세스를 제어하는 브릿지를 더 구비하는 것을 특징으로 하는 시스템.And a bridge for controlling access between pre-installed buses for forwarding the request to the processor. 삭제delete 삭제delete
KR1020050009196A 2005-02-01 2005-02-01 Apparatus and method for processing of image data in digital multimedia broadcasting system KR100747582B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050009196A KR100747582B1 (en) 2005-02-01 2005-02-01 Apparatus and method for processing of image data in digital multimedia broadcasting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009196A KR100747582B1 (en) 2005-02-01 2005-02-01 Apparatus and method for processing of image data in digital multimedia broadcasting system

Publications (2)

Publication Number Publication Date
KR20060088336A KR20060088336A (en) 2006-08-04
KR100747582B1 true KR100747582B1 (en) 2007-08-08

Family

ID=37176810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009196A KR100747582B1 (en) 2005-02-01 2005-02-01 Apparatus and method for processing of image data in digital multimedia broadcasting system

Country Status (1)

Country Link
KR (1) KR100747582B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327853B1 (en) * 1997-10-17 2002-07-02 가네꼬 히사시 Digital Broadcasting Receiving System in Information Processing Equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327853B1 (en) * 1997-10-17 2002-07-02 가네꼬 히사시 Digital Broadcasting Receiving System in Information Processing Equipment

Also Published As

Publication number Publication date
KR20060088336A (en) 2006-08-04

Similar Documents

Publication Publication Date Title
US6263396B1 (en) Programmable interrupt controller with interrupt set/reset register and dynamically alterable interrupt mask for a single interrupt processor
JP4541482B2 (en) Image processing apparatus and image processing method
US7522125B2 (en) Wireless device method and apparatus with drawing command throttling control
JP3112392U (en) HDTV
KR100866869B1 (en) Addition service system for DTV
US20070120841A1 (en) Video overlay device of mobile telecommunication terminal
US20070223877A1 (en) Playback apparatus and playback method using the playback apparatus
US20060168131A1 (en) Electronic device and method for supporting different display modes
CN111510773A (en) Resolution adjustment method, display screen, computer storage medium and equipment
CN110187858B (en) Image display method and system
US20110200119A1 (en) Information processing apparatus and method for reproducing video image
US20060146366A1 (en) Apparatus and method for enhancing image quality of a mobile communication terminal
CN112351234A (en) Intelligent near-eye display device, system and extended display method
KR100747582B1 (en) Apparatus and method for processing of image data in digital multimedia broadcasting system
US20050068336A1 (en) Image overlay apparatus and method for operating the same
US8068179B2 (en) On-screen display device with compressed data and display method thereof
KR102606288B1 (en) A display apparatus and a method for operating the display apparatus
CN116700943A (en) Video playing system and method and electronic equipment
US7505073B2 (en) Apparatus and method for displaying a video on a portion of a display without requiring a display buffer
US7154559B2 (en) Video apparatus, notably video decoder, and process for memory control in such an apparatus
JP2010004353A (en) Image processor, and control method thereof
US20090131176A1 (en) Game processing device
US20010026269A1 (en) Display controller and information processor having a display controller
US20040146207A1 (en) Electronic apparatus generating video signals and process for generating video signals
US20070171231A1 (en) Image display controlling device and image display controlling method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee