KR100745992B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100745992B1 KR100745992B1 KR1020060078381A KR20060078381A KR100745992B1 KR 100745992 B1 KR100745992 B1 KR 100745992B1 KR 1020060078381 A KR1020060078381 A KR 1020060078381A KR 20060078381 A KR20060078381 A KR 20060078381A KR 100745992 B1 KR100745992 B1 KR 100745992B1
- Authority
- KR
- South Korea
- Prior art keywords
- groove
- layer
- etching
- protective film
- passivation layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 158
- 238000002161 passivation Methods 0.000 claims description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 230000001681 protective effect Effects 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 19
- 238000005498 polishing Methods 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000002002 slurry Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (19)
- 제1 방향으로 연장되어 있고, 소자 분리막에 의해 분리되어 있으며, 표면이 제1 절연막으로 덮여 있는 다수개의 액티브 패턴을 구비하는 반도체 기판을 제공하고,상기 제1 방향으로 이웃하는 상기 액티브 패턴 사이에 위치하는 상기 소자 분리막을 식각하여 제1 홈을 형성하고,상기 제1 홈을 보호막으로 매립하고,상기 제1 방향과 교차하는 제2 방향을 따라 상기 액티브 패턴 사이에 위치하는 상기 소자 분리막을 식각하여 상기 액티브 패턴의 양측면의 적어도 일부를 노출하는 제2 홈을 형성하고,상기 제1 홈 내의 상기 보호막을 제거하고,상기 제2 홈의 적어도 일부를 메우며 상기 제2 방향을 따라 연장되는 게이트 라인을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
- 제1 항에 있어서,상기 제1 홈을 보호막으로 매립하는 것은,상기 제1 홈이 형성된 상기 반도체 기판 상에 보호막용 물질층을 적층하고,상기 소자 분리막 및 상기 제1 절연막이 노출되도록 상기 보호막용 물질층을 연마하는 것을 포함하는 반도체 소자의 제조 방법.
- 제2 항에 있어서,상기 연마는 상기 보호막용 물질층에 대한 연마 속도가 상기 제1 절연막의 연마 속도보다 큰 슬러리를 이용하여 진행되는 반도체 소자의 제조 방법.
- 제3 항에 있어서,상기 보호막용 물질층은 폴리 실리콘을 포함하고, 상기 제1 절연막은 질화 실리콘을 포함하는 반도체 소자의 제조 방법.
- 제2 항에 있어서,상기 제1 홈의 깊이는 상기 제1 절연막의 두께보다 작은 반도체 소자의 제조 방법.
- 제2 항에 있어서,상기 제2 홈의 깊이는 상기 제1 절연막의 두께보다 큰 반도체 소자의 제조 방법.
- 제1 항에 있어서,상기 제2 홈은 상기 제2 방향을 따라 노출 영역을 갖는 포토레지스트 패턴을 식각 마스크로 이용하여 형성되는 반도체 소자의 제조 방법.
- 제1 항에 있어서,상기 보호막의 제거 후 또는 제거와 동시에 상기 제1 절연막을 제거하는 것을 더 포함하는 반도체 소자의 제조 방법.
- 제1 항에 있어서,상기 보호막의 제거는 이방성 식각으로 이루어지는 반도체 소자의 제조 방법.
- 제1 방향으로 연장되어 있고, 소자 분리막에 의해 분리되어 있으며, 표면이 제1 절연막으로 덮여 있는 다수개의 액티브 패턴을 구비하는 반도체 기판을 제공하고,상기 제1 방향으로 이웃하는 상기 액티브 패턴 사이에 위치하는 상기 소자 분리막을 식각하여 제1 홈을 형성하고,상기 제1 홈을 제1 보호막 및 제2 보호막으로 매립하고,상기 제1 방향과 교차하는 제2 방향을 따라 상기 액티브 패턴 사이에 위치하는 상기 소자 분리막을 식각하여 상기 액티브 패턴의 양 측면의 적어도 일부를 노출하는 제2 홈을 형성하고,상기 제1 홈 내의 상기 제2 보호막 및 제1 보호막을 제거하고,상기 제2 홈의 적어도 일부를 메우며 상기 제2 방향을 따라 연장되는 게이트 라인을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
- 제10 항에 있어서, 상기 제1 홈을 제1 보호막 및 제2 보호막으로 매립하는 것은,상기 제1 홈이 형성된 상기 반도체 기판 상에 제1 보호막용 물질층 및 제2 보호막용 물질층을 순차적으로 적층하고,상기 소자 분리막 및 상기 제1 절연막이 노출되도록 상기 제2 보호막용 물질층 및 상기 제1 보호막용 물질층을 연마하는 것을 포함하는 반도체 소자의 제조 방법.
- 제11 항에 있어서,상기 연마는 상기 제2 보호막용 물질층에 대한 연마 속도가 상기 제1 보호막용 물질층 및 상기 제1 절연막의 연마 속도보다 큰 슬러리를 이용하여 진행되는 반도체 소자의 제조 방법.
- 제12 항에 있어서,상기 제2 보호막용 물질층은 폴리 실리콘을 포함하고, 상기 제1 보호막용 물질층 및 상기 제1 절연막은 질화 실리콘을 포함하는 반도체 소자의 제조 방법.
- 제11 항에 있어서,상기 제1 홈에 매립된 상기 제2 보호막의 두께는 상기 제1 보호막의 두께보다 큰 반도체 소자의 제조 방법.
- 제11 항에 있어서,상기 제1 홈의 깊이는 상기 제1 절연막의 두께보다 작은 반도체 소자의 제조 방법.
- 제11 항에 있어서,상기 제2 홈의 깊이는 상기 제1 절연막의 두께보다 큰 반도체 소자의 제조 방법.
- 제10 항에 있어서,상기 제2 홈은 상기 제2 방향을 따라 노출 영역을 갖는 포토레지스트 패턴을 식각 마스크로 이용하여 형성되는 반도체 소자의 제조 방법.
- 제10 항에 있어서,상기 제1 보호막의 제거 후 또는 제거와 동시에 상기 제1 절연막을 제거하는 것을 더 포함하는 반도체 소자의 제조 방법.
- 제12 항에 있어서,상기 제2 보호막의 제거는 이방성 식각으로 이루어지는 반도체 소자의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060078381A KR100745992B1 (ko) | 2006-08-18 | 2006-08-18 | 반도체 소자의 제조 방법 |
US11/833,050 US7846801B2 (en) | 2006-08-18 | 2007-08-02 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060078381A KR100745992B1 (ko) | 2006-08-18 | 2006-08-18 | 반도체 소자의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100745992B1 true KR100745992B1 (ko) | 2007-08-06 |
Family
ID=38601840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060078381A KR100745992B1 (ko) | 2006-08-18 | 2006-08-18 | 반도체 소자의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7846801B2 (ko) |
KR (1) | KR100745992B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102064266B1 (ko) * | 2013-04-19 | 2020-01-09 | 삼성전자주식회사 | 반도체 소자용 패턴 및 그 형성 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000016934A (ko) * | 1998-08-29 | 2000-03-25 | 포만 제프리 엘 | 에스오아이전계효과트랜지스터및그제조방법 |
KR20050106278A (ko) * | 2004-05-04 | 2005-11-09 | 삼성전자주식회사 | 핀-펫 소자 및 그 제조 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218416A (ja) | 1992-01-31 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH06314739A (ja) | 1993-04-28 | 1994-11-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH1154633A (ja) | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2002016081A (ja) | 2000-06-29 | 2002-01-18 | Toshiba Corp | 半導体装置の製造方法 |
KR100587672B1 (ko) | 2004-02-02 | 2006-06-08 | 삼성전자주식회사 | 다마신 공법을 이용한 핀 트랜지스터 형성방법 |
-
2006
- 2006-08-18 KR KR1020060078381A patent/KR100745992B1/ko active IP Right Grant
-
2007
- 2007-08-02 US US11/833,050 patent/US7846801B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000016934A (ko) * | 1998-08-29 | 2000-03-25 | 포만 제프리 엘 | 에스오아이전계효과트랜지스터및그제조방법 |
KR20050106278A (ko) * | 2004-05-04 | 2005-11-09 | 삼성전자주식회사 | 핀-펫 소자 및 그 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102064266B1 (ko) * | 2013-04-19 | 2020-01-09 | 삼성전자주식회사 | 반도체 소자용 패턴 및 그 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7846801B2 (en) | 2010-12-07 |
US20080045019A1 (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10083872B2 (en) | Methods for forming Fin field-effect transistors | |
US9698055B2 (en) | Semiconductor fin structures and methods for forming the same | |
TWI711086B (zh) | 用於製造鰭狀場效電晶體的方法、半導體裝置及用於製造其的方法 | |
US8110466B2 (en) | Cross OD FinFET patterning | |
CN108417631B (zh) | 鳍状结构旁的绝缘层和移除鳍状结构的方法 | |
US20200083356A1 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
US20080157206A1 (en) | Semiconductor device and manufacturing method of the same | |
CN107134433A (zh) | 制作半导体装置的方法 | |
US8932936B2 (en) | Method of forming a FinFET device | |
KR102480002B1 (ko) | 반도체 소자 및 그 제조방법, 그리고 패턴 형성 방법 | |
US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
TWI704622B (zh) | 半導體元件及其製作方法 | |
TW202137572A (zh) | 積體晶片 | |
KR102667884B1 (ko) | 반도체 소자의 제조 방법 | |
TWI782224B (zh) | 具有各種線寬的半導體裝置及其製造方法 | |
US10262941B2 (en) | Devices and methods for forming cross coupled contacts | |
KR100745992B1 (ko) | 반도체 소자의 제조 방법 | |
CN111081547B (zh) | 半导体器件及其形成方法 | |
KR100886004B1 (ko) | 반도체 소자 제조 방법 | |
CN107731917B (zh) | 半导体结构的形成方法 | |
KR100744654B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
CN108155148B (zh) | 半导体结构的形成方法 | |
KR101116728B1 (ko) | 리세스게이트 구조를 갖는 반도체소자의 제조방법 | |
KR100881494B1 (ko) | 반도체 소자의 제조방법 | |
KR20060057162A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190628 Year of fee payment: 13 |