KR100744803B1 - 반도체 소자의 mim 캐패시터 제조방법 - Google Patents
반도체 소자의 mim 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100744803B1 KR100744803B1 KR1020050134982A KR20050134982A KR100744803B1 KR 100744803 B1 KR100744803 B1 KR 100744803B1 KR 1020050134982 A KR1020050134982 A KR 1020050134982A KR 20050134982 A KR20050134982 A KR 20050134982A KR 100744803 B1 KR100744803 B1 KR 100744803B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- hard mask
- mim capacitor
- semiconductor device
- alignment key
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
또한, 상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 MIM 캐패시터 제조 방법은, 반도체 기판 상에, 하부 구리배선이 형성되어 있는 제 1 층간절연막, 유전막 및 하드마스크를 차례로 형성하는 단계; 상기 하드마스크 상에 정렬 키 형성 영역을 정의하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 상기 하드마스크, 유전막 및 제 1 층간절연막을 식각하여, 정렬 키를 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 하드마스크를 제거하는 단계; 및 상기 하부 구리배선과 대응하는 유전막 상에 상부전극을 형성하는 단계를 포함하되, 상기 하드마스크는 무기 반사방지막을 이용하는 것이다.
Claims (8)
- 반도체 기판 상에, 하부 구리배선이 형성되어 있는 제 1 층간절연막, 유전막 및 하드마스크를 차례로 형성하는 단계;상기 하드마스크 상에 정렬 키 형성 영역을 정의하는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각마스크로 상기 하드마스크, 유전막 및 제 1 층간절연막을 식각하여, 정렬 키를 형성하는 단계;상기 감광막 패턴을 제거하는 단계;상기 하드마스크를 제거하는 단계; 및상기 하부 구리배선과 대응하는 유전막 상에 상부전극을 형성하는 단계를 포함하되,상기 하드마스크는 실리콘 카바이드 계열의 물질을 이용하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 반도체 기판 상에, 하부 구리배선이 형성되어 있는 제 1 층간절연막, 유전막 및 하드마스크를 차례로 형성하는 단계;상기 하드마스크 상에 정렬 키 형성 영역을 정의하는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각마스크로 상기 하드마스크, 유전막 및 제 1 층간절연막을 식각하여, 정렬 키를 형성하는 단계;상기 감광막 패턴을 제거하는 단계;상기 하드마스크를 제거하는 단계; 및상기 하부 구리배선과 대응하는 유전막 상에 상부전극을 형성하는 단계를 포함하되,상기 하드마스크는 무기 반사방지막을 이용하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제 1항 또는 제2항에 있어서,상기 상부전극을 형성하는 단계 후에,상기 정렬 키 내에 구리를 매립한 후, 상기 결과물 상에 듀얼 다마신 패턴이 구비된 제 2 층간절연막을 형성하는 단계; 및상기 듀얼 다마신 패턴 내에 상부 구리배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제 1항에 있어서,상기 실리콘 카바이드 계열의 물질은 50Å 내지 300㎚의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제 2항에 있어서,상기 무기 반사방지막은 유기 실록산계 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제 1항 또는 제 2항에 있어서,상기 하드마스크는, 습식식각하여 제거하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제 6 항에 있어서,상기 습식식각은, 플루오르가 포함된 화학용제를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제 1 항 또는 제 2항에 있어서,상기 감광막 패턴은, O2 플라즈마 가스를 이용한 애싱 공정으로 제거하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134982A KR100744803B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 mim 캐패시터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134982A KR100744803B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 mim 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070071483A KR20070071483A (ko) | 2007-07-04 |
KR100744803B1 true KR100744803B1 (ko) | 2007-08-01 |
Family
ID=38506609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134982A KR100744803B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 mim 캐패시터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100744803B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100869749B1 (ko) * | 2007-08-29 | 2008-11-21 | 주식회사 동부하이텍 | 엠아이엠(mim) 캐패시터와 그의 제조방법 |
KR101042430B1 (ko) * | 2008-11-06 | 2011-06-16 | 주식회사 동부하이텍 | 반도체 소자의 적층형 mim 커패시터 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368131A (ja) * | 2001-06-06 | 2002-12-20 | Promos Technologies Inc | 活性領域と深トレンチの自動アライメント方法 |
KR20040086682A (ko) * | 2003-04-03 | 2004-10-12 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법 |
KR20060038152A (ko) * | 2004-10-29 | 2006-05-03 | 삼성전자주식회사 | 아날로그 캐패시터 제조방법 |
-
2005
- 2005-12-30 KR KR1020050134982A patent/KR100744803B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368131A (ja) * | 2001-06-06 | 2002-12-20 | Promos Technologies Inc | 活性領域と深トレンチの自動アライメント方法 |
KR20040086682A (ko) * | 2003-04-03 | 2004-10-12 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법 |
KR20060038152A (ko) * | 2004-10-29 | 2006-05-03 | 삼성전자주식회사 | 아날로그 캐패시터 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070071483A (ko) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
KR20030033248A (ko) | 반도체소자 및 엠아이엠 캐패시터 제조방법 | |
US7176123B2 (en) | Method for manufacturing metal line of semiconductor device | |
JP2004119950A (ja) | 半導体装置の製造方法 | |
KR100744803B1 (ko) | 반도체 소자의 mim 캐패시터 제조방법 | |
KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
KR100379144B1 (ko) | 반도체 장치의 제조 방법 | |
KR100650902B1 (ko) | 반도체 금속 배선 및 그 제조방법 | |
KR101016855B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
KR100668221B1 (ko) | Mim 캐패시터 형성 방법 | |
KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
KR100421278B1 (ko) | 반도체소자의 제조방법 | |
KR0166508B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100197116B1 (ko) | 반도체 소자의 다층금속배선 형성 방법 | |
KR100607367B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
KR100311499B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
US7943053B2 (en) | Method of forming a micro pattern in semiconductor device | |
KR100324330B1 (ko) | 반도체소자의 콘택 형성방법 | |
KR100687856B1 (ko) | 반도체 소자의 평탄화방법 | |
KR100468694B1 (ko) | 반도체장치의콘택형성방법 | |
KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
KR100523655B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
KR20050001536A (ko) | 플래쉬 메모리 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 13 |