KR100744077B1 - ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈 - Google Patents

ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈 Download PDF

Info

Publication number
KR100744077B1
KR100744077B1 KR1020060078764A KR20060078764A KR100744077B1 KR 100744077 B1 KR100744077 B1 KR 100744077B1 KR 1020060078764 A KR1020060078764 A KR 1020060078764A KR 20060078764 A KR20060078764 A KR 20060078764A KR 100744077 B1 KR100744077 B1 KR 100744077B1
Authority
KR
South Korea
Prior art keywords
ddc
data
display device
communication module
edid
Prior art date
Application number
KR1020060078764A
Other languages
English (en)
Inventor
배태훈
정원석
김종욱
Original Assignee
옵티시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티시스 주식회사 filed Critical 옵티시스 주식회사
Priority to KR1020060078764A priority Critical patent/KR100744077B1/ko
Application granted granted Critical
Publication of KR100744077B1 publication Critical patent/KR100744077B1/ko
Priority to CN2007800310167A priority patent/CN101507239B/zh
Priority to EP07793584.9A priority patent/EP2055081B1/en
Priority to US12/438,131 priority patent/US8520013B2/en
Priority to PCT/KR2007/003980 priority patent/WO2008023914A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 DDC 통신 모듈은, 디스플레이 장치의 EDID(Extended Display Identification Data)를 읽어서 저장하며, 저장되어 있는 EDID를 호스트 장치에 제공하는 것으로서, 직렬 EEPROM(Electrically Erasable and Programmable Read Only Memory), 비교부, 및 제어부를 포함한다. 직렬 EEPROM에는 EDID가 저장된다. 비교부는 디스플레이 장치 또는 호스트 장치에 접속됨을 가리키는 논리 데이터를 출력한다. 제어부는, 비교부로부터의 논리 데이터에 따라, EDID를 읽어서 직렬 EEPROM에 저장하거나, 직렬 EEPROM에 저장되어 있는 EDID를 호스트 장치에 제공한다.

Description

ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신 모듈{DDC(Display Data Channel) communication module}
도 1은 IIC(Inter-Integrated Circuit) 통신 프로토콜을 설명하기 위한 타이밍도이다.
도 2는 종래의 DDC(Display Data Channel) 통신 모듈을 포함한 DVI(Digital Visual Interface) 시스템을 보여주는 블록도이다.
도 3은 VESA(Video Electronics Standards Association)의 규정에 의한 EDID(Extended Display Identification Data)의 구조를 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 의한 DDC 통신 모듈을 포함한 통상적인 DVI(Digital Visual Interface) 시스템을 보여주는 블록도이다.
도 5는 도 4의 DDC 통신 모듈의 내부 구성을 보여주는 도면이다.
도 6은 도 5의 제어부의 동작 알고리듬을 보여주는 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
SDA...직렬 데이터 신호, SCL...직렬 클럭 신호,
21...호스트 장치, 211...TMDS 송신부,
212...그래픽 제어부, 22...디스플레이 장치, 221...TMDS 수신부, 222...직렬 EEPROM,
DDC...DDC 통신 모듈, TMDS...TMDS 통신 라인들,
SDAIN, SDA1IN, SDA2IN...직렬 데이터 입력 단자들,
SDAOUT, SDA1OUT, SDA2OUT...직렬 데이터 출력 단자들,
SCLIN, SCL1IN, SCL2IN...직렬 클럭 입력 단자들,
SCLOUT, SCL1OUT, SCL2OUT...직렬 클럭 출력 단자들,
EI1, EI2...IIC 인터페이스, TLD...직렬 데이터 송수신 라인,
TLC...직렬 클럭 송수신 라인.
본 발명은, DDC(Display Data Channel) 통신 모듈에 관한 것으로서, 보다 상세하게는, IIC(Inter-Integrated Circuit, 이하 I2C라 함) 통신 프로토콜을 채용한 DDC(Display Data Channel) 통신 모듈에 관한 것이다.
I2C 통신 프로토콜을 채용한 DDC 통신 모듈의 예로는 본 출원인에 의하여 출원된 미국 공개 번호 2003-0053172호(발명의 명칭 : Optical communication interface module connected to electrical communication interface module of I2C communication protocol)를 들 수 있다.
도 1은 I2C 통신 프로토콜을 설명하기 위한 파형들을 보여준다.
도 1을 참조하면, I2C 통신 프로토콜은, 전형적인 직렬 통신 프로토콜에서 제어 신호의 채널이 제거되고 직렬 데이터 신호(SDA) 및 직렬 클럭 신호(SCL)의 두 채널들만에 의하여 직렬 통신을 수행하기 위한 프로토콜이다. 이러한 I2C 통신 프로토콜에 의하면, 직렬 클럭 신호(SCL)가 논리 '1'(높은 전압 레벨)이 될 때마다 직렬 데이터 신호(SDA)의 상태가 설정된다.
직렬 클럭 신호(SCL)가 논리 '1'인 동안에 직렬 데이터 신호(SDA)가 논리 '1'에서 논리 '0'(낮은 전압 레벨)으로 하강(falling)하는 시점(t1)이 한 데이터 꾸러미(packet)의 시작 시점이다. 또한, 직렬 클럭 신호(SCL)가 논리 '1'(높은 전압 레벨)인 동안에 직렬 데이터 신호(SDA)가 논리 '0'에서 논리 '1'로 상승(rising)하는 시점(t14)이 한 데이터 꾸러미(packet)의 종료 시점이다. 따라서, 한 데이터 꾸러미의 시간(t1 ~ t14)에서는, 상응하는 직렬 클럭 신호(SCL)가 논리 '1'인 동안에 직렬 데이터 신호(SDA)의 논리가 전환되지 않아야 한다.
직렬 클럭 신호(SCL)가 논리 '1'인 t2 ~ t3 시간에 데이터 '1'이, t4 ~ t5 시간에 데이터 '0'이, t6 ~ t7 시간에 데이터 '0'이, t8 ~ t9 시간에 데이터 '1'이, t10 ~ t11 시간에 데이터 '1'이, t12 ~ t13 시간에 데이터 '0'이 순차적으로 송신 또는 수신된다.
도 2는 종래의 DDC 통신 모듈(DDC)을 포함한 통상적인 DVI(Digital Visual Interface) 시스템(DVI)을 보여준다. 통상적인 DVI 시스템(DVI)은 호스트 장 치(21) 내의 TMDS(Transition Minimized Differential Signaling) 송신부(211), 그래픽 제어부(212), TMDS 통신 라인들(TMDS), 종래의 연결형 DDC 통신 모듈(DDC), 디스플레이 장치(22) 내의 TMDS 수신부(221) 및 직렬 EEPROM(Electrically Erasable and Programmable Read Only Memory, 222)을 포함한다.
디스플레이 장치(22) 내의 직렬 EEPROM(222)에는 디스플레이 장치(22)의 구성 정보 및 제어 정보인 EDID(Extended Display Identification Data)가 저장되어 있다. VESA(Video Electronics Standards Association)의 규정에 의하면, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 8-비트 엑세스(access) 어드레스는 "1010000x"이다. 즉, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 엑세스(access) 어드레스는, 읽기 동작에서 "10100001"이고, 쓰기 동작에서 "10100000"이다.
호스트 장치(21) 내의 그래픽 제어부(212)는 I2C 통신을 통하여 디스플레이 장치(22) 내의 직렬 EEPROM(222)에 저장되어 있는 EDID를 판독하고, 판독된 정보에 따라 TMDS 송신부(211)의 동작을 제어한다. 이에 따라, TMDS 송신부(211)는 TMDS 통신 라인들(TMDS)을 통하여 영상 신호들 및 클럭 신호를 TMDS 수신부(221)에 전송한다.
종래의 연결형 DDC 통신 모듈(DDC)은 I2C 인터페이스들(EI1, EI2), 직렬 데이터 송수신 라인(TLD), 직렬 클럭 송수신 라인(TLC), 전원 단자들(VD) 사이의 DDC 전원 라인, 및 접속 신호 단자들(HPD) 사이의 접속 상태 라인을 포함한다.
직렬 데이터 송수신 라인(TLD)에 연결된 I2C 인터페이스들(EI1, EI2) 각각은 직렬 데이터 출력 단자들(SDA1OUT, SDA2OUT)로부터의 직렬 데이터를 직렬 데이터 송수신 라인(TLD)을 통하여 상대방 I2C 인터페이스(EI1, EI2)에 전송하고, 직렬 데이터 송수신 라인(TLD)으로부터의 직렬 데이터를 직렬 데이터 입력 단자들(SDA1IN, SDA2IN)에 입력시킨다.
이와 마찬가지로, 직렬 클럭 송수신 라인(TLC)에 연결된 I2C 인터페이스들(EI1, EI2) 각각은 직렬 클럭 출력 단자들(SCL1OUT, SCL2OUT)로부터의 클럭 신호를 직렬 클럭 송수신 라인(TLC)을 통하여 상대방 I2C 인터페이스(EI1, EI2)에 전송하고, 직렬 클럭 송수신 라인(TLC)으로부터의 클럭 신호를 직렬 클럭 입력 단자들(SCL1IN, SCL2IN)에 입력시킨다.
그래픽 제어부(212)는 전원 단자들(VD) 사이의 DDC 전원 라인을 통하여 직류 전압을 공급한다.
디스플레이 장치(22)가 동작중인 경우에 접속 신호 단자(HPD)에는 논리 "1" 상태의 데이터가 인가되므로, 호스트 장치(21) 내의 그래픽 제어부(212)는 디스플레이 장치(22)와의 접속 여부를 판단할 수 있다.
도 3을 참조하여, VESA의 규정에 의한 EDID의 구조를 설명하면 다음과 같다.
EDID는 13 항목들(I1 ~ I13)을 가진다.
000h ~ 007h 번지의 영역에는 제1 항목(I1)으로서의 헤더가 저장된다.
008h ~ 011h 번지의 영역에는 제2 항목(I2)으로서의 제품 ID(identification)이 저장된다.
012h ~ 013h 번지의 영역에는 제3 항목(I3)으로서의 EDID 구조 버전(structure version)이 저장된다.
014h ~ 018h 번지의 영역에는 제4 항목(I4)으로서의 기본 디스플레이 파라메터/특징이 저장된다.
019h ~ 022h 번지의 영역에는 제5 항목(I5)으로서의 칼라 특성(color characteristics)이 저장된다.
023h ~ 025h 번지의 영역에는 제6 항목(I6)으로서의 수립된 타이밍들(established timings)이 저장된다.
026h ~ 034h 번지의 영역에는 제7 항목(I7)으로서의 표준 타이밍 ID(identification)이 저장된다.
035h ~ 047h 번지의 영역에는 제8 항목(I8)으로서의 제1 상세 타이밍 설명 또는 모니터 기술어(descriptor)가 저장된다.
048h ~ 059h 번지의 영역에는 제9 항목(I9)으로서의 제2 상세 타이밍 설명 또는 모니터 기술어가 저장된다.
05Ah ~ 06Bh 번지의 영역에는 제10 항목(I10)으로서의 제3 상세 타이밍 설명 또는 모니터 기술어가 저장된다.
06Ch ~ 07Dh 번지의 영역에는 제11 항목(I11)으로서의 제4 상세 타이밍 설명 또는 모니터 기술어가 저장된다.
07Eh 번지의 영역에는 제12 항목(I12)으로서의 확장 플래그(extension flag)가 저장된다.
끝으로, 07Fh 번지의 영역에는 제13 항목(I13)으로서의 체크섬(checksum)이 저장된다.
한편, 도 2를 참조하여 설명되었던 종래의 연결형 DDC 통신 모듈(DDC)에 의하면, 장거리 통신에서의 노이즈 발생 및 신호 감쇄의 문제점이 있다.
본 발명의 목적은, 장거리 통신에서의 노이즈 발생 및 신호 감쇄의 문제점을 근본적으로 해소할 수 있는 DDC 통신 모듈을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명의 DDC 통신 모듈은, 디스플레이 장치의 EDID(Extended Display Identification Data)를 읽어서 저장하며, 저장되어 있는 EDID를 호스트 장치에 제공하는 것으로서, 직렬 EEPROM(Electrically Erasable and Programmable Read Only Memory), 비교부, 및 제어부를 포함한다.
상기 직렬 EEPROM에는 상기 EDID가 저장된다.
상기 비교부는 상기 디스플레이 장치 또는 상기 호스트 장치에 접속됨을 가리키는 논리 데이터를 출력한다.
상기 제어부는, 상기 비교부로부터의 논리 데이터에 따라, EDID를 읽어서 상기 직렬 EEPROM에 저장하거나, 상기 직렬 EEPROM에 저장되어 있는 EDID를 상기 호스트 장치에 제공한다.
이에 따라, 사용자의 조작에 의하여 본 발명의 상기 DDC 통신 모듈이 상기 디스플레이 장치의 DDC 포트에 접속되면, 상기 디스플레이 장치에 저장되어 있는 EDID가 읽혀져서 본 발명의 상기 DDC 통신 모듈에 저장된다.
또한, 사용자의 조작에 의하여 본 발명의 상기 DDC 통신 모듈이 상기 호스트 장치의 DDC 포트에 접속되면, 본 발명의 상기 DDC 통신 모듈에 저장되어 있는 EDID가 상기 호스트 장치에 제공된다.
따라서, 본 발명의 상기 DDC 통신 모듈에 의하면, 장거리 통신에서의 노이즈 발생 및 신호 감쇄의 문제점이 근본적으로 해소될 수 있다. 또한, DDC 통신을 위한 연결 케이블이 불필요하므로 경제적이다.
이하, 본 발명의 일 실시예가 상세히 설명된다.
도 4는 본 발명의 일 실시예에 의한 DDC 통신 모듈(DDC)을 포함한 통상적인 DVI 시스템(DVI)을 보여준다. 도 5는 도 4의 DDC 통신 모듈(DDC)의 내부 구성을 보여준다.
도 4의 DVI 시스템(DVI)에 있어서, DDC 통신 모듈(DDC)을 제외한 나머지 부분들은 도 2의 것들과 같으므로 그 설명이 생략된다.
도 4 및 5를 참조하면, 본 발명의 일 실시예에 의한 DDC 통신 모듈(DDC)은, 디스플레이 장치(22)의 직렬 EEPROM(222)에 저장되어 있는 EDID(도 3 참조)를 읽어 서 저장하며, 저장되어 있는 EDID를 호스트 장치(21)에 제공한다.
본 발명의 일 실시예에 의한 DDC 통신 모듈(DDC)은 직렬 EEPROM(41), 비교부(43), 및 제어부(42)를 포함한다.
직렬 EEPROM(41)에는 EDID가 저장된다. 직렬 EEPROM(41)의 엑세스(access) 어드레스의 8 비트가 하위 비트로부터 제1 내지 제8 비트라 하면, 참조 부호 A0, A1, 및 A2는 제2 내지 제4 비트들을 설정하는 단자들을 가리킨다.
상기한 바와 같이, VESA(Video Electronics Standards Association)의 규정에 의하면, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 8-비트 엑세스 어드레스는 "1010000x"이다. 즉, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 엑세스 어드레스는, 읽기 동작에서 "10100001"이고, 쓰기 동작에서 "10100000"이다.
따라서, 사용자의 조작에 의하여 DDC 통신 모듈(DDC)이 디스플레이 장치(22)의 DDC 포트에 접속되는 경우, 디스플레이 장치(22) 내의 직렬 EEPROM(222)에 저장되어 있는 EDID가 읽혀져서 DDC 통신 모듈(DDC) 내의 직렬 EEPROM(41)에 저장되려면, DDC 통신 모듈(DDC) 내의 직렬 EEPROM(41)의 엑세스 어드레스가 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 것과 달라져야 한다.
이와 반대로, 사용자의 조작에 의하여 DDC 통신 모듈(DDC)이 호스트 장치(21)의 DDC 포트에 접속되는 경우, DDC 통신 모듈(DDC)에 저장되어 있는 EDID가 호스트 장치에 제공되려면, DDC 통신 모듈(DDC) 내의 직렬 EEPROM(41)의 엑세스 어드레스가 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 것과 같아져야 한다.
비교부(43)는 디스플레이 장치(22) 또는 호스트 장치(21)에 접속됨을 가리키 는 논리 데이터를 출력한다.
모든 디스플레이 장치들(22)의 DDC 전원 단자(VD)에 인가되는 전위는 0 ~ 2 볼트(V)이다. 또한, 모든 호스트 장치들(21)의 DDC 전원 단자(VD)에 인가되는 전위는 4 ~ 5 볼트(V)이다. 이를 이용하여, 비교부(43)는, 디스플레이 장치(22)의 DDC 전원 단자(VD)에 접속되면 논리 "1"의 데이터를 출력하고, 호스트 장치(21)의 DDC 전원 단자(VD)에 접속되면 논리 "0"의 데이터를 출력한다.
이에 따라, 비교부(43)가 디스플레이 장치(22)의 DDC 전원 단자(VD)에 접속되는 경우, 논리 "1"의 데이터에 의하여 직렬 EEPROM(41)의 엑세스 어드레스가 "1010111x"로 된다. 즉, 직렬 EEPROM(41)의 엑세스 어드레스는, 읽기 동작에서 "10101111"이 되고 쓰기 동작에서 "10101110"이 되므로, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 규정 엑세스 어드레스 "1010000x"와 달라진다.
이와 반대로, 비교부(43)가 호스트 장치(21)의 DDC 전원 단자(VD)에 접속되는 경우, 상기 논리 "0"의 데이터에 의하여 직렬 EEPROM(41)의 엑세스 어드레스가 "1010000x"로 된다. 즉, 직렬 EEPROM(41)의 엑세스 어드레스는, 읽기 동작에서 "10100001"이 되고 쓰기 동작에서 "10100000"이 되므로, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 규정 엑세스 어드레스 "1010000x"와 같아진다.
이를 이용하여, 제어부(42)는, 비교부(43)로부터의 논리 데이터에 따라, EDID를 읽어서 직렬 EEPROM(41)에 저장하거나, 직렬 EEPROM(41)에 저장되어 있는 EDID를 호스트 장치(21)에 제공한다.
이에 따라, 사용자의 조작에 의하여 DDC 통신 모듈(DDC)이 디스플레이 장치(22)의 DDC 포트에 접속되면, 디스플레이 장치(22)에 저장되어 있는 EDID가 읽혀져서 DDC 통신 모듈(DDC)에 저장된다.
또한, 사용자의 조작에 의하여 DDC 통신 모듈(DDC)이 호스트 장치(21)의 DDC 포트에 접속되면, DDC 통신 모듈(DDC)에 저장되어 있는 EDID가 호스트 장치(21)에 제공된다.
따라서, 본 발명에 따른 DDC 통신 모듈(DDC)에 의하면, 장거리 통신에서의 노이즈 발생 및 신호 감쇄의 문제점이 근본적으로 해소될 수 있다. 또한, DDC 통신을 위한 연결 케이블이 불필요하므로 경제적이다.
도 4 내지 6을 참조하여 도 5의 제어부(42)의 동작 알고리듬을 설명하면 다음과 같다.
먼저, 제어부(42)는 비교부(43)의 출력 상태를 판단한다(단계 S11).
DDC 통신 모듈(DDC)이 디스플레이 장치(22)의 DDC 포트에 접속됨에 의하여 비교부(43)의 출력 상태가 논리 "1"이면, 제어부(42)는 다음과 같은 단계들을 수행한다.
제어부(42)는 접속 신호 단자 "HPD"에 낮은 논리 "0"의 데이터 신호를 인가한다(단계 S12).
다음에, 제어부(42)는 읽기 횟수 변수 n을 1로 설정한다(단계 S13).
다음에, 제어부(42)는 "10100001" 어드레스의 직렬 EEPROM 즉, 디스플레이 장치(22) 내의 직렬 EEPROM(222)을 엑세스(access)하여, EDID의 n번째 바이트를 읽는다(단계 S14).
다음에, 제어부(42)는 디스플레이 장치(22)로부터 승인 신호가 입력되었는지를 판단한다(단계 S15).
승인 신호가 입력되지 않았으면, 제어부(42)는 상기 단계 S11부터의 단계들을 새롭게 시작한다.
승인 신호가 입력되었으면, 제어부(42)는 아래의 단계들을 계속 수행한다.
먼저, 제어부(42)는 "10101110" 어드레스의 직렬 EEPROM 즉, DDC 통신 모듈(DDC) 내의 직렬 EEPROM(41)을 엑세스(access)하여, 읽혀진 데이터를 기록한다(단계 S16).
다음에, 제어부(42)는 읽혀진 데이터와 쓰여진 데이터가 동일한지를 판단한다(단계 S17). 동일하지 않으면, 상기 단계 S14 및 그 다음 단계들을 다시 수행한다.
읽혀진 데이터와 쓰여진 데이터가 동일하면, 제어부(42)는 읽기 횟수 변수 n이 최종 횟수 128인지를 판단한다(단계 S18).
다음에, 제어부(42)는 읽기 횟수 변수 n이 최종 횟수 128이 아니면, n을 1만큼 증가시킨 후(단계 S19), 상기 단계 S14 및 그 다음 단계들을 반복 수행한다.
읽기 횟수 변수 n이 최종 횟수 128이면, 제어부(42)의 읽기 및 쓰기 동작이 종료된다.
따라서, 상기 단계들 S11 내지 S19에 의하면, 사용자의 조작에 의하여 DDC 통신 모듈(DDC)이 디스플레이 장치(22)의 DDC 포트에 접속되면, 디스플레이 장치(22) 내의 직렬 EEPROM(222)에 저장되어 있는 EDID가 읽혀져서, DDC 통신 모듈(DDC) 내의 직렬 EEPROM(41)에 저장된다.
한편, DDC 통신 모듈(DDC)이 호스트 장치(22)의 DDC 포트에 접속됨에 의하여 비교부(43)의 출력 상태가 논리 "0"이면, 제어부(42)는 접속 신호 단자 "HPD"에 높은 논리 "1"의 데이터 신호를 인가한다(단계 S12).
상기한 바와 같이, 비교부(43)가 호스트 장치(21)의 DDC 전원 단자(VD)에 접속되는 경우, 상기 논리 "0"의 데이터에 의하여 직렬 EEPROM(41)의 엑세스 어드레스가 "1010000x"로 된다. 즉, 직렬 EEPROM(41)의 엑세스 어드레스는, 읽기 동작에서 "10100001"이 되고 쓰기 동작에서 "10100000"이 되므로, 디스플레이 장치(22) 내의 직렬 EEPROM(222)의 규정 엑세스 어드레스 "1010000x"와 같아진다.
따라서, 호스트 장치(21) 내의 그래픽 제어부(212)는 DDC 통신 모듈(DDC) 내의 직렬 EEPROM(41)에 저장되어 있는 EDID를 제공받아, TMDS 송신부(211)를 제어할 수 있다.
물론, 호스트 장치(21) 내의 그래픽 제어부(212)는 디스플레이 장치(22)와의 기준 통신 방식을 동일하게 사용할 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 DDC 통신 모듈에 의하면, 장거리 통신에서의 노이즈 발생 및 신호 감쇄의 문제점이 근본적으로 해소될 수 있다. 또 한, DDC 통신을 위한 연결 케이블이 불필요하므로 경제적이다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (5)

  1. 디스플레이 장치의 EDID(Extended Display Identification Data)를 읽어서 저장하며, 저장되어 있는 EDID를 호스트 장치에 제공하는 DDC(Display Data Channel) 통신 모듈에 있어서,
    상기 EDID가 저장되는 직렬 EEPROM(Electrically Erasable and Programmable Read Only Memory);
    상기 디스플레이 장치 또는 상기 호스트 장치에 접속됨을 가리키는 논리 데이터를 출력하는 비교부; 및
    상기 비교부로부터의 논리 데이터에 따라, EDID를 읽어서 상기 직렬 EEPROM에 저장하거나, 상기 직렬 EEPROM에 저장되어 있는 EDID를 상기 호스트 장치에 제공하는 제어부를 포함한 DDC 통신 모듈.
  2. 제1항에 있어서,
    사용자에 의하여 상기 비교부의 입력 단자가 상기 디스플레이 장치 또는 상기 호스트 장치의 DDC 전원 단자에 접속되는 DDC 통신 모듈.
  3. 제2항에 있어서, 상기 비교부가,
    상기 디스플레이 장치의 DDC 전원 단자에 접속되면 논리 "1"의 데이터를 출력하고, 상기 호스트 장치의 DDC 전원 단자에 접속되면 논리 "0"의 데이터를 출력 하는 DDC 통신 모듈.
  4. 제3항에 있어서,
    상기 비교부가 상기 디스플레이 장치의 DDC 전원 단자에 접속되는 경우, 상기 논리 "1"의 데이터에 의하여 상기 직렬 EEPROM의 엑세스 어드레스가 상기 디스플레이 장치의 직렬 EEPROM의 규정 엑세스 어드레스와 달라지는 DDC 통신 모듈.
  5. 제4항에 있어서,
    상기 비교부가 상기 호스트 장치의 DDC 전원 단자에 접속되는 경우, 상기 논리 "0"의 데이터에 의하여 상기 직렬 EEPROM의 엑세스 어드레스가 상기 디스플레이 장치의 직렬 EEPROM의 규정 엑세스 어드레스와 같아지는 DDC 통신 모듈.
KR1020060078764A 2006-08-21 2006-08-21 ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈 KR100744077B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060078764A KR100744077B1 (ko) 2006-08-21 2006-08-21 ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈
CN2007800310167A CN101507239B (zh) 2006-08-21 2007-08-21 Ddc通信模块
EP07793584.9A EP2055081B1 (en) 2006-08-21 2007-08-21 Ddc communication module
US12/438,131 US8520013B2 (en) 2006-08-21 2007-08-21 DDC communication module
PCT/KR2007/003980 WO2008023914A1 (en) 2006-08-21 2007-08-21 Ddc communication module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060078764A KR100744077B1 (ko) 2006-08-21 2006-08-21 ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈

Publications (1)

Publication Number Publication Date
KR100744077B1 true KR100744077B1 (ko) 2007-07-30

Family

ID=38499890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078764A KR100744077B1 (ko) 2006-08-21 2006-08-21 ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈

Country Status (5)

Country Link
US (1) US8520013B2 (ko)
EP (1) EP2055081B1 (ko)
KR (1) KR100744077B1 (ko)
CN (1) CN101507239B (ko)
WO (1) WO2008023914A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083639B2 (en) * 2011-02-04 2018-09-25 Seiko Epson Corporation Control device for controlling image display device, head-mounted display device, image display system, control method for the image display device, and control method for the head-mounted display device
KR20140060141A (ko) * 2012-11-09 2014-05-19 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN103500565B (zh) * 2013-09-30 2016-06-08 乐视致新电子科技（天津）有限公司 一种存储方法及装置
CN104318949B (zh) * 2014-11-20 2017-06-16 京东方科技集团股份有限公司 一种烧录装置、烧录***和烧录方法
CN105045741A (zh) * 2015-06-22 2015-11-11 中航光电科技股份有限公司 Dvi***及其edid信息处理方法
CN110737419A (zh) * 2019-10-24 2020-01-31 深圳市杰和科技发展有限公司 外部显示设备标识数据读取***及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195341A (ja) 2000-01-07 2001-07-19 Seiko Epson Corp ディスプレイアダプタ、ディスプレイ情報提供方法及び情報システムのセッティング方法
JP2005051558A (ja) 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 送信装置、受信装置、及び送受信システム
JP2006072333A (ja) 2002-02-19 2006-03-16 Toshiba Corp データ中継装置、データ中継方法、データ表示システム及びデータシステム
US20060168131A1 (en) 2004-12-20 2006-07-27 Morio Ando Electronic device and method for supporting different display modes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331105B1 (ko) 2000-03-11 2002-04-06 신현국 Ｉ²ｃ 통신 프로토콜의 전기통신 인터페이스 모듈에연결되는 광통신 인터페이스 모듈
US7009616B2 (en) * 2000-05-22 2006-03-07 Silicon Graphics, Inc. Multi-mode display
KR100370047B1 (ko) * 2001-02-15 2003-02-06 엘지전자 주식회사 모니터의 디스플레이 데이터 처리장치
KR100588145B1 (ko) * 2001-11-08 2006-06-09 삼성전자주식회사 채널혼입을 방지하는 ｄｄｃ제어회로
KR100904521B1 (ko) 2002-10-31 2009-06-25 엘지디스플레이 주식회사 콜레스테릭 액정 컬러필터를 적용한 액정표시장치
WO2005055182A1 (en) * 2003-12-02 2005-06-16 Samsung Electronics Co., Ltd. Display apparatus and a method of controlling the same
TWI261756B (en) * 2004-12-29 2006-09-11 Tatung Co A technology of access in common display data channel for the display monitor
US7499462B2 (en) * 2005-03-15 2009-03-03 Radiospire Networks, Inc. System, method and apparatus for wireless delivery of content from a generalized content source to a generalized content sink

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195341A (ja) 2000-01-07 2001-07-19 Seiko Epson Corp ディスプレイアダプタ、ディスプレイ情報提供方法及び情報システムのセッティング方法
JP2006072333A (ja) 2002-02-19 2006-03-16 Toshiba Corp データ中継装置、データ中継方法、データ表示システム及びデータシステム
JP2005051558A (ja) 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 送信装置、受信装置、及び送受信システム
US20060168131A1 (en) 2004-12-20 2006-07-27 Morio Ando Electronic device and method for supporting different display modes

Also Published As

Publication number Publication date
US20100171747A1 (en) 2010-07-08
WO2008023914A1 (en) 2008-02-28
CN101507239B (zh) 2013-01-02
US8520013B2 (en) 2013-08-27
WO2008023914A9 (en) 2009-05-07
CN101507239A (zh) 2009-08-12
EP2055081A1 (en) 2009-05-06
EP2055081A4 (en) 2013-11-13
EP2055081B1 (en) 2018-09-26

Similar Documents

Publication Publication Date Title
US10038871B2 (en) Method and device for transmitting and receiving power using HDMI
KR100744077B1 (ko) ＤＣＣ(Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ) 통신모듈
US20170238051A1 (en) Device and method for data transmission and reception using hdmi
US9554179B2 (en) Method and apparatus for transmitting and receiving data using HDMI
KR20160132900A (ko) Hdmi를 사용한 데이터 송수신 기기 및 방법
KR20060092970A (ko) 플랫 패널 컨트롤러에서의 가상 확장 디스플레이 정보데이터(ｅｄｉｄ)
EP3411872A2 (en) Display system for an array of video displays
KR101239338B1 (ko) 표시 장치 및 이의 구동 방법
EP3306946B1 (en) Method for transmitting and receiving power using hdmi and apparatus therefor
US11818499B2 (en) Reception device, method for controlling reception device, and transmission/reception system
US7170520B2 (en) Display for sharing display data channel
US20100169517A1 (en) Multimedia Switch Circuit and Method
USRE47206E1 (en) Display controller device and method for reprogramming the function of a display system
US6697058B2 (en) Device and method for repeatedly updating the function of a LCD monitor
JP2005091795A (ja) 表示装置
KR100736855B1 (ko) Ｉｉｃ 통신 프로토콜을 채용한 ｄｄｃ 통신 모듈 내의레벨 변환기
US20060064735A1 (en) Devices and methods for video signal integration
CN115150658A (zh) Edid的检测方法、芯片、vga信号源及电子设备
CN117369716A (zh) 支持多edid读取操作的电子装置和操作方法
KR100522606B1 (ko) 부가 기능을 용이하게 수행할 수 있는 구조를 가지는 디지털 ａｖ 시스템
KR20040049436A (ko) 그래픽 카드 접속장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 12